JPH0761065B2 - データ補助クロックの導出方法およびデータ補助クロック導出装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、受信されたデータ信号に配属されたデータ補
助クロックを補助クロックから、ディジタル信号との位
相比較によって導出する方法であって、 ディジタル信号の作用側縁とデータ補助クロックの作用
側縁とが所定の時間間隔よりも接近しているか否かを検
査し、 接近している場合には、補正信号を１つだけ形成し、そ
れ以上の補正信号の形成を阻止し、 補正信号の発生後に、データ補助クロックの位相をずら
し、 当該移相によってディジタル信号の作用側縁とデータ補
助クロックの作用側縁との時間間隔が所定の時間間隔よ
りも大きくなるようにし、 位相補正の終了後、補正信号の形成阻止を中止し、 新たに、ディジタル信号の作用側縁とデータ補助クロッ
クの作用側縁とが所定の時間間隔よりも再び接近してい
るか否かを検査し、 接近している場合には、補正信号を１つだけ形成し、そ
れ以上の補正信号を阻止し、前記移相および検査を繰り
返す、 データ補助クロックの導出方法およびこの方法を実施す
るための装置に関する。

従来技術 デイジタル信号の伝送または処理装置の入力部分におい
ては、入力デイジタル信号からそのクロックを再生しな
ければならない。刊行物「テレコムレポート（telcom r
eport）」、９（1986）３、第190頁〜197頁には、例え
ば、その図４にブロツクで相応のクロツク再生装置TRが
示してある。

プレシオクロナス同期デイジタル信号のクロツク周波数
は、典型例として許容最大値が10_-5台にある小さい相対
偏差を有する公称値に対応する信号である。同期信号の
クロツク信号は、技術的に実現可能である限り平均して
正確に公称値と一致する。しかし、伝送路に対する電気
的スイツチング回路における妨害影響で、同期信号の瞬
時周波数も公称値から若干偏差する。従つて、クロツク
再生という問題に関しては、同期デイジタル信号とプレ
シオクロナス同期デイジタル信号との間に本質的な差異
はない。従つて、追つて説明する本発明の実施例はプレ
シオクロナス同期信号に適用されるものとしている。

発明の目的 本発明の課題は、例えば、ゲートアレイ或るいはセルア
レイの形態の論理回路を専ら用いて実現することができ
る方法及び該方法を実施するための装置を提供すること
にある。また、チエツクもしくは試験並びに整合動作を
省略することも本発明の目論むとこである。更にまた、
34メガビツト／秒のような高いビツトレートのデイジタ
ル信号においてCMOSのような価格的に手頃な半導体技術
の適用を可能にすることも本発明の付加的な目的であ
る。

発明の構成 上記課題は本発明により、補助クロックの周波数が、プ
レシオクロナス同期ディジタル信号の周波数の公称値の
単数倍または複数倍に正または負の周波数偏差を加えた
値になるように選定し、 前記周波数偏差は、前記倍数値により乗算されたディジ
タル信号の許容周波数偏差よりも大きいが、しかし前記
倍数値で乗算したディジタル信号の周波数の10％を越え
ないようにし、 補助クロックの周波数がディジタル信号の周波数の公称
値の単数倍の領域にある場合は、当該補助クロックをデ
ータ補助クロックとして使用し、 補助クロックの周波数が前記公称値の複数倍の領域にあ
る場合には、同じ倍数の分周係数による分周後に、当該
補助クロックをデータ補助クロックとして使用するよう
に構成して解決される。

上記データ補助クロックにより、データを含むディジタ
ル信号は、位相再生回路に後続する回路において、公知
の仕方、例えば、Ｄ−フリツプ・フロツプを用いて同期
制御される。この同期の確立は適用される技術に従いデ
ータ補助クロツクの正または負の側縁で行われる。この
側縁を作用側縁と称する。いずれの側縁を利用するかは
本発明の預かるところではない。

本発明による方法の有利な変形例においては、補助クロ
ツクから、互いに同じ周波数を有するがしかし位相位置
は変位している補助クロツクを導出し、デイジタル信号
の周波数の公称値の単数倍の領域にある周波数を有する
補助クロツクまたはそれから導出された補助クロツクの
１つは直接データ補助クロツクとして使用し、また上記
公称値の倍数領域にある周波数を有する補助クロツクま
たは導出された補助クロツクの内の１つの補助クロツク
は上記公称値の倍数に等しい分周係数で分周した後にデ
ータ補助クロツクとして使用し、そしてデータ補助クロ
ツクの移相は、導出された補助クロツク間の切換及び／
または補助クロツク或るいは導出された補助クロツクの
極性反転により行う。

特許請求の範囲第３項以下には本発明の方法を実施する
ための有利な装置が記述してある。

以下、実施例と関連して本発明を詳細に説明する。

実施例 第１図は、本発明によるクロツク再生装置の原理的回路
図である。このクロツク再生装置は、補助クロツク発生
器６と、位相補正装置７と、位相検知回路１とを備えて
おり、更に必要に応じ、分周器12とリセツト装置16とを
有する。

補助クロツク発生器６は、補助クロツクHTを発生し、且
つ必要に応じ、該補助クロツクHTから導出されて互いに
同じ周波数であるがしかし異なつた位相位置を有する別
の補助クロツクHT1,HT2,…,HTnを発生する。

位相補正装置７は、その入力端（単数または複数）８
に、補助クロツクHT及び／または導出された補助クロツ
クHT1,HT2,…,HTnを受け、補正信号入力端９における補
正信号Ｋに制御されて、複数の補助クロツクから１つの
補助クロツクを選択するかまたはその極性を反転する。
その結果として、補正された補助クロツクkHTが出力端1
0に発生される。この補正された補助クロツクは、設計
に従い、直接出力端18にデータ補助クロツクDHTとして
送出されるか或いは分周器12の入力端13に印加されその
出力端15にデータ補助クロツクDHTとして初めて出力さ
れる。

位相検知回路１は、データ補助クロツクDHTの作用側縁
が、デイジタル信号DSの側縁に対して、設定された時間
間隔Δｔより小さい間隔に接近した時に休止状態から補
正状態に切り換わる出力を発生する回路から構成され
る。デイジタル信号DSのクロツク及びデータ補助クロツ
クDHTの瞬時周波数は若干異なつているので、この状態
は或る時間後常に発生する。

休止状態から補正状態への切換で、必要に応じて係数Ｖ
で分周された補助クロツク周波数ｆがデイジタル信号DS
の周波数Ｆよりも低い場合には、後続の分周器12に対し
て作用するクロツクの側縁が時間的に進むように補助ク
ロツクkHTの位相補正が一回だけ行われ、そしてＶで分
周した補助クロツク周波数ｆがデイジタル信号DSの周波
数Ｆよりも高い場合には、後続の分周器12に対して作用
するクロツク側縁が時間的に遅れるように上記補正補助
クロツクkHTの位相補正が一回だけ行われる。

従つて、位相補正により、分周器12で発生されるデータ
補助クロツクDHTの周期は、補助クロツク周波数ｆが過
度に低いかまたは過度に高いかに応じて短縮または伸長
される。このようにして、データ補助クロツクDHTの作
用側縁とデイジタル信号DSの側縁との時間間隔はΔｔよ
りも大きい値に増加する。

デイジタル信号DSのクロツクとデータ補助クロツクDHT
との間の周波数の差により、これら信号の側縁が再び接
近して時間間隔Δｔが下回られると上述の過程が再び繰
り返される。

位相検知回路１のリセツトが自動的に行なわれない場合
には、リセツト装置16が設けられる。このリセツト装置
16は、位相補正装置７のリセツト信号出力端11及び14か
ら、位相補正及び分周後、リセツト信号R1及びR2を受け
る。これらリセツト信号は次に出力端17にリセツト信号
Ｒとして現れ、位相検知回路１のリセツト入力端４に供
給される。本発明による装置は、用いられている半導体
デバイスの処理速度に匹敵する周波数のデイジタル信号
DSのデイジタルクロツク再生を可能にする。位相検知回
路１、位相補正装置７、分周器12及びリセツト装置16は
集積回路19として実現することができる。

第２図は、入力端２におけるデイジタル信号DSの周波数
Ｆの公称値の単数倍であつて、極性反転により位相補正
PK＝180°が行われる場合について第１図のクロツク再
生回路の構成を示す図である。

位相検知回路１は、遅延素子20と、排他的論理和ゲート
21と、論理積ゲート22と、Ｄ−フリツプ・フロツプ23と
から構成される。

第３図は、第２図に示した位相検知回路１の動作態様を
図解する信号波形図である。最も上の行のパルス波形
は、入力端２におけるデイジタル信号DSを表す。第２行
目のパルス波形Ａは、遅延素子20により遅延されたデイ
ジタル信号DSを表す。第３行目のパルス波形Ｂは、入力
端にデイジタル信号DS及びパルス波形Ａが印加された場
合の排他的論理和ゲート21の出力信号を表す。第４行目
のパルス波形Ｃは、デイジタル信号DSとパルスＢとの論
理積ゲート22による論理積演算の結果を表す。第５行目
のパルス波形は、入力端３におけるデータ補助クロツク
DHTを表す。このデータ補助クロツクDHTの作用側縁は矢
印で示してある。Ｄ−フリツプ・フロツプ23は、パルス
波形Ｃのパルスが、データ補助クロツクDHTの作用側縁
と時間的に一致した場合に、第６行目のパルスが示すよ
うＱ出力端５に補正信号Ｋを発生する。

第２図に示した位相補正装置7aは、Ｄ−フリツプ・フロ
ツプ24と、排他的論理和ゲート25、RS−フリツプ・フロ
ツプ26と、論理和ゲート27とから構成されている。

第４図は、第２図に示した位相補正装置7aの動作態様を
図解する信号波形図である。最上行のパルス波形は、補
助クロツク発生器６に設けられている水晶発振器28aに
より発生されて位相補正装置7aの入力端８に印加され
る。第２行目のパルス波形は、位相補正装置7aの入力端
９における補正信号Ｋを表す。第３行目のパルス波形Ｘ
は、トグル段として動作するＤ−フリツプ・フロツプ24
のＱ出力端における信号を表す。第４行目のパルス波形
Ｙは、排他的論理和ゲート25の出力信号を表し、第５行
目のパルス波形ＺはRS−フリツプ・フロツプ26のＱ出力
端に発生される信号を表し、そして第６行目のパルス波
形は、位相補正装置7aの出力端10に発生されるデータ補
助クロツクDHTを表す。

第５図は、デイジタル信号DSの周波数Ｆの公称値の複数
倍Ｖ＝２であつて、位相補正PK＝90°の場合についての
第１図に示した本発明によるクロツク再生回路の別の変
形例を示す。この装置は、第２図に示した装置とは、第
２図の装置における補助クロツクHTの周波数に対し２倍
の周波数ｆの補助クロツクHTを発生する水晶発振器28d
を備えている点で異なる。更に、位相補正装置7aの出力
端10には、分周比2:1の分周器12aが後置接続されてい
る。リセツト装置16aは、遅延素子29、排他的論理和ゲ
ート30及びRS−フリツプ・フロツプ31から構成されてい
る。

フリツプ・フロツプ及びゲートの走転時間がデイジタン
信号DSのクロツクと比較して無視し得る程小さくない場
合にはリセツト装置16aが必要とされる。Ｄ−フリツプ
・フロツプ23がＱ出力端５に補正信号Ｋが発生すると、
RS−フリツプ・フロツプ31はセツトされ、後続のシーケ
ンスでＤ−フリツプ・フロツプ23がリセツトされる。RS
−フリツプ・フロツプ31のＱ出力端に論理状態「Ｈ」が
存在する限り、Ｄ−フリツプ・フロツプ23は上記の状態
に保持される。RS−フリツプ・フロツプ31は、補正信号
Ｋの結果としてＤ−フリツプ・フロツプ24のＱ出力、即
ちパルスＸがその状態を切り換えるまでこの状態に留ど
まる。この切換により、排他的論理和ゲート25の出力端
のパルスは極性を反転され、それにより所望の位相補正
が行われる。従つて、パルスＸの状態切換後には位相補
正が行われていることになる。パルスＸの状態切換によ
り、遅延素子29及び排他的論理和ゲート30を介してRS−
フリツプ・フロツプ31のＲ入力端にパルスが印加され
る。これにより該RS−フリツプ・フロツプ31は再びリセ
ツトされ、それに続くシーケンスでＤ−フリツプ・フロ
ツプ23がレリースされる。

第６図は、位相補正装置7aの動作態様を図解する信号波
形図である。第１行目から第６行目のパルス波形は、第
４図に示したものに対応し、第７行目のパルス波形は、
補正された補助クロツクkHTから分周器12aにおける分周
により発生するデータ補助パルスDHTを示す。

第７図は、デイジタル信号DSの周波数Ｆの公称値の単数
倍Ｖ＝１であつて、位相補正量PK＝４×90°の場合につ
いての第１図に示した本発明によるクロツク再生装置の
別の変形例を示す。この装置は第２図に示した装置と
は、別の補助クロツク発生器６と更に他の位相補正装置
7bが設けられている点で異なる。

補助クロツク発生器６は水晶発振器28cと後置接続され
ている分周比2:1の分周器32とから構成されており、該
分周器32は２つの90°移相した補助クロツクHT1及びHT2
を発生する。

位相補正装置7bは、排他的論理和ゲート33乃至36と、論
理積ゲート37乃至40と論理和ゲート41と、Ｄ−フリツプ
・フロツプ42乃至45と、NORゲート46とから構成されて
いる。

第８図は、他の各入力が図示の論理状態にある場合に補
助クロツクHT1及びHT2から４つの互いの90°だけ移相し
た補助クロツクΨ１乃至Ψ４を発生する排他的論理和ゲ
ート33乃至36の動作態様を図解する波形図を示す。これ
ら補助クロツクΨ１乃至Ψ４のそれぞれ１つの補助クロ
ツクは、論理積ゲート37乃至40の第１の入力端及び論理
和ゲート41によりデータ補助クロツクDHTとして出力端1
8に発生することができる。Ｄ−フリツプ・フロツプ42
乃至45及びNORゲート46は、論理積ゲート37乃至40の第
２の入力端の１つにそれぞれ論理状態「Ｈ」を印加する
制御装置としての働きをなす。

入力端９に補正信号Ｋが現れると、総てのＤ−フリツプ
・フロツプ42乃至45は、Ｄ−入力端における論理状態を
Ｑ出力端に転送する。Ｄ−フリツプ・フロツプ42乃至45
のＱ出力端に論理状態「Ｌ」が印加されると、NORゲー
ト46は、Ｄ−フリツプ・フロツプ42のＤ−入力端に論理
状態「Ｈ」を印加する。この論理状態「Ｈ」は補正信号
Ｋにより、NORゲート46から新たな論理状態「Ｌ」の際
に再び論理状態「Ｈ」が送出されるまで、Ｄ−フリツプ
・フロツプ42乃至45を介してシフトされる。

第９図は、デイジタル信号多重化装置のマルチプレクサ
部分を示す。この装置は、増幅器47乃至50及び60、補助
クロツク発生器を伴わない本発明によるクロツク再生装
置51乃至54、バツフアメモリ55乃至58、マルチプレクサ
59並びに水晶発振器28c及び分周器61及び62を備えた補
助クロツク発生器６を備えている。

補助クロツク発生器を伴わないクロツク再生装置51乃至
54、バツフアメモリ55乃至58及びマルチプレクサ59は、
集積回路63として一体的に実現することができる。クロ
ツク再生回路51乃至54はそれぞれ、第７図に示した回路
に対応するものであるが、しかしながら、唯一の補助ク
ロツク発生器６しか必要としない。

参照記号D1ないしD4はデータ、即ちクロツク再生装置51
乃至54によりタイミングが補正されたデイジタル信号DS
1乃至DS4を表す。また、LT1乃至LT4は読出しクロツクを
表し、そしてDS5は次に高位の階層段のデイジタル信号
であつて、デイジタル信号DS1乃至DS4を含むデイジタル
信号を表す。

【図面の簡単な説明】

第１図は、本発明によるクロツク再生回路の原理的回路
図を示す図、第２図は、本発明によるクロツク再生回路
の第１の実施例を示す図、第３図は、第２図に示した位
相検知回路の動作を図解するためのパルス信号波形図、
第４図は、第２図に示した位相補正装置の動作を説明す
るためのパルス信号波形図、第５図は、本発明によるク
ロツク再生回路の第２の実施例を示す図、第６図は、第
５図に示したクロツク再生装置の動作を説明するための
パルス信号波形図、第７図は、本発明によるクロツク再
生回路の第３の実施例を示す図、第８図は、第７図のク
ロツク再生回路の動作を説明するためのパルス信号波形
図、そして第９図は、デイジタル信号多多重化装置に適
用した４つの本発明によるクロツク再生装置を示す回路
図である。 １…位相検知回路、２…位相検知回路１のデイジタル信
号DSの入力端、３…位相検知回路１のデータ補助クロツ
クDHTの入力端、４…位相検知回路１のリセツト入力
端、５…位相検知回路１の出力端、６…補助クロツク発
生器、7a,7b…位相補正装置、８…位相補正装置７の入
力端、９…位相補正装置７の補正信号入力端、10…位相
補正装置７の補正信号出力端、11…位相補正装置７のリ
セツト信号出力端、12,12a,12b…分周器13、分周器12の
入力端、14…分周器12のリセツト信号出力端、15…分周
器12の出力端、16,16a…リセツト装置、17…リセツト装
置の出力端、18…データ補助ブロツクDHTの出力端、19
…集積回路、20…遅延素子、21…排他的論理和ゲート、
22…論理積ゲート、23…Ｄ−フリツプ・フロツプ、24…
Ｄ−フリツプ・フロツプ（トグル段）、25…排他的論理
和ゲート、26…RS−フリツプ・フロツプ、27…論理和ゲ
ート、28a〜28c…水晶発振器、29…遅延素子、30…排他
的論理和ゲート、31…RS−フリツプ・フロツプ、32…分
周器、33〜36…排他的論理和ゲート、37〜40…論理積ゲ
ート、41…論理和ゲート、42〜45…Ｄ−フリツプ・フロ
ツプ、46…NORゲート、47〜50…増幅器、51〜54…クロ
ツク再生装置、55〜58…バツフアメモリ、59…マルチプ
レクサ、60…増幅器、61〜62…分周器、63…集積回路、
Ａ…遅延素子20の出力パルス、Ｂ…排他的論理和ゲート
21の出力パルス、Ｃ…論理積ゲート22の出力パルス、D1
〜D4…データ、DS,DS1〜DS5…デイジタル信号、DHT…デ
ータ補助クロツク、Ｆ…デイジタル信号DSの周波数、ｆ
…補助クロツクの周波数、HT1…補助クロツク、HT2…補
助クロツク、HT2a…補助クロツク、HT2b…補助クロツ
ク、Ｋ…補正信号、kHT…補正された補助クロツク、LT1
〜LT4…読取りクロツク、PK…位相補正角、Ｒ…リセツ
ト信号、R1…リセツト信号、R2…リセツト信号、Δｔ…
所定の時間間隔、Ｖ…倍数、Ｘ…Ｄ−フリツプ・フロツ
プ24の出力パルス、Ｙ…排他的論理和ゲート25の出力パ
ルス、Ｚ…論理和ゲート27のＱ出力パルス

Claims (13)

【特許請求の範囲】
1. 【請求項１】受信されたデータ信号（DS）に配属された
   データ補助クロック（DHT）を補助クロック（HT）か
   ら、ディジタル信号（DS）との位相比較によって導出す
   る方法であって、 ディジタル信号（DS）の作用側縁とデータ補助クロック
   （DHT）の作用側縁とが所定の時間間隔（Δｔ）よりも
   接近しているか否かを検査し、 接近している場合には、補正信号（Ｋ）を１つだけ形成
   し、それ以上の補正信号（Ｋ）の形成を阻止し、 補正信号（Ｋ）の発生後に、データ補助クロック（DH
   T）の位相をずらし、 当該移相によってディジタル信号（DS）の作用側縁とデ
   ータ補助クロック（DHT）の作用側縁との時間間隔が所
   定の時間間隔（Δｔ）よりも大きくなるようにし、 位相補正の終了後、補正信号（Ｋ）の形成阻止を中止
   し、 新たに、ディジタル信号（DS）の作用側縁とデータ補助
   クロック（DHT）の作用側縁とが所定の時間間隔（Δ
   ｔ）よりも再び接近しているか否かを検査し、 接近している場合には、補正信号（Ｋ）を１つだけ形成
   し、それ以上の補正信号を阻止し、前記移相および検査
   を繰り返す、 データ補助クロックの導出方法において、 補助クロック（HT）の周波数が、プレシオクロナス同期
   ディジタル信号（DS）の周波数（Ｆ）の公称値の単数倍
   または複数倍（Ｖ＝1,2,3,..n）に正または負の周波数
   偏差（±Δｆ）を加えた値になるように選定し、 前記周波数偏差は、前記倍数値（Ｖ）により乗算された
   ディジタル信号（DS）の許容周波数偏差（±ΔＦ）より
   も大きいが、しかし前記倍数値（Ｖ）で乗算したディジ
   タル信号（DS）の周波数（Ｆ）の10％を越えないように
   し、 補助クロック（HT）の周波数（Ｆ）がディジタル信号
   （DS）の周波数（Ｆ）の公称値の単数倍（Ｖ＝１）の領
   域にある場合は、当該補助クロックをデータ補助クロッ
   ク（DHT）として使用し、 補助クロック（HT）の周波数（ｆ）が前記公称値の複数
   倍（Ｖ＝2,3,4,..n）の領域にある場合には、同じ倍数
   （Ｖ＝2,3,4,..n）の分周係数による分周後に、当該補
   助クロックをデータ補助クロック（DHT）として使用す
   る ことを特徴とする、データ補助クロックの導出方法。
2. 【請求項２】補助クロック（HT）から、周波数は等しい
   が位相の異なる補助クロック（HT1,HTT2,..HTn）を導出
   し、 所属の周波数（ｆ）がディジタル信号（DS）の周波数
   （Ｆ）の公称値の単数倍（Ｖ＝１）の領域にある場合、
   または所属の周波数（ｆ）がディジタル信号（DS）の周
   波数（Ｆ）の公称値の複数倍（Ｖ＝2,3,4,..n）の領域
   にある場合に、前記補助クロック（HT1,HTT2,..HTn）の
   １つをデータ補助クロック（DHT）として使用し、 データ補助クロック（DHT）の移相を、導出された補助
   クロック（HT1,HT2,..HTn）の切り替えおよび／また
   は、補助クロックまたは導出された補助クロック（HT1,
   HT2,..HTn）の極性反転により行う、特許請求の範囲第
   １項記載の方法。
3. 【請求項３】ディジタル信号（DS）の作用側縁とデータ
   補助クロック（DHT）の作用側縁とが所定の時間間隔
   （Δｔ）よりも接近しているか否かを検査し、 接近している場合には、補正信号（Ｋ）を１つだけ形成
   し、それ以上の補正信号（Ｋ）の形成を阻止し、 補正信号（Ｋ）の発生後に、データ補助クロック（DH
   T）の位相をずらし、 当該移相によってディジタル信号（DS）の作用側縁とデ
   ータ補助クロック（DHT）の作用側縁との時間間隔が所
   定の時間間隔（Δｔ）よりも大きくなるようにし、 位相補正の終了後、補正信号（Ｋ）の形成阻止を中止
   し、 新たに、ディジタル信号（DS）の作用側縁とデータ補助
   クロック（DHT）の作用側縁とが所定の時間間隔（Δ
   ｔ）よりも再び接近しているか否かを検査し、 接近している場合には、補正信号（Ｋ）を１つだけ形成
   し、それ以上の補正信号を阻止し、前記移相および検査
   を繰り返す、 データ補助クロックの導出方法を実施するための装置で
   あって、 補助クロック発生器（６）と、該補助クロック発生器
   （６）に後置接続された位相補正装置（7,7a）と、位相
   検知回路（１）とが設けられており、 前記位相補正装置は、補正された補助クロック（kHT）
   をデータ補助クロック（DHT）として送出し、 前記位相検知器の入力側にはディジタル信号（DS）とデ
   ータ補助クロック（DHT）が供給され、当該出力側は補
   正信号（Ｋ）を位相補正装置（７、7a）に出力する形式
   の装置において、 補助クロック発生器（６）は、補助クロック（HT）の周
   波数（ｆ）に対して構成されており、 該周波数は、ディジタル信号（DS）の周波数（Ｆ）の公
   称値の単数倍または複数倍（Ｖ＝1,2,3,..n）に正また
   は負の周波数偏差（±Δｆ）を加えた値であり、 該周波数偏差は、前記倍数値（Ｖ）により乗算されたデ
   ィジタル信号（DS）の許容周波数偏差（±ΔＦ）よりも
   大きいが、しかし前記倍数値（Ｖ）で乗算したディジタ
   ル信号（DS）の周波数（Ｆ）の10％を越えない値である ことを特徴とする、データ補助クロックの導出装置。
4. 【請求項４】位相補正装置（7,7a）に分周器（12,12a）
   が後置接続されており、該分周器の出力端にデータ補助
   クロック（DHT）が送出される特許請求の範囲第３項記
   載の装置。
5. 【請求項５】位相検知回路が自動リセット回路を有しな
   い場合はリセット回路（16）が設けられており、その入
   力端は位相補正装置（７）及び分周器（12）に接続され
   ると共にその出力端は位相検知回路（１）のリセット入
   力端（４）に接続されている特許請求の範囲第３項また
   は第４項記載の装置。
6. 【請求項６】補助クロック発生器（６）として水晶発振
   器（28a乃至28c）が設けられている特許請求の範囲第３
   項記載の装置。
7. 【請求項７】補助クロック発生器（６）として、後置接
   続された分周器（32）、または縦続接続された分周器
   （61,62）を有する水晶発振器（28c）が設けられている
   特許請求の範囲第３項記載の装置。
8. 【請求項８】位相補正装置（7a）として第１の排他的論
   理和ゲート（25）と、論理和ゲート（27）と、RS−フリ
   ップ・フロップ（26）とが設けられており、前記第１の
   排他的論理和ゲート（25）の第１入力端は補助クロック
   発生器（６）の出力端と接続され、第２入力端はトグル
   段（24）を介して位相検知回路（１）の出力端（５）に
   接続されており、また前記論理和ゲート（27）の一方の
   入力端は、前記第１の排他的論理和ゲート（25）の出力
   端と接続され、該論理和ゲート（27）の出力端（10）に
   補正された補助クロック（kHT）が送出され、前記RS−
   フリップ・フロップ（26）のＲ入力端は前記第１の排他
   的論理和ゲート（25）の出力端と接続され、そのＳ入力
   端は前記トグル段（24）の入力端と接続され、そしてＱ
   出力端は前記論理和ゲート（27）の別の入力端と接続さ
   れている特許請求の範囲第３項記載の装置。
9. 【請求項９】位相補正装置（7b）に第２乃至第５の排他
   的論理和ゲート（33〜36）が設けられており、そのうち
   各一対の排他的論理和ゲートの第１入力端に補助クロッ
   ク（HT1,HT2）のうちの１つの補助クロックが印加さ
   れ、また、一対の前記論理和ゲートの第２入力端の一方
   に論理状態「Ｈ」が、そして他方の入力端に論理状態
   「Ｌ」が印加され、更に第１乃至第４の論理積ゲート
   （37〜40）が設けられていて、その第１入力端にそれぞ
   れ前記排他的論理和ゲート（33〜36）のうちの１つのゲ
   ートの出力端が接続され、第２入力端は制御装置（42〜
   46）に接続され、更に論理和ゲート（41）が設けられて
   いて、その入力端はそれぞれ前記第１乃至第４の論理積
   ゲート（37〜40）の出力端と接続され、前記論理和ゲー
   ト（41）の出力端に補正された補助クロック（kHT）が
   発生送出される特許請求の範囲第３項記載の装置。
10. 【請求項１０】制御装置（42〜46）は、第２乃至第５の
    Ｄ−フリップ・フロップ（42〜45）の縦続接続から構成
    されており、該Ｄ−フリップ・フロップＱ出力端はそれ
    ぞれ、第１及び第４の論理積ゲート（37〜40）の第２入
    力端と接続され、また該Ｄ−フリップ・フロップの最初
    の３つのＱ出力端はそれぞれ付加的にNORゲート（46）
    の１つの入力端に接続されており、第１のＤ−入力端は
    該NORゲート（46）の出力端と接続され、クロック入力
    端は位相検知回路（１）の出力端（５）に接続されてい
    る特許請求の範囲第９項記載の装置。
11. 【請求項１１】位相検知回路（１）に遅延素子（20）
    と、第６の排他的論理和ゲート（21）と、第５の論理積
    ゲート（22）と、第６のＤ−フリップ・フロップとが設
    けられており、前記遅延素子（20）の入力端はディジタ
    ル信号（DS）に対する入力端（２）と接続されており、
    前記第６の排他的論理和ゲート（20）の一方の入力端は
    前記遅延素子（20）の出力側と、他方の入力端はディジ
    タル信号（DS）に対する入力端（２）と接続されてお
    り、また前記第５の論理積ゲート（22）の第１入力端は
    第６の排他的論理和ゲート（21）の出力端と、第２入力
    端はディジタル信号（DS）に対する入力端（２）と接続
    されており、さらに前記第６のＤ−フリップ・フロップ
    （23）のＤ入力端は第５の論理積ゲート（22）の出力端
    と、クロック入力端はデータ補助クロック（DHT）に対
    する入力端（３）と、Ｑ出力端は位相検知回路（１）の
    出力端と接続されている特許請求の範囲第３項記載の装
    置。
12. 【請求項１２】位相補正装置（７）、位相検知回路
    （１）並びに必要とされる限りにおいて分周器（12）及
    びリセット装置（16）は第１の集積回路（19）として一
    体的に構成された特許請求の範囲第３項記載の装置。
13. 【請求項１３】ディジタル信号多重化装置（DSMX）また
    はディジタル信号分割多重化装置にて複数のデータ補助
    クロック（DHT）を導出するための位相補正装置（51〜5
    4）、バッファメモリ（55〜58）およびマルチプレクサ
    （59）が第２の集積回路（63）として一体的に構成さ
    れ、当該装置で必要なマスタ発振器が補助クロック（H
    T,HT1,HT2）を送出する特許請求の範囲第３項記載の装
    置。