NL8301625A - Synchronisatieinrichting met kloksignaalfasekeuze. - Google Patents

Synchronisatieinrichting met kloksignaalfasekeuze. Download PDF

Info

Publication number
NL8301625A
NL8301625A NL8301625A NL8301625A NL8301625A NL 8301625 A NL8301625 A NL 8301625A NL 8301625 A NL8301625 A NL 8301625A NL 8301625 A NL8301625 A NL 8301625A NL 8301625 A NL8301625 A NL 8301625A
Authority
NL
Netherlands
Prior art keywords
signal
clock signal
message
circuit
clock
Prior art date
Application number
NL8301625A
Other languages
English (en)
Original Assignee
Nederlanden Staat
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nederlanden Staat filed Critical Nederlanden Staat
Priority to NL8301625A priority Critical patent/NL8301625A/nl
Publication of NL8301625A publication Critical patent/NL8301625A/nl

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

* * . » ·.
VO 4820
Synchronis atieinrichting met kloksignaalfasekeuze.
A- Achtergrond van de uitvinding 1. Gebied_yan de_ uitvinding
De uitvinding heeft betrekking op een inrichting voor het synchroniseren van de fase v-an een van een lokaal kloksignaal afgeleid klok-5 signaal met die van een berichtsignaal. Inrichtingen van deze soort beogen een oplossing te geven voor het probleem dat zich kan voordoen bij signaaloverdracht, in bijvoorbeeld telefooncentrales, tussen twee apparatuurkasten, en bij hogere bitsnelheden zelfs tussen twee prentplaten binnen dezelfde kast η.1. dat voor het inklokken van de 10 berichtsignalen niet zonder meer het lokale kloksignaal kan worden gebruikt, ook al is dit afkomstig van dezelfde moederklok als waarbij de berichtsignalen oorspronkelijk zijn gegenereerd. Door looptijdverschillen zijn faseverschuivingen ontstaan,zodat de faserelatie tussen het impliciet in het berichtsignaal aanwezige oorspronkelijke klok-15 signaal en het lokale kloksignaal niet meer bekend is. De twee klok-signalen zijn dus wel homochroon, maar niet synchroon. Hierdoor wordt synchronisatie bemoeilijkt. Wanneer η.1. lokaal de flanken van de bit-overgangen in het berichtsignaal nagenoeg met de klokflanken samenvallen, dan is het niet zeker dat de bitovergangen in de lokale scha-20 keling worden overgenomen, met als gevolg dataverlies of het in een 830 1 625 - 2 - N · * ongedefinieerde toestand geraken van delen van de lokale schakeling. Dit synchronisatieprobleem treedt des te eerder op naarmate er verschil kan optreden in de tijdsduur van de bitovergangen (0 ·* 1) en (1 + 0), waardoor pulsverkorting of -verbreding wordt veroorzaakt.
5 2. Stan£ van de_techniek
Pogingen om genoemde problemen op te lossen zijn bekend, zoals bijvoorbeeld uit de Nederlandse octrooiaanvrage 8101992, welke op 16 november 1982 ter inzage werd gelegd en betrekking heeft op een keteninrichting waarbij een binnenkomend berichtsignaal wordt gesyn-10 chroniseerd met klokpulsen die de bitwaardeovergangen van het be richtsignaal markeren. Volgens deze bekende techniek wordt elke be-richtsignaalflank gedetecteerd. Op basis van een daarbij verkregen flankdetectiepuls wordt met behulp van een teller vastgesteld in welke mate de fase van de desbetreffende berichtsignaalflank is ver-15 schoven t.o.v. een referentiewaarde. De relaties tussen een stel van dergelijke faseverschuivingen die kunnen worden verwacht, en fasever-schuivingen van genoemde klokpulsen zijn gegeven door informatieinhoud van een geheugen of een logische keten; met de aldus vastgelegde relaties wordt dan uitgaande van een gedetecteerde faseverschuiving, de 20 voor het herstellen van synchronisme gewenste faseverschuiving van de klokpuls geïntroduceerd. Bij deze bekende techniek is het noodzakelijk dat gebruik wordt gemaakt van een teller of soortgelijke keteninrichting, waaraan een hulpkloksignaal wordt toegevoerd waarvan de frequentie betrekkelijk hoog is t.o.v. die van de eerder genoemde klok- 2.5 pulsen. Bovendien is een geheugen of soortgelijke keteninrichting no dig om de bedoelde relaties vast te leggen. Nog afgezien van de betrekkelijk gecompliceerde struktuur, bestaat het bezwaar dat de ge-heugeninhoud steeds moet zijn aangepast aan de verhouding tussen de frequenties van het hulpkloksignaal en de klokpulsen die de bitwaarde-30 overgangen in het gevormde berichtsignaal markeren.
Een ander voorstel is bekend uit de Nederlandse octrooiaanvrage 8000606,welke op 1 september 1981 ter inzage werd gelegd. In de hierin 830 1 625 c 4 - 3 - beschreven inrichting wordt het kloksignaal vertraagd met behulp van een vertragingslijn, die voorzien is van een reeks aftakkingen, waarvan elk een kloksignaal met een andere fase levert.
Na een reset van de inrichting wordt in een coïncidentiedetectie-5 schakeling de optimale kloksignaalfase bepaald door die fase te kiezen 180° verschoven ten opzichte van de fase die de eerste kloksignaal-flank levert na het optreden van de eerste berichtsignaalflank. Op deze gekozen fase wordt de inrichting vergrendeld.
Een bezwaar van het in de laatstgenoemde aanvrage beschreven syn-10 chronisatiesysteem is dat, als in de loop van de tijd het gekozen kloksignaal en het berichtsignaal weer uit fase gerake , bijvoorbeeld door temperatuursveranderingen, altijd eerst een reset van de inrichting nodig is, voordat de inrichting op een andere optimale kloksignaalfase kan worden vergrendeld. Bovendien kan een reset alleen 15 gunstig worden uitgevoerd in een bericht-vrije periode, omdat anders de kans bestaat dat het vergrendelen op de verkeerde kloksignaalflank plaatsvindt.
B. Samenvatting van de uitvinding
De uitvinding beoogt een inrichting te verschaffen die een continue 20 fasebewaking verzorgt, geen reset van buiten af behoeft, en geen hulp-kloksignaal met een veel hogere frequentie dan het oorspronkelijke kloksignaal en geen tellerelementen nodig heeft. Het eraan ten grondslag liggende inzicht is het volgende. In de situatie waarin de uitvinding wordt toegepast heeft het lokale kloksignaal dezelfde of nage-25 noeg dezelfde frequentie als het kloksignaal waarbij het berichtsignaal oorspronkelijk is gegenereerd. Om genoemde synchronisatieproble-men te vermijden wordt het berichtsignaal bij voorkeur "ingeklokt" met de inklokflank van het lokale kloksignaal in het midden van elk berichtsignaalbit. Op het moment dat wordt geconstateerd dat tengevolge 30 van faseverloop deze inklokflank in de buurt ligt van een bitflank in het berichtsignaal, ligt de andere niet als inklokflank gebruikte klokflank in de buurt van het genoemde midden; d.w.z. dan heeft het geïnverteerde signaal van het tot dan voor inklokken gebruikte klok- 8301625 - 4 - s * * signaal een bijzonder geschikte fase om als kloksignaal te worden gebruikt.
De uitvinding is gekenmerkt door een detectorketen die met een door het afgeleide kloksignaal gedikteerde tempering periodiek vast-5 stelt of de onderlinge tijdsafstand tussen een desbetreffende flank van het afgeleide kloksignaal en een naburige flank van het bericht-signaal kleiner is geworden dan een vaste, gegeven tijdsafstand, alsook, indien een dergelijke tijdsafstandsverkleining is gedetecteerd, een stuursignaal teweegbrengt, waarmee de faserelatie tussen 10 het afgeleide kloksignaal en het berichtsignaal wordt gecorrigeerd.
De vaststelling van het feit of de desbetreffende kloksignaal-flank in de buurt ligt van berichtsignaalflank kan als volgt geschieden. Binnen iedere klokperiode (T sec) wordt op het moment van de inklokflank en op τ sec ervoor of erna (met τ « T) de toestand 15 van het berichtsignaal onderzocht. Zijn deze twee toestanden verschillend, dan is binnen die τ sec een berichtsignaalflank opgetreden. Dit betekent dat klokflank en berichtsignaalflank zo dicht bij elkaar liggen dat faseverschuiving van het afgeleide kloksignaal is gewenst. Bij voorkeur omvat de detectorketen daartoe een sensorketen, die 20 onder het bestuur van het afgeleide kldksignaal een eerste signaal en een tweede signaal teweegbrengt,welk eerste signaal representatief is voor de toestand van het genoemde berichtsignaal op periodieke tijden die door het afgeleide kloksignaal zijn bepaald, en welk tweede signaal representatief is voor de toestand van het genoemde be-25 richtsignaal op periodieke tijden die telkens over een vaste tijdsafstand τ zijn verschoven ten opzichte van eerstgenoemde tijden, en een logische keten die uitgaande van het genoemde eerste signaal en het genoemde tweede signaal het genoemde stuursignaal teweeg kan brengen aangevende dat de tijdsafstand tussen een desbetreffende flank van het 30 afgeleide kloksignaal en een naburige flank van het genoemde berichtsignaal kleiner is dan de genoemde tijdsafstand τ, en is de inrichting verder gekenmerkt door een regelketen die in responsie op het genoemde stuursignaal synchronisme tussen het afgeleide kloksignaal en het ge- 8301625 \ « · - 5 - noemde berichtsignaal herstelt.
Genoemde eerste en tweede signalen kunnen bijvoorbeeld worden verkregen op de volgende wijzen: (i) het berichtsignaal over een tijd τ te vertragen en vervolgens 5 zowel het berichtsignaal als het vertraagde berichtsignaal bij het afgeleide kloksignaal synchroon in de detectorketen op te nemen, (ii) het afgeleide kloksignaal over een tijd T te vertragen en vervolgens het berichtsignaal zowel bij het afgeleide kloksignaal 10 als bij het vertraagde afgeleide kloksignaal in de detectorketen op te nemen.
In de aan de hand van de tekening te beschrijven uitvoeringsvoorbeel-den is slechts wijze (i) toegepast.
Het genoemde stuursignaal wordt gebruikt om het afgeleide klok-15 signaal te inverteren en deze inversie in stand te houden tot het volgende stuursignaal een nieuwe inversie bewerkstelligt. Bij voorkeur omvat de genoemde regelketen daarom een geheugenelement dienende om een genoemd stuursignaal in stand te houden tot het ontstaan van een eerstvolgend stuursignaal, en logische schakelmiddelen met als in-20 gangen het stuursignaal en het lokale kloksignaal en als uitgang het afgeleide kloksignaal.
Verder verdient het de voorkeur dat genoemde logische schakelmiddelen een EXOR-functie vervullen.
Een inrichting volgens de uitvinding bevat relatief weinig logische 25 componenten,- behoeft indien standaard aangebracht op een prentplaat, < niet veel ruimte in te nemen, maar levert toch een permanente en betrouwbare bewaking van de synchronisatie van het berichtsignaal voor achterliggende schakelingen.
Voor het synchroniseren van het berichtsignaal wordt in de in-30 richting steeds het afgeleide kloksignaal gebruikt. Voor de achterliggende schakelingen in dezelfde kast of op dezelfde prentplaat kan afhankelijk van de gebruikte klokfrequentie ofwel het lokale kloksignaal ofwel het afgeleide kloksignaal worden gebruikt.
8301625 ' * * - 6 - C. Korte beschrijving van de tekening
In het navolgende wordt de uitvinding toegelicht aan de hand van de tekening. Daarbij toont:
Figuur 1 : een schema ter illustratie van het basisprincipe van de 5 uitvinding bij vertraagd berichtsignaal;
Figuur 2 : een schema van een uitvoeringsvorm te gebruiken bij relatief lage klokfrequenties;
Figuur 3 : tijdvolgordediagrammen bij Figuur 2;
Figuur 4 : een schema van een uitvoeringsvorm te gebruiken bij rela-10 tief hoge klokfrequenties; en
Figuur 5 : tijdvolgordediagrammen bij Figuur 4.
D. Beschrijving van de uitvoeringsvoorbeelden
Het in Figuur 1 schematisch weergegeven basisprincipe werkt als volgt. Een berichtsignaal 1 komt binnen in een detectorketen 2, en 15 wordt zowel direkt (3) als vertraagd (4) (met vertragingstijd τsec) aangeboden aan een sensorketen 5. Een lokaalkloksignaal 6 wordt toegevoerd aan een regelketen 7, die een van het lokale kloksignaal afgeleid kloksignaal 8 afgeeft. Het afgeleide kloksignaal 8 dient als kloksignaal voor een in de detectorketen 2 opgenomen sensorketen 5.
20 Deze sensorketen levert een eerste signaal 9, dat representatief is voor het bij het afgeleide kloksignaal 8 ingeklokte berichtsignaal 3, en een tweede signaal 10, dat representatief is voor het bij hetzelfde kloksignaal 8 ingeklokte vertraagde berichtsignaal 4, aan een logische keten 11, die eveneens deel uitmaakt van de detectorketen 2. 25 De sensorketen is zodanig dat het eerste signaal 9 en het tweede signaal 10 alleen verschillen als de inklokflank van het afgeleide kloksignaal 8 valt in de τ-periode tussen een bitflank in het berichtsignaal 3 en de overeenkomstige bitflank in het vertraagde berichtsignaal 4. De logische keten 11 detecteert een eventuele ongelijkheid en geeft 30 dan via een stuurlijn een stuursignaal 13 af aan een geheugenelement 14, dat in de regelketen 7 is opgenomen. Dit geheugenelement 14 geeft een toestandssignaal 15 af aan logische schakelmiddelen 16, die een EXOR-functie vervullen en op grond van de waarde van het toestandssignaal 15 (logische '0' of logische M') het afgeleide kloksignaal 8 8301625 W Λ - 7 - het lokale kloksignaal 6 of het geïnverteerde lokale kloksignaal laten zijn. Tot in de detectorketen 2 weer een ongelijkheid wordt gedetecteerd , wordt het berichtsignaal ] ingeklokt bij het meest recent afgeleide kloksignaal 8 en op berichtsignaaluitgang 17 aan 5 achterliggende apparatuur doorgegeven. Al naar gelang de hoogte van de gekozen klokfrequentie werkt deze achterliggende apparatuur op het lokale kloksignaal 6 (via lijn 6f) of het afgeleide kloksignaal 8 (via lijn 8f).
Figuur 2 geeft een schema veer van een uitvoeringsvorm van het 10 in Figuur I beschreven basisprincipe bij relatief lage klokfrequenties. Een en ander is afhankelijk van de gebruikte logicafamilie (bijv.
15 MHz voor STTL). De sensorketen 5 bestaat hierin uit twee D-flipflops 18 en 19 voor het inklokken van respectievelijk het direkte berichtsignaal 3 en hetτsec vertraagde berichtsignaal 4. De logische 15 keten 11 wordt gevormd door gecombineerde AND-NOR-poort 20 voor het detecteren van een ongelijkheid bij het genoemde inklokken en het afgeven van het stuursignaal 13 via een stuurlijn. De gecombineerde poort 20 bestaat uit drie AND-poorten met elk twee ingangen, en een NOR-poort met als ingangen de drie uitgangen van de AND-poorten. De 20 Q-uitgangen en de Q-uitgangen van de flipflops 18 en 39 zijn verbonden met respectievelijk een eerste AND-poort, en een tweede AND-poort van poort 20. Het geheugenelement 14 wordt gevormd door een derde D-flipflop 21, die als tweedeler staat geschakeld en waarbij het stuursignaal 13 wordt aangeboden aan de kloksignaalingang van deze D-flip-25 flop 21. De Q-uitgang van flipflop 21 levert het toestandssignaal 15 voor de logische schakelmiddelen 16, die bestaan uit een EXOR-poort 22, welke laatste poort uit de EXOR van het toestandssignaal 15 en het lokale kloksignaal 6 het afgeleide kloksignaal 8 levert. Dit signaal 8 dient als kloksignaal voor de twee flipflops 18 en 19 , en 30 wordt ook gezet op de beide ingangen van de derde AND-poort van de gecombineerde poort 20.
Figuur 3 geeft een tijdvolgordediagram van de diverse signalen in de inrichting volgens Figuur 2.(Het nummer waarmee elk diagram v6Sr 8301625 - 8 - de ordinaatas is aangeduid, correspondeert met het lijnmummer in Figuur 2).
Stel dat op gegeven moment het toestandssignaal 15 nog (steeds) nul is. Het lokale kloksignaal 6 resulteert dan in een iets in de 5 tijd verschoven kloksignaal 8. Wanneer de klokflank van dit kloksignaal 8 voor de D-flipflops 18 en 19 valt tussen de flank van het berichtsignaal 3 en die van het vertraagde bericht signaal 4, dan zal aan de uitgangen Q (en Q) een verschillend signaal verschijnen (zie de tijdlijnen 3, 4, 8, 9 en 10 van Figuur 3). Blijkbaar ligt dan de 10 klokflank in de buurt van de dataflank, zodat het zinvol is de klokflank een halve periode te verschuiven.
De bovenste twee AND-poorten van de gecombineerde poort 20 vormen samen met de NOR-poort een EXOR-functie, doordat de Q- en Q-uitgangen van de flipflops 18 en 19 op de juiste wijze zijn toegevoerd. Via de 15 onderste AND-poort kan het doorgeven van deze EXOR-functie worden geblokkeerd door beide ingangen 1 te maken. Aan deze ingangen wordt nu het afgeleide kloksignaal 8 toegevoerd, zodat een eventueel verschil tussen de Q-uitgangen van de flipflops 18 en 19 alleen tijdens het 0-zijn van het afgeleide kloksignaal 8 wordt doorgegeven aan flip-20 flop 21. Dit dient om zeer korte pulsen, die ontstaan door looptijd-verschillen in de flipflops 18 en 19,te onderdrukken. Hebben de flipflops 18 en 19 inderdaad een verschillend signaal ingeklokt, dan zal tijdens het 0 worden van het kloksignaal 8 het stuursignaal op de stuurlijn 13 naar 1 gaan. De als tweedeler geschakelde flipflop 21 25 gaat dan om en als gevolg hiervan (zie pijl PI in figuur 3) wordt de uitgang van de regelketen 7 geïnverteerd. Deze uitgang levert het afgeleide kloksignaal 8. Doordat dit signaal als kloksignaal wordt gebruikt door de flipflops 18 en 19, gaat het gehele detectiesysteem op het in fase 180° verschoven kloksignaal werken. Verlopen nu, door 30 welke oorzaak dan ook, de signalen toch nog, dan kan weer een bijstelling plaatsvinden. Voor de achterliggende schakeling kan het onaangepaste kloksignaal, dit is het lokale kloksignaal 6', worden gebruikt. Om onder alle omstandigheden zeker ervan te zijn dat de door flipflop 18 bij het afgeleide kloksignaal 8 ingeklokte berichtsignalen 8301625 ' **·' ^ - 9 - synchroon zijn met de lokale klok,is een vierde D-flipflop 23 (Fig. 2) toegevoegd.
De maximale klokfrequentie waarbij de schakeling volgens Figuur 2 nog correct werkt kan worden afgeleid uit de maximale vertragingstij-5 den van de gecombineerde AND-NOR-poort 20, de flipflop 21 en de EXOR-poort 22. De som van deze tijden moet namelijk kleiner zijn dan de halve klokperiode. Voor componenten van de logicafamilie STTL liggen de bedoelde vertragingstijden in de orde 5.5, 9 en 10.5 nsec respectievelijk, zodat een inrichting volgens Figuur 2 berichtsignalen tot 10 ongeveer 15 MHz probleemloos kan synchroniseren. Door selectie van de componenten kan deze bovengrens nog enigszins worden verlegd.
Bij relatief hoge frequenties (dus vanaf ongeveer 15 MHz voor STTL) zal het nodig zijn om in het achterliggende circuit gebruik te maken van het afgeleide kloksignaal 8’ (zie Figuur 1), omdat de de-15 tectie van de foute ligging van de 'oude' klokflank en de nodige omschakeling op de andere 'nieuwe1 klokflank niet meer binnen een halve klokperiode kan worden verricht.
Figuur 4 geeft schematisch een uitvoeringsvorm weer van de uitvinding geschikt voor hogere klokfrequenties (tot 'v 60 MHz voor STTL).
20 In deze uitvoeringsvorm bestaat de sensorketen 5 (Fig. 1) uit twee D-flipflops 25 en 26, ieder met een eigen reset-ingang R. De logische keten 11 (Fig. 1) wordt gevormd door een gecombineerde AND-NOR-poort 27 (van dezelfde soort als poort 20) en een extra D-flipflop 28. De poort 27 is op overeenkomstige wijze als in de uitvoeringsvorm volgens 25 Figuur 2 verbonden met de flipflops 25 en 26. De uitgang van poort 27 levert een onzuiver stuursignaal 29 aan D-ingang van flipflop 28. De Q-uitgang van flipflop 28 is verbonden met de R-ingangen van de flipflops 25 en 26. De Q-uitgang van flipflop 28 levert het stuursignaal 13 aan de regelketen 7, welk signaal ook wordt toegevoerd aan de beide 30 ingangen van de derde AND-poort van de gecombineerde AND-NOR-poort 27.
In Figuur 5 zijn enkele tijdvolgordediagrammen weergegeven behorende bij de uitvoeringsvorm volgens Figuur 4 (ook hier correspondeert het nummer waarmee elk diagram vóór de ordinaatas is aangeduid, met het overeenkomstige lijn-nummer in Fig. 4). Evenals bij de uitvoerings- 8301625 - 10 - vorm volgens figuur 2 geldt ook hier dat de bovenste twee AND-poorten en de NOR-poort van de gecombineerde AND-NOR-poort 27 door de aansluiting van de Q- en Q-uitgangen van de flipflops 25 en 26 een EXOR-functie vormen van de Q-uitgangen van diezelfde flipflops. Door de 5 terugkoppeling van de Q-uitgang van flipflop 28 naar de derde AND- poort van poort 27 kan de doorgifte van deze EXOR-functie alleen plaatsvinden als de Q-uitgang van flipflop 28 0 is. De flipflop 28 is aan de schakeling toegevoegd om korte stoorpulsen ("spikes") weg te werken, die aanwezig kunnen zijn in het onzuivere stuursignaal 29 tengevolge 10 van looptijdverschillen binnen de flipflops 25 en 26.
Indien op een gegeven moment een verschillend signaal wordt ingeklokt door de flipflops 2j en 26,zal flipflop 28 op de volgende opgaande klokflank de 1 inklokken, die de gecombineerde AND-NOR-poort 27 dan afgeeft. Als gevolg van dit "setten" van flipflop 28 vinden 15 drie acties plaats (in figuur 5 aangegeven met pijlen P2, P3 en P4, en P5): - P2: De gecombinèerde AND-NOR-poort 27 wordt geblokkeerd doordat de uitgang naar 0 wordt gedrukt.
- P3 en P4: De flipflops 25 en 26 worden gereset zodat, door de 20 extra klokflanken die tijdens het inverteren van het kloksignaal ontstaan, geen nieuwe fouttoestand kan worden doorgegeven. Dit laatste dient om te voorkomen dat het omschakelproces wordt verstoord.
- P5: Flipflop 21 in de regelketen 7, die als tweedeler staat gescha-25 keld, wordt omgezet. De veranderde Q-uitgang van flipflop 21 zorgt ervoor dat het afgeleide kloksignaal 8 aan de uitgang van de EXOR-poort 22 van de regelketen 7 wordt geïnverteerd.
Door de blokkering van de gecombineerde AND-NOR-poort 27 zal flipflop 28 op de volgende klokflank een 0 inklokken en dus worden gereset.
30 Hierdoor worden de flipflops 25 en 26 weer vrijgegeven evenals de gecombineerde AND-NOR-poort 27. De gehele schakeling is dan weer in rust, maar klokt in met een 180° in fase verschoven kloksignaal t.o.v. de begintoestand. De maximale klokfrequentie waarbij deze schakeling nog 8301625 - II - correct werkt wordt bepaald door de vertragingstijden van de flipflops 25 of 26 en de poort 27, die te zanten kleiner moeten zijn dan de volledige klokperiode T, omdat anders weer ’'spikes”, ontstaan door ”race”-condities, de juiste werking kunnen verstoren. Met STTL-componenten 5 kunnen zo klokfrequenties tot 60 MHz worden gehaald. Ook deze maximum grens kan door selectie van de componenten nog worden opgevoerd.
Het spreekt voor zich dat zonder het kader van de uitvinding te verlaten met behulp van componenten van nog snellere logicafamilies een goede werking bij hogere frequenties kan worden verkregen.
« 3301625

Claims (10)

1. Inrichting voor het synchroniseren van de fase van een van een lokaal kloksignaal afgeleid kloksignaal met die van een berichtsignaal, gekenmerkt door een detectorketen (2), die met een door het afgeleide kloksignaal (8) gedikteerde tempering periodiek vaststelt of de onder-* 5 linge tijdsafstand tussen een desbetreffende flank van het afgeleide kloksignaal (8) en een naburige flank van het berichtsignaal (1) kleiner is geworden dan een vaste, gegeven tijdsafstand, alsook indien een dergelijke tijdsafstandverkleining is gedetecteerd, een stuursignaal (13) teweegbrengt waarmee de faserelatie tussen het afgeleide 10 kloksignaal (8) en het berichtsignaal (1) wordt gecorrigeerd.
2. Inrichting volgens conclusie 1, met het kenmerk, dat van genoemde detectorketen (2) deel uitmaken een sensorketen (5), die onder het bestuur van het afgeleide kloksignaal (8) een eerste signaal (9) en een tweede signaal (10) teweegbrengt, welk eerste signaal (9) repre- 15 sentatief is voor de toestand van het genoemde berichtsignaal (1) op periodieke tijden die door het afgeleide kloksignaal (8) zijn bepaald, en welk tweede signaal (10) representatief is voor de toestand van het genoemde berichtsignaal (1) op periodieke tijden die telkens over een vaste tijdsafstand τ zijn verschoven ten opzichte van eerstge-20 noemde tijden, en een logische keten (II), die uitgaande van het genoemde eerste signaal (9) en het genoemde tweede signaal (10) het genoemde stuursignaal (13) teweeg kan brengen aangevende dat de tijdsafstand tussen een desbetreffende flank van het afgeleide kloksignaal (8) en een naburige flank van het genoemde berichtsignaal (1) kleiner 25 is dan genoemde vaste tijdsafstand τ; welke inrichting verder is gekenmerkt door een regelketen (7), die in responsie op het genoemde stuursignaal (13) synchronisme tussen het afgeleide kloksignaal (8) en het genoemde berichtsignaal (1) herstelt.
3. Inrichting volgens conclusie 2, met het kenmerk, dat genoemde 30 sensorketen (5) is voorzien van een eerste ingang voor het ontvangen van het berichtsignaal (1,3) en van een tweede ingang voor het ontvangen van een over het genoemde tijdsinterval τ vertraagde replica (4) van dit berichtsignaal, alsook is ingericht om telkens in responsie 8301625 m * . - 13 - op een desbetreffende flank van bet afgeleide kloksignaal (8), genoemde eerste en tweede signalen (9,10) gelijktijdig te doen ontstaan.
4. Inrichting volgens conclusie 2, met het kenmerk, dat genoemde sen-sorketen (5) is voorzien van een eerste ingang voor het ontvangen van 5 het berichtsignaal (1), van een tweede ingang voor het ontvangen van het afgeleide kloksignaal (8) en van een derde ingang voor het ontvangen van een over het genoemde tijdsinterval τ vertraagde replica van dit afgeleide kloksignaal (8), alsook is ingericht om telkens in responsie op twee over dit tijdsinterval τ verschoven flanken van het 10 afgeleide kloksignaal genoemde eerste en tweede signalen (9,10) na elkaar te doen ontstaan.
5. Inrichting volgens een van de conclusies 2-4, met het kenmerk, dat genoemde regelketen (7) een geheugenelement (14,21) omvat dienende om een genoemd stuursignaal (13) in stand te houden tot het ontstaan van 13 een eerstvolgend stuursignaal.
6. Inrichting volgens conclusie 5, met het kenmerk, dat de regelketen (7) verder omvat logische schakelmiddelen (16) met als ingangen een van het geheugenelement (14,21) afkomstig toestandssignaal (15) en het lokale kloksignaal (6), en als uitgang het afgeleide kloksignaal (8).
7. Inrichting volgens conclusie 6, met het kenmerk, dat genoemde lo gische schakelmiddelen (16) een EXOR-functie vervullen.
8. Inrichting volgens een van de conclusies 2-7, met het kenmerk, dat genoemde logische keten (11) ten aanzien van de genoemde eerste en tweede signalen (9,10) een EXOR-functie kan vervullen.
9. Inrichting volgens een van de conclusies 2-8, met het kenmerk, dat de logische keten is voorzien van een extra ingang voor het ontvangen van een blokkeersignaal waardoor het vormen van het genoemde stuursignaal (13) wordt verhinderd, welk blokkeersignaal van de regelketen afkomstig is.
10. Inrichting volgens een van de conclusies 5-9, met het kenmerk, dat genoemde logische keten (11) een tweede geheugenelement (28) omvat met als ingangen een onzuiver stuursignaal (29) en het genoemde blokkeersignaal, en waarvan een ene uitgang het stuursignaal (13) kan leveren en een andere uitgang een terugzetsignaal kan leveren voor het deakti- 35 veren van de genoemde sensorketen (5). 8301625
NL8301625A 1983-05-06 1983-05-06 Synchronisatieinrichting met kloksignaalfasekeuze. NL8301625A (nl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
NL8301625A NL8301625A (nl) 1983-05-06 1983-05-06 Synchronisatieinrichting met kloksignaalfasekeuze.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8301625A NL8301625A (nl) 1983-05-06 1983-05-06 Synchronisatieinrichting met kloksignaalfasekeuze.
NL8301625 1983-05-06

Publications (1)

Publication Number Publication Date
NL8301625A true NL8301625A (nl) 1984-12-03

Family

ID=19841822

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8301625A NL8301625A (nl) 1983-05-06 1983-05-06 Synchronisatieinrichting met kloksignaalfasekeuze.

Country Status (1)

Country Link
NL (1) NL8301625A (nl)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0141946A2 (de) * 1983-09-13 1985-05-22 ANT Nachrichtentechnik GmbH Schaltungsanordnung zum Synchronisieren der Flanken von Binärsignalen mit einem Takt
EP0275406A1 (de) * 1986-11-27 1988-07-27 Siemens Aktiengesellschaft Verfahren und Anordnung zur Rückgewinnung des Taktes oder der Taktphase eines synchronen oder plesiochronen Digitalsignals
EP0313953A1 (de) * 1987-10-27 1989-05-03 Siemens Aktiengesellschaft Verfahren und Anordnung zur Erzeugung eines Korrektursignals in einer digitalen Taktrückgewinnungseinrichtung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0141946A2 (de) * 1983-09-13 1985-05-22 ANT Nachrichtentechnik GmbH Schaltungsanordnung zum Synchronisieren der Flanken von Binärsignalen mit einem Takt
EP0141946A3 (en) * 1983-09-13 1988-01-13 Ant Nachrichtentechnik Gmbh Circuit arrangement for synchronising the transitions of binary signals with a clock
EP0275406A1 (de) * 1986-11-27 1988-07-27 Siemens Aktiengesellschaft Verfahren und Anordnung zur Rückgewinnung des Taktes oder der Taktphase eines synchronen oder plesiochronen Digitalsignals
US4841548A (en) * 1986-11-27 1989-06-20 Siemens Aktiengesellschaft Method and apparatus for extracting an auxiliary data clock from the clock and/or the clock-phase of a synchronous or plesiochronic digital signal
EP0313953A1 (de) * 1987-10-27 1989-05-03 Siemens Aktiengesellschaft Verfahren und Anordnung zur Erzeugung eines Korrektursignals in einer digitalen Taktrückgewinnungseinrichtung
US4955040A (en) * 1987-10-27 1990-09-04 Siemens Aktiengesellschaft Method and apparatus for generating a correction signal in a digital clock recovery device

Similar Documents

Publication Publication Date Title
US5455540A (en) Modified bang-bang phase detector with ternary output
US20020199124A1 (en) System and method for synchronizing data transfer across a clock domain boundary
US5509038A (en) Multi-path data synchronizer system and method
US6628112B2 (en) System and method for detecting phase offset in a phase-locked loop
GB2091961A (en) Phase tolerant bit synchronizer for digital signals
US5689530A (en) Data recovery circuit with large retime margin
KR101169972B1 (ko) 동기 펄스 발생기에서의 위상 검출
JPH07112184B2 (ja) デジタル・データ転送回路
US5640523A (en) Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery
US20020196886A1 (en) SYNC pulse compensation and regeneration in a clock synchronizer controller
KR100400043B1 (ko) 데이터 복원 회로 및 방법
US5365547A (en) 1X asynchronous data sampling clock for plus minus topology applications
US8284881B2 (en) Data interface and method of seeking synchronization
US5592519A (en) Dual frequency clock recovery using common multitap line
NL8301625A (nl) Synchronisatieinrichting met kloksignaalfasekeuze.
AU613109B2 (en) Synchronization failure detection
EP0379279A2 (en) Data transmission synchroniser
US6339833B1 (en) Automatic recovery from clock signal loss
US5014270A (en) Device for synchronizing a pseudo-binary signal with a regenerated clock signal having phase jumps
KR20010034344A (ko) 펄스 에지 검출기
US7346795B2 (en) Delaying lanes in order to align all lanes crossing between two clock domains
NL8120071A (nl) Werkwijze en inrichting voor het synchroniseren van een binair datasignaal.
US4975594A (en) Frequency detector circuit
US7359468B2 (en) Apparatus for synchronizing clock and data between two domains having unknown but coherent phase
US7457387B2 (en) Method for generating transmitter clock

Legal Events

Date Code Title Description
A1B A search report has been drawn up
A85 Still pending on 85-01-01
BV The patent application has lapsed