JPS623497B2 - - Google Patents

Description

【発明の詳細な説明】

この発明はデイジタル信号復調方式に関し、特
に、４ビツトのデータを５ビツトのデータに変換
して変調するいわゆる４−5GCR（Group Coded
Recording）変調されたデイジタル信号を復調す
るデイジタル信号復調方式に関する。 第１図はこの発明の背景となる４−5GCRによ
る変換コードを示す図であり、第２図はこの発明
の背景となる４−5GCRの変復調器の概略ブロツ
ク図である。 第１図および第２図を参照して４−5GCR復調
方式の概略について説明する。デイジタル信号
を、たとえば磁気テープなどに記録する場合、そ
の記録密度の向上を図るために４−5GCR変調方
式が知られている。この方式は、データを示すデ
イジタル信号を４ビツト毎のサブデータに分離
し、このサブデータを４−５変換器１によつてビ
ツト長の異なる５ビツトデータに変換する。ただ
し、変換された５ビツトデータは「０」パターン
が３個以上連続するのを禁止するアルゴリズムで
変換される。変換されたデータは、変換クロツク
信号とともにNRZI変調器２に与えられてNRZI変
調され、変調信号となつて磁気テープなどの記録
信号になる。復調時には、磁気ヘツド（図示せ
ず）からの再生信号が、NRZI復調器３によつて
復調される。その後、データよりサブデータ同期
信号を得て５ビツトのサブデータに分離し、該サ
ブデータを５−４変換器４によつて第１図に示す
変換アルゴリズムに従い４ビツトデータに変換さ
れる。ところで、従来の４−5GCR変調方式にお
いて、復調時にサブデータ同期信号がデータより
正しく得られないと、正常に変調されない。 そこで、サブデータ同期信号を得るために、従
来はデータ内に特定パターン信号（たとえば論理
「１」を９ビツト連続的に並らべたパターン）を
有限個各データ毎に挿入し、この特定パターンに
よりサブデータ同期信号の位相を合わせる方式が
用いられている。 第３図は第２図に示す５−４変換器の具体的な
ブロツク図である。次に、この第３図を参照し
て、サブデータ同期信号の位相を合わせるための
概略的な動作について説明する。第２図に示した
NRZI復調器３によつて復調されたビツト直列の
変換データと変換クロツク信号は直−並列シフト
レジスタ４１に入力され、５ビツト並列データと
してリードオンリメモリ（以下、ROM）４２に
入力される。このROM４２には、予め５−４変
換データが記憶されていて、直−並列シフトレジ
スタ４１からの５ビツトの並列データによつてア
ドレスが指定され、４ビツトデータが読出され
る。ROM４２から読出されたビツト並列の４ビ
ツトデータは、並−直列シフトレジスタ４３に入
力される。 一方、位相同期（PLL）回路４４は、変換クロ
ツク信号に位相同期しかつ周波数が４倍の変換ク
ロツク信号を発生する。この変換クロツク信号は
１／５分周回路４５によつて、その周波数が1/5
に分周され、復調クロツク信号となるとともに、
この復調クロツク信号が前記並−直列シフトレジ
スタ４３の読出しクロツク信号になる。前記１／
５分周回路４５によつて分周された入力信号は、
１／４分周回路４６によつて周波数が1/4に分周
される。この１／４分周回路４６の出力は、並−
直列シフトレジスタ４３のラツチ入力（シフトロ
ード入力）に与えられる。同時に、この１／４分
周回路４６の出力信号は、サブデータの４ビツト
および５ビツト信号のクロツクの位相合わせのた
めに、前記１／５分周回路４５にリセツト信号と
して与えられる。また、１／４分周回路４６に
は、そのサブデータ同期信号のデータに対するタ
イミング位置を合わせるために、同期パターン検
出回路４７からの出力信号がリセツト信号として
与えられる。すなわち、同期パターン検出回路４
７は前述の９ビツト間連続する論理「１」の特定
パターンを検出するものでであり、この特定のパ
ターンを検出する毎に１／４分周回路４６をリセ
ツトして、サブデータ同期信号のデータに対する
タイミング位置を修正する。 このように、サブデータ同期信号のデータに対
する同期を正常にするために、特定パターンの信
号を各データ毎に入れると、特定パターンを挿入
することによるデータ伝送量の低下現象あるい
は、特定パターンが論理「１」の連続したパター
ンであるために前後のデータのエラーによる誤つ
たサブデータ同期信号が発生してしまうことがあ
る。この誤つたサブデータ同期信号を発生しない
ようにするためには、特定パターンのビツト数を
より増加しなければならない。また、磁気テープ
記憶装置の再生信号ドロツプアウト現象によるサ
ブデータ同期信号の同期がはずれたときには、次
の特定パターンが発生するまでサブデータ同期信
号が正常にならず、それゆえにデータの誤りが長
く連続するという欠点がある。特に、磁気テープ
記憶装置の記録密度が高くなると、このようなデ
ータ誤りが連続する現象が大きな問題点となつて
いた。 それゆえに、この発明の主たる目的は、上述の
問題点を解消し得て、比較的簡単な構成で特定パ
ターン信号などをデータ毎に挿入することなく、
サブデータ同期信号の同期を正常にならしめるデ
イジタル信号復調方式を提供することである。 この発明は要約すれば４−5GCR変調されたデ
イジタル信号を、もとの４ビツトに復調するに際
し、５ビツトおよび４ビツト間のサブデータ同期
信号を、データより作成されたクロツク信号を分
周する手段から得るとともにサブデータ同期信号
に対し、時間的な前後のデータを検出し、サブデ
ータ同期信号の直前および直後に特定パターンが
検出されたとき、サブデータ同期信号をデータに
対して遅延または進めて、サブデータ同期信号の
位相を正常にするようにしものである。 この発明の上述の目的およびその他の目的と特
徴は以下に図面を参照して行う詳細な説明から一
層明らかとなろう。 第４図はサブデータ同期信号と第１図に示す５
ビツトに変換されたデータに含まれる「00」パタ
ーン信号との関係を説明するためのタイミング図
であり、第５図はサブデータ同期信号および状態
モデルを示す図である。 第４図および第５図を参照して、この発明の特
徴となるサブデータ同期信号と「00」パターン信
号との関係を説明する。４−5GCR変換されたデ
ータに含まれる「00」パターン信号は第１図に示
すように第２ビツトないし第４ビツトの間にのみ
存在する。したがつて、第４図に示すように、サ
ブデータ同期信号が正常なタイミング位置にある
ときには、各データの「00」パターンはデータタ
イミング位置のａないしｅの間にのみ存在するこ
とになる。すなわち、サブデータ同期信号の直前
または直後には「00」パターンは存在しない。 ここで、データが正常に再生されかつサブデー
タ同期信号のタイミング位置がずれた状態につい
て考える。第５図ａにおいて、サブデータ同期信
号のタイミング位置がＡないしＥにずれていずれ
かの位置にあるものとする。（このうちＣの位置
は正常なサブデータ同期信号のタイミング位置と
する。）この前提のもとに、前記タイミング位置
ＡないしＥに存在するサブデータ同期信号のタイ
ミング位置がＣの位置に移る過程およびＣの位置
に移るまでの平均ビツト長について説明する。 まず、「00」パターンは、サブデータ内部（す
なわち、第１図の５ビツトに変換したデータのう
ち第２ビツトないし第４ビツトの間）と、サブデ
ータ間（すなわち、たとえば５ビツトのデータの
最後のビツトが０であり後読するデータの最初の
ビツトが０である場合）とに発生する。サブデー
タ内部で発生する「00」パターンをP′とし、サブ
データ間で発生する「00」パターンをP″とする
と、各「00」パターンの発生する確率は次の第(1)
式によつて求めることができる。 ゆえに、「00」パターン間隔の平均は １／Ｐ＝12.8ビツト ………(2) となる。 第４図において、サブデータ同期タイミングは
Ａ，Ｂ，Ｄ，Ｅの全ての状態よりＣの状態になる
平均ビツト長Ｎは ただし、Nnはｎ状態よりＣ状態になる平均ビ
ツト長 Ｐ（ｎ）はｎ状態が発生する確率 で与えられる。Ａ状態の同期信号はａの位置の
「00」パターンを検出してＢ状態に移り、Ｂ状態
の同期信号はｂの位置の「00」パターンを検出し
てＣ状態に移るかまたはｃの位置の「00」パター
ンを検出してＡ状態に移る。Ｃ状態では、正常状
態であり「00」パターンの検出は生じない。Ｄお
よびＥ状態はＢおよびＡ状態と同じ経過をたど
り、Ｃ状態に移る（第５図ｂの状態モデル図参
照）。 次にサブデータ同期信号の復帰ビツト長Ｎを求
める。前述の第(3)式より

【式】が得 られ、また より Ｎ＝２｛Ｎ_AＰ（Ａ）＋Ｎ_BＰ（Ｂ）｝ ………(5) となる。ここで ただし、Ｐ（Ａ）はＡ状態が発生する確率 Ｐ_A（BC）はＡ状態よりＢ状態に移り、次にＣ
状態に移る確率 Ｎ（ａ、bc）はａ状態の「00」パターンが現
われ、次にｂかｃ状態の「00」パターンが現われ
る平均ビツト長 ここで、第(1)式および第(2)式より平均「00」パ
ターン間隔＝１／Ｐ＝12ビツトとし、ａ状態の
「00」パターン発生率（＝0.025）およびｂ状態の
「00」パターン発生率（＝0.025）およびｃ状態の
「00」パターン発生率（＝0.028）を等しいとする
と、 ゆえに、 次に、 同様に、 が得られる。 上述の説明に基づいて以下に、この発明の一実
施例について具体的に説明する。 第６図はこの発明の一実施例のブロツク図であ
る。 第６図に示すブロツク図は以下の点を除いて第
３図と同じである。すなわち、直−並列シフトレ
ジスタ４１出力の５ビツトデータに含まれる
「00」パターンを「00」パターン検出回路５によ
つて検出する。そして、「00」パターン検出出力
と変換クロツク信号とサブデータ同期信号とに基
づいてサブデータ同期リセツト信号発生回路６か
らリセツト信号を発生して１／４分周回路４６に
与えて、データに対するサブデータ同期信号の同
期タイミングを合わせるようにしたものである。
「00」パターン検出回路５はたとえばアンドゲー
トなどによつて構成され、直−並列シフトレジス
タ４１の出力に含まれる「00」パターン信号を検
出する。 サブデータ同期リセツト信号発生回路６はたと
えばフリツプフロツプ、アンドゲート、遅延線、
加算ゲートなどによつて構成される。まず、
「00」パターン検出信号と変換クロツク信号から
「00」パターン検出信号の直後の位相の遅れた１
ビツト出力信号を得る。次に、この１ビツト出力
信号とサブデータ同期信号との論理積からサブデ
ータ同期パルスを求めて、このサブデータ同期パ
ルスを１ビツト遅延することによつて、１／４分
周回路４６のリセツト信号を得る。従つて、位相
の進んだサブデータ同期信号は次のタイミングに
おいて、データに対する位相が一致することにな
る。また、「00」パターン検出信号と変換クロツ
ク信号から「00」パターン検出信号の直前の位相
の進んだ１ビツト出力信号を得る。次に、この１
ビツト出力信号とサブデータ同期信号との論理積
からサブデータ同期パルスを求めて、このサブデ
ータ同期パルスを４ビツト遅延することによつ
て、１／４分周回路４６のリセツト信号を得る。
従つて、位相の遅れているサブデータ同期信号は
次のタイミングにおいて、データに対する位相が
一致することになる。 以上のように、この発明によれば、従来のよう
にサブデータ同期信号の位相を正常にするために
個々のデータ間に特定パターン信号を入れること
なく、通常のデータに含まれる特定のビツトパタ
ーン情報を検出し、その検出信号に基づいてサブ
データの同期を合わせることができる。したがつ
て、データ伝送量の低下現象や誤つたデータが長
く伝播されるという欠点を解消することができ
る。

【図面の簡単な説明】

第１図はこの発明の背景となる４−5GCRによ
る変換コードを示す図である。第２図はこの発明
の背景となる４−5GCRの変復調器の概略ブロツ
ク図である。第３図は第２図に示す５−４変換器
の具体的なブロツク図である。第４図はサブデー
タ同期信号と第１図に示す５ビツトに変換された
データに含まれる「00」パターンとの関係を説明
するためのタイミング図である。第５図はサブデ
ータ同期信号および状態モデルを説明するための
図である。第６図はこの発明の一実施例のブロツ
ク図である。 図において、１は４−５変換器、２はNRZI変
調器、３はNRZI復調器、４は５−４変換器、４
１は直−並列シフトレジスタ、４２はリードオン
リメモリ、４３は並−直列シフトレジスタ、４４
はPLL回路、４５は１／５分周回路、４６は１／
４分周回路、５は「00」パターン検出回路、６は
サブデータ同期リセツト信号発生回路、を示す。

Claims (1)

1. 【特許請求の範囲】 １ ４ビツトのデイジタル情報を５ビツトのデイ
   ジタル情報に変換した後に、前記変換情報を該変
   換情報に同期したクロツクパルスに基づいてデイ
   ジタル変調し、前記変調した情報を復調した後
   に、元の４ビツトのデイジタル情報と該４ビツト
   のデイジタル情報に同期したクロツクパルスとに
   変換するデイジタル信号復調方式において、 前記５ビツトのデイジタル情報に同期したクロ
   ツクパルスを分周して前記５ビツト及び４ビツト
   間の変換用の同期信号を発生する分周手段と、 前記５ビツトのデイジタル情報に含まれ、前記
   同期信号が正常なタイミング位置にあるときには
   該同期信号の直前または直後に存在しない、特定
   のビツトパターン情報を検出する検出手段とを備
   え、 前記検出手段が、前記分周手段から発生される
   同期信号の直前または直後に前記特定のビツトパ
   ターン情報を検出したことに応じて、該同期信号
   の位相を遅延または進めるようにしたデイジタル
   信号復調方式。 ２ 前記特定のビツトパターン情報は「00」パタ
   ーン情報である特許請求の範囲第１項記載のデイ
   ジタル信号復調方式。