JPS6365251B2 - - Google Patents

Info

Publication number
JPS6365251B2
JPS6365251B2 JP57082630A JP8263082A JPS6365251B2 JP S6365251 B2 JPS6365251 B2 JP S6365251B2 JP 57082630 A JP57082630 A JP 57082630A JP 8263082 A JP8263082 A JP 8263082A JP S6365251 B2 JPS6365251 B2 JP S6365251B2
Authority
JP
Japan
Prior art keywords
bit
bits
data
valid
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57082630A
Other languages
English (en)
Other versions
JPS58198937A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57082630A priority Critical patent/JPS58198937A/ja
Publication of JPS58198937A publication Critical patent/JPS58198937A/ja
Publication of JPS6365251B2 publication Critical patent/JPS6365251B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はデイジタルデータ伝送において互に独
立したクロツク信号を有する装置間のデータ送受
に生ずる同期ずれの補正方式に関する。
(b) 技術の背景 通常、デイジタルデータ伝送において複数の情
報装置間をループ状にあるいは遠距離の伝送線に
接続し中継再生を施すときは受信データと送信デ
ータ間において両信号の同期を行わないと中継再
生器において伝送するデータの過不足が生じるた
めこの対策として従来より種々の手段が提供され
ている。
(c) 従来技術と問題点 従来より中継再生に伴う同期対策として、何れ
かの装置がマスタとして基本クロツク信号による
データを送出し他の受信装置側で受信データから
例えばPLL回路等の手段によつてクロツク信号
を再生した後、再生クロツク信号を元にして送信
する方法がある。この再生クロツク信号は巨視的
には基本クロツク信号に変りなく、複数の装置に
おける送受信データの周波数を同一に出来るがク
ロツク信号再生回路が高価である上受信データよ
り同期信号を抽出し始めて同期ロツクになる迄の
過渡領域の一部において再生クロツク信号にジツ
タやスキユーを伴うため、複数の装置において送
受するデータに中継再生を受ける都度ジツタやス
キユーが積算される欠点があり、信頼性や拡張性
に問題を残す。また従来における別の方法とし
て、複数の装置はそれぞれ独立したクロツク信号
を持ち送信データは自分のクロツク信号に同期し
て送出する方法がある。この場合は受信データを
再生中継する場合は送受信データの間で基準とな
るクロツク信号が同期している保証がないので送
受信データにおけるクロツク信号の差でデータの
過不足が生じ、この補正のためにデータをブロツ
クに分割し、ブロツク間にギヤツプを設ける手段
が提供されている。そしてこのギヤツプとしてビ
ツトを全く送出しないか、有効ビツトによる無意
味なデータを付加する方法がある。前者は回路は
簡単であるが伝送路における直流成分が多くなつ
たり、インピーダンスが一方に片寄つたりするた
め受信回路の性能を十分に生かせなかつたり回路
が複雑、高価となる欠点がある他、ギヤツプ長を
あまり長く出来ないので1ブロツクのデータ長を
あまり長くできず伝送効率が低下する。また後者
においては複数の有効ビツトによる無意味なデー
タを付加するため受信データの処理時における無
効データの除去手段としてデータの判定が必要に
なる他、通常データはワード単位で意味を持つた
め、ギヤツプへの無効データの付加または削除は
ビツト単位でなくワード単位で実施しなければな
らず、データの送信について再生中継だけを行う
場合にもワード単位の記憶や制御となるので回路
が複雑になる上回路スケールが大形化しより高価
になる欠点を有していた。
(d) 発明の目的 本発明は上記の欠点をなくすため各装置毎に独
立したクロツクを備えた後者の方法で回路構成が
簡単ですみ送受信データに過不足が発生するとき
有効ビツトデータ間またはデータブロツク間にデ
ータとは異なる変調を施した無効ビツトを付加し
て送信し、1ブロツク長が充分に大きく出来る伝
送効率の高いデイジタル伝送における同期補正の
手段を提供しようとするものである。
(e) 発明の構成 この目的は本発明によるデイジタルデータの入
出力手段を備えた複数の情報装置をループ状にま
たは遠距離間のデータ伝送線に接続してデータを
送受するデータ伝送システムにおいて、パルス幅
変調、位相変調又は周波数変調よりなる受信デー
タをビツト毎に複調してビツトの1、0および無
効ビツトを判別する手段、有効ビツトを一時記憶
するシフトレジスタ、送受信データのビツト数差
を計数する手段、該計算手段の計数値に従いマル
チプレクサをしてシフトレジスタの記憶ビツトに
アクセスさせて得る送信ビツトを内蔵する独立ク
ロツク信号に同期して変調送信する手段を備える
と共に、シフトレジスタに記憶する未送信有効ビ
ツトが存在しないときは無効ビツトブロツクに有
効ビツトとは異なる変調を施して有効ビツト間ま
たは有効ビツトクロツク間に送出して送受信デー
タの異クロツク信号による同期ずれを補正するこ
とを特徴とするデイジタル伝送の同期補正方式に
よつて達成することが出来る。
(f) 発明の実施例 以下本発明の一実施例について図面を参照し
つゝ説明する。
第1図は本発明の一実施例におけるデータの変
調方式を示すパルス幅変調によるビツト符号図、
第2図は本発明の一実施例におけるデイジタルデ
ータ伝送の同期補正方式のブロツク図および第3
図はその動作説明図を示す。
図において1はビツト判定部、2はシフトレジ
スタ、3はマルチプレクサ(MPX)、4は変調送
信部、5は計数器である。尚第3図におけるX印
は無効データまたは無効データブロツクの1ビツ
ト分を示す。データの伝送に供するデイジタルデ
ータの変調方式としてRZのパルス幅変調を用い、
有効ビツトあるいは有効ビツトによるブロツク間
に挿入する無効ビツトブロツクとして有効ビツト
データの1ビツトに比較して長い“1”“0”等
長操り返しの信号を使用する場合を説明する。こ
の例では第1図に示すように1ビツトの信号長を
8τとして有効ビツト“0”を2τの高レベルHと6τ
の低レベルLにより、“1”を6τのHと2τのLに
より、また無効ビツトブロツクを12τのHと12τの
Lにより変調して構成している。ビツト判定回路
1は受信データの内容が“0、”“1”または無効
ビツトブロツクかを判定する機能を備える。ビツ
ト判定回路1はクロツク信号と比較してHの持続
時間が1τ〜3τならば“0”、5τ〜7τならば“1”、
9τ以上ならば無効ビツトブロツクとすれば良い。
従つて本実施例における複数の装置が有する送受
信機能で例えばビツト判定回路1あるいは変調送
信部5の周波数偏差等に伴うパルス幅変動および
識別能力は1τ以内を確保すれば判定を過まること
はない。またクロツク信号の許容周波数偏差は例
えば±10-4以下とする。
受信データをビツト毎にビツト判定回路1が判
定して受信データが“0”または“1”であれ
ば、その受信データはシフトレジスタ2へ入力さ
れると共に入力ビツト数として+1が計数器5へ
送付される。シフトレジスタ2は例えばn+3段
で構成されている。こゝでnは送信データにおけ
る構成の有効ビツト長×クロツク信号の周波数偏
差である例えば送信データを4Kワード、1ワー
ドを8ビツトとすると前述の周波数偏差±10-4
りn=(4×103)×8×(2×104)ビツト6.4ビツ
ト即ち7ビツトとなる。
シフトレジスタ2の各段における記憶ビツトは
MPX3に選択入力され、該選択ビツトは変調送
信部4に入力されて変調を受け送信データとして
送出される。MPX3は計数器5の計数出力信号
に対応してシフトレジスタ2の何れの段からビツ
トデータを読出すかを選択する。例えば計数器5
の信号が−2ならばシフトレジスタ2の左端−2
段より記憶内容を選択する。計数器5は初期値は
−2にセツトされビツト判定部1よりシフトレジ
スタ2に送込まれる入力ビツト数を加算し、変調
送信部4に送出するためシフトレジスタ2より取
出す出力ビツト数を減算する。
計数器5が−2にセツトされた時点で入力され
るビツトがないと変調送信部4をして無効ビツト
ブロツク(有効3ビツト相当パルス幅)を送出せ
しめる。無効ビツトブロツクの送出が始まるとそ
の後3ビツトの間は受信データの有無に拘わらず
変調送信部4における送信タイミングは無効ビツ
トブロツクの送出に確保される。また変調送信部
4は無効ビツトブロツクの送信指令を受信すると
計数器5に+2を送出し零リセツトする。無効ビ
ツトブロツクが送信されるに従い8τ毎に−1を送
出し、計数器5は入力ビツトがないので減算のみ
となり順に0→−1→−2と計数される。こゝで
更にビツト判定部1よりシフトレジスタ2に入力
されるビツトがないときは計数器5は無効ビツト
ブロツク送出を開始させ変調送信部は計数器5に
+2を送出し零リセツトする。
例えば第3図b0〜f0のタイミングとなりb0のよ
うに計数器5が零リセツトされたときに受信デー
タがあり有効ビツトの判定が得られ“1”がシフ
トレジスタ2に入力されると共に加算器5に+1
が加算される。一方変調送信部4は無効ビツトク
ロツクが送出されているので最初の8τ(第1ビツ
ト相当分)として計数器5に−1を送出し、加算
器5は±0となる。次に有効ビツトの第2ビツト
として“0”がシフトレジスタ2に入力され+1
を加算器5に送出して加算し無効ビツトクロツク
の次の8τ(第2ビツト相当分)として−1を加算
器5に送出し±0、更に有効ビツトの第3ビツ
ト、無効ビツトクロツクの最終8τ(第3ビツト相
当分)により±0が続く。この時点で有効ビツト
の第1ビツトとしてシフトレジスタ2に入力され
た“1”は0段位置にシフト移動されており、計
数器5はMPX3をして0段位置の記憶内容“1”
を選択させて、変調送信部4経由送信データとし
て送出する。このようにして有効ビツトがシフト
レジスタ2に1ビツトづつビツト判定部1より送
出される毎に計数器5は計数値こゝでは0に従い
シフトレジスタの0段位置をMPX3に選択させ、
変調送信部4より送信する。新たな有効データが
ビツト判定部1より得られずシフトレジスタ2に
送込まれなくると、シフトレジスタ2における記
憶ビツトのシフト移動は停止し、一方MPX3に
よつて選択され変調送信部4経由送出される送信
ビツトデータは続くので、計算器5における計数
値はビツト毎に減算され0→−1→−2となる。
この時点で再び初期に戻ると共にレジスタの内容
をリセツトして計数器5の計数値は零リセツト
し、12τ−12τからなる無効ビツトブロツク信号を
送出する。以上は計数器5の計数値が0のときに
受信データが入力され、9τ後ビツト判定部1に入
力されるタイミングを説明したが計数器5の計数
値が−1のときに受信データが入力されたときは
第3図b1〜f1に示すように、−2のときは同じく
第3図b2〜f2に示すように動作して受信データを
中継再生して送信データとして送出する。尚a0
クロツク信号を示す。
もし送信データのクロツク周波数が受信データ
のクロツク周波数(即ち前段の送信データのクロ
ツク周波数)よりわずかに遅ければ、データが受
信されていくにつれて、少しずつ位相がずれてい
きついには1ビツト分ずれる。この時シフトレジ
スタの送出データ先頭ビツトの位置は右へ1ビツ
トシフトされ計数器5の値も+1される。
逆に送信データのクロツク周波数が受信データ
のクロツク周波数より速ければ計数器5の値は−
1されてゆく。
以上にシフトレジスタ2の容量としてn+3ビ
ツトを用いたが受信データに遅れがあるときは有
効ビツトの前後だけでなく有効ビツトの途中にも
無効ビツトブロツク(3ビツト長)の12τ−12τの
変調信号が含まれる。
若し有効ビツト間の無効ビツトブロツク挿入が
都合悪ければ2nビツト容量のシフトレジスタを
用いて、nビツト迄受信データが蓄積されるのを
待つてMPX3により選択し変調送信部4経由送
出すれば良い。
また、以上は有効データの変調方式として、パ
ルス幅変調を用いた場合の例を説明したが、パル
スのエツジの方向により“0”“1”を決める位
相変調方式、又はパルスの変化点の数により
“0、”“1”を決める周波数変調方式についても
適用できる。例えば、1ビツトの時間内で1回変
化点のある場合を“0”、2回変化点のある場合
を“1”とする周波数変調方式の場合、3ビツト
について2回の変化点のある場合を無効ビツトの
変調方式とすれば良い。
(g) 発明の効果 以上説明したように本発明によれば有効ビツト
間または有効ビツトブロツク間に挿入する無効ビ
ツトブロツクの単位は3ビツト分相当と短く、
H/Lと変調されているので直流の影響がなく無
効ビツトブロツクを任意長使用出来るので有効ビ
ツトブロツク間を長く設定出来る。従つてデータ
のブロツク長を長くすることが可能となり、効率
が上る。また有効ビツト/無効ビツトの判定はH
レベルだけを識別すれば良く、±1ビツトの許容
積度で済む上、複数ビツトによるデータの意味を
判別する必要がないので回路が簡単、廉価なデイ
ジタルデータ伝送の同期補正方式が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例におけるパルス幅変
調によるビツト符号図、第2図は本発明の一実施
例における同期補正方式のブロツク図および第3
図はその動作説明図を示す。 図において1はビツト判別部、2はシフトレジ
スタ、3はマルチプレクサ、4は変調送信部およ
び5は計算器である。

Claims (1)

    【特許請求の範囲】
  1. 1 デイジタルデータの入出力手段を備えた複数
    の情報装置をループ状にまたは遠距離間のデータ
    伝送線に接続してデータを送受するデータ伝送シ
    ステムにおいて、パルス幅変調、位相変調又は周
    波数変調よりなる受信データをビツト毎に複調し
    て有効ビツトの1、0および無効ビツトを判別す
    る手段、有効ビツトを一時記憶するシフトレジス
    タ、送受信データのビツト数差を計数する手段、
    該計数手段の計数値に従いマルチプレクサをして
    シフトレジスタの記憶ビツトにアクセスさせて得
    る送信ビツトを内蔵する独立クロツク信号に同期
    して変調送信する手段を備えると共に、シフトレ
    ジスタに記憶する未送信有効ビツトが存在しない
    ときは無効ビツトブロツクに有効ビツトとは異な
    る変調を施して有効ビツト間または有効ビツトブ
    ロツク間に送出して送受信データの異クロツク信
    号による同期ずれを補正することを特徴とするデ
    イジタルデータ伝送の同期補正方式。
JP57082630A 1982-05-17 1982-05-17 デイジタルデ−タ伝送の同期補正方式 Granted JPS58198937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57082630A JPS58198937A (ja) 1982-05-17 1982-05-17 デイジタルデ−タ伝送の同期補正方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57082630A JPS58198937A (ja) 1982-05-17 1982-05-17 デイジタルデ−タ伝送の同期補正方式

Publications (2)

Publication Number Publication Date
JPS58198937A JPS58198937A (ja) 1983-11-19
JPS6365251B2 true JPS6365251B2 (ja) 1988-12-15

Family

ID=13779762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57082630A Granted JPS58198937A (ja) 1982-05-17 1982-05-17 デイジタルデ−タ伝送の同期補正方式

Country Status (1)

Country Link
JP (1) JPS58198937A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847703A (en) * 1985-06-03 1989-07-11 Canon Kabushiki Kaisha Data transmission and detection system
JPH0738649B2 (ja) * 1986-01-07 1995-04-26 日本電気株式会社 調歩同期式デ−タ変換回路
JP2008028986A (ja) * 2006-06-21 2008-02-07 Matsushita Electric Ind Co Ltd 送信装置、受信装置、送信方法、受信方法及び集積回路

Also Published As

Publication number Publication date
JPS58198937A (ja) 1983-11-19

Similar Documents

Publication Publication Date Title
US4027335A (en) DC free encoding for data transmission system
JPH055710Y2 (ja)
US4287596A (en) Data recovery system for use with a high speed serial link between two subsystems in a data processing system
EP0180448B1 (en) Method of simultaneously transmitting isochronous and nonisochronous data on a local area network
JPH0124385B2 (ja)
US4462051A (en) Demodulator for an asynchronous binary signal
US5276688A (en) Circuit arrangement for bit rate adjustment
USRE31311E (en) DC Free encoding for data transmission system
EP0016336A1 (en) Digital signal transmission system
US5365547A (en) 1X asynchronous data sampling clock for plus minus topology applications
US3851101A (en) Adaptive phase synchronizer
US4481648A (en) Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks
JPS6365251B2 (ja)
JPS61127243A (ja) ビツト位相同期回路
EP0094058A2 (en) Demodulation device for composite PSK-PSK modulated waves
US4868853A (en) Demodulation circuit for digital modulated signal
US4012696A (en) Multiple rate digital command detection system with range clean-up capability
EP0594246A1 (en) Data processing circuit
JPS58178652A (ja) フレ−ム信号伝送方式
JP2000358021A (ja) デジタルpll回路とそれを用いた光受信回路
JPH0352699B2 (ja)
JPS62120744A (ja) Pcm伝送符号化方式
KR910006000B1 (ko) 고속 데이타-클럭동기프로세서
JPS623497B2 (ja)
JPH01183934A (ja) 非同期データ伝送用送信バッファ回路