JPS58198937A - デイジタルデ−タ伝送の同期補正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （＆）　　発明の技術分野 本発明はディジタルデータ伝送において互に独立したク
ロック信号を有する装置間のデータ送受に生ずる同期ず
れの補正方式に関する。

（ｂ）　　技術の背景 通常、ディジタルデータ伝送において複数の情報装置間
をループ状にあるいは遠距離の伝送線に接続し中継再生
を施すときは受信データと送信データ間において両信号
の同期を行わないと中継再生４！！において伝送するデ
ータの過不足が生じるためこの対策として従来より種々
の手段が提供されてい為。

（ｃ）　　従来技術と問題点 従来よ如中−再生に伴う同期対策として、何れかＯ＠置
がマスタとして基本り關ツク信号によるデータを送出し
他Ｏ受ｉｉｎ置個で受信データから例えばＰＬＬ１ｓｉ
ｉｌ路等Ｏ手ＪＲＫよってクロック信号を再生した後、
再生クロック信号を元にして送信する方法がある。この
再生クロック信号は巨視的には基本クロック信号に変シ
なく、複数Ｏ装置における送受信データの周波数を同一
に出来るがクロック信号再生回路が高価である上受信デ
ータより同期信号を抽出し始めて同期ロックになる迄Ｏ
過渡領域の一部において再生クロック信号にジッタやス
キ島−を伴うため、複数の装置において送受するデータ
に中継再生を受ける都度ジッタヤスキ、−が積算される
欠点があり、信頼性や拡張性に問題を残す。また従来に
おける別の方法として、複数の装置はそれぞれ独立した
クロック信号を持ち送信データは自分のクロック信号に
同期して送出する方法がある。この場合は受信データを
再生中継する場合は送受信データの間で基準となるクロ
ック信号が同期している保証がないので送受信データに
おけるクロック信号の差でデータの過不足が生じ、この
補正のためにデータをブロックに分割し、ブロック間に
ギャップを設ける手段が提供されている。そしてこのギ
ャップとしてビットを全く送出しないか、有効ビットに
よる無意味なデータを付加する方法がある０前者は回路
は簡薬であるが伝送路における直流成分が多くなったシ
、インピーダンスが一方に片寄ったりする丸め受信回路
の性能を十分に生かせなかったり回路が複雑。

高価となる欠点がある他、ギャップ長をあまシ長く出来
ないので１ブロツクのデータ長をあまり長くできず伝送
効率が低下する。また後者においては複数の有効ビット
による無意味なデータを付加するため受信データ０処塩
時における無効データＶ）除去中成としてデータの判定
が必要になる他、通常データはワード単位で意味を持つ
ため、ギャップへの無効データの付加または削除はビッ
ト琳位でなくワード単位で実施しなければならず、デー
タの送信について再生中継だけを行う場合にもワード単
位の記憶子制御となるので回路が複雑になる上回路スケ
ールが大形化しより高価になる欠□ 点を有していた。

（ｄ）　　発明０目的 本発明は上記の欠点をなくすため☆装置優に独立し九ク
ロックを備えた後者の方法で回路構成が簡琳ですみ送受
信データに過不足が発生するとき有効ビットデータ間ま
たはデータブロック間にデータとは異なる変調を施した
無効ビットを付加して送信し、ｌブロック長が充分に大
きく出来る伝送効率θ高いディジタル伝送における同期
補正の手段を提供しようとするものである０ （・）発明の構成 この目的は本発明によるディジタルデータの入出力手段
を備えた複数の情報装置をループ状にまたは遠距離間の
データ伝送＠に接続してデータを送受するデータ伝送シ
ステムにおいて、パルス幅変調１泣相変調又は周波数変
−よりなる受信データをビット毎に復調してビットの１
．０および無効ビットを判別する手段、有効ビットを一
時記憶するシフトレジスタ、送受信データのビット数差
を計数する手段、該阿↑算手段の計数値に従いマルチプ
レクサをしてシフトレジスタの記憶ビットにアクセスさ
せて得る送信ビットを内蔵する独立クロＶり信号に同期
して変調送信する手段を備えると共に１シフトレジスメ
に記憶する未送信有効ビットが存在しないときは無効ビ
ットブロックに有効ビットとは異なる変調を施して有効
ビット間または有効ビットクロック間に送出して送受信
データの異クロツク信号による同期ずれを補正すること
を％黴とするディジタル伝送の同期補正方式によって達
成することが出来る。

（ｆ）　　発明の実施例 以下本発明の一実施例について図面を参照しつ＼説明す
る。

第１図は本発明の一実施例におけるデータの変調方式を
示すパルス幅変調によるビット符号図、第２図は本発明
の一実施例におけるディジタルデータ伝送の同期補正方
式のブロック図および第３図は七〇動作説明図を示す。

図において１はビット判定部、２はシフトレジスタ、３
はマルチプレクサ（ＭＰＸ）、４は変調送信部、５は計
数器である。尚第３図におけるＸ印は無効データを九は
無効データブロック０１ビツト分を示す。データの＠送
に供するディジタルデータの変調方式としてＲＺのパル
ス幅変調を用い、有効ビットあるいは有効ビットによる
ブロック間に挿入する無効ビットブロックとして有効ビ
ットデータ、Ｄｌビットに比較して長い１１６０′等長
繰シ返しの信号を使用する場合を説明する。この例では
第１図に示すように１ピツ）ｔＺ）信号畏を８τとして
有効ビット％Ｏ＃を２丁の高レベル（ロ）と６１の低レ
ベル■により、％１′をＩ（ＤＨと２τのＬにより、ま
た無効ビットブロックを１２ずのＨと１２７のＬによシ
変稠して構成している。ビット判定回路１は受信データ
の内容が％Ｏ，”％１’または無効ビットブロックかを
判定する機能を備える〇ビット判定回路１はクロック信
号と比較してＨの持続時間が１ｆ〜３丁ならば％　Ｏ＃
　、５　ｙ〜７τならば％　１　＃、９７以上ならば無
効ビットブロックとすれば良い。従って本実施例におけ
る複数の装置が有する送受信機能で例えばビット判定回
路１あるいは変調送信部５０周波数偏差等に伴うパルス
編変動および識別能力は１７以内を確保すれば判定を過
まることはない。またクロック信号の許容周波数偏差は
例えば±１０＝以下とする。

受信データをビット毎にビット判定回路１が判定して受
信データが％Ｏ１ｔたは％１′であれば、その受信デー
タ社シフトレジスタ２へ入力されると共に入力ビット数
として＋１が計数器５へ送付される。シフトレジスタ２
は例えばｎ＋３段で構成されている。と＼でｎは送信デ
ータにおける構成り有効ビット長×クロック信号の周波
数偏差である例えば送信データを４にワード、ｌワード
を８ビｔトとすると前述の周波数偏差±１０′よりｎ＝
　（４Ｘ１０１）Ｘ８Ｘ　（２Ｘ１０リビット６．４ビ
ツト縛ち７ビツトとなる。

に対応してシフトレジスタ２の何れの段からビットデー
タな読出すかを選択する。例えば計数器５０信号が−２
ならばシフトレジスタ２の左端−２段よシ記憶内容を選
択する。計数器５は初期値は−２にセットされビット判
定ｓ１よりシフトレジスタ２に送込まれる入力ビツト数
を加算し、変調送信部４に送出するためシフトレジスタ
２より取出す出力ビツト数を減算する。

計算器５が−２にセットされた時点で入力されるビット
がないと変調送信部４をして無効ビットブロック（有効
３ビツト相当パルス幅）を送出せしめる。無効ビットブ
ロックの退出が始まるとその後３ビツトの間は受イ６デ
ータの有無に拘わらず変調送信部４における送信タイミ
ングは無効ビットブロックの送出に確保される。また変
調送信部４は無効ビットブロックの送信指令を受信する
と計数器５に＋２を送出し零リセットする。無効ビット
ブロックが送信されるに従いδτ毎に−１を送出し、計
数器５は入力ビツトがないので減算Ｏみとな９ａに０→
−１→−２と計数される。こ＼で更にビット判定部１よ
シフトレジスタ２に入力されるビットがないときは計算
器５は無効ビットブロック送出を開始させ変調送信部は
計数器５に＋２を送出し零リセットする。

例えば第３図（ｂ・）〜（ｆｏ）のタイミングとなり（
ｂ・）のように計数器５が零リセットされたときに受信
データがあ如有効ビットの判定が得られ％１“がシフト
レジスタ２に入力されると共に加算器５に＋１が加算さ
れる〇一方変調送信部４は無効ピットクロックが送出さ
れているので最初ＬＤ８丁（第１ビット相当分）として
計数器５に−１を送出し、加算４１！５は＋０となる。

次に有効ビットの第２ビツトとして％０＃がシフトレジ
スタ２に入力され＋１を加算器ＳＫ送出して加算し無効
ビットクロックの次（Ｄａｔ（籐２ビット相当分）とし
て−１を加算器５に送出し＋０．更に有効ビｙ）ＴＺ）
第３ビツト、無効ピットクロックの最終ｇｖ（第３ビツ
ト相尚→により±Ｏが絖くｏこの時点で有効ビットの第
１ビツトとしてシフトレジスタ２に人力された１１＃は
Ｏ段位置にシフト移動されておシ、計数器５はＭＰＸ３
をしてＯ４１位置０記憶内容１１＃を選択させて、変調
送信ｓ４経由送信データとして送出する０このようにし
て有効ビットがシフトレジスタ２に１ビツトづつビット
判定部ｌよｐ送出される毎に計数器５は計数値こ＼では
０に従いシフトレジスタ００段位置をＭＰＸ３に選択さ
せ、変調送信部４より送信する。新た表有効データがビ
ット判定部１より得られずシフトレジスタ２に送込まれ
なくなると、シフトレジスタ２における記憶ビットｖ７
７ト移動は停止し、一方ＭＰＸ３によって選択され２Ｒ
調送信部４経由送出される送信ビットデータは続くので
、計算器５における計数値はビット毎に減算され０→−
１→−２となる。この時点で再び初期に戻ると共にレジ
スタの内容をリセットして計数器５の計数値は零すセッ
トＬＡ１２丁−１２τからなる無効ビットブロック信号
を送出する。以上は計数器５０計数値がＯのときに受信
データが入力され、９τ後ビット判定部ＩＫ入力される
タイミングを説明し九が計数器５０計数値が−１のとき
に受信データが入力されたときは第３図（ｂ＋）〜（ｆ
ｌ）に示すように１−２のときは同じく第３図（ｂ、）
〜（ｆ、）に示すように動作して受信データを中継再生
して送信データとして送出する。尚（ａ・）はクロック
信号を示す。

もし送信データのクロック周波数が受信データのクロー
ク周波数（即ち前段の送信データＯクロック周波数）よ
りわずかに遅ければ、データが受信されていくＫつれて
、少しずつ位相がずれていきついには１ビツト分ずれる
。この時シフトレジスタＯ送出データ先頭ビットの位置
は右へ１ビツトシフトされ計数器５の値も＋１される０
逆に送信データのタロツク周波数が受信データのクロッ
ク周波数よシ速ければ計数器５の値は−１されてゆく〇 以上にシフトレジスタ２の容量として鳳＋３ビットを用
いたが受信データに遅れがあるときは有効ビットの前後
だけでなく有効ビットの途中にも無効ビットブロック（
３ビツト長）の１２７−１２丁の変調信号が含まれる０ 若し有効ビット間の無効ビットブロック挿入が都合愚け
れば２ｎビシ、ト容量のシフトレジスタを用いて、ｎビ
ット迄受信データが蓄積されるのを待ってＭＰＸＢによ
勤選択し変調送信部４４！由送出すれば喪い。

また、以上は有効データの変調方式として、パルス幅変
調を用いた場合の例を説明したが、パルスのエツジの方
向により１Ｑ＃＠ｌ＃を決める位相変調方式、又はパル
スの変化点の数により％Ｏ，’％１”を決める周波数変
調方式についても適用できる。

例えば、１ビツトの時間内で１回変化点のある場合を１
０“、２回変化点のある場合を１１＃とする周波数変調
方式の場合、３ビツトについて２回の変化点のある場合
を無効ビットの変調方式とすれば良い。

（ｇ）　　発明の詳細 な説明したように本発明によれば有効ビット間または有
効ビットブロック間に挿入する無効ビットブロックの一
位は３ビツト分相当と短＜、Ｈ／Ｌと変調されているの
で直流の影響がなく無効ビットブロックを任意長使用出
来るので有効ビットブロック間を長く設定出来る。従っ
てデータのブロック長を長くすることが可能とな９、効
率が上る。また有効ビット／無効ビットの判定はＨレベ
ルだけを鑓別すれば良く、±１ビットの許容積度で済む
上、１数ビットによるデータの意味を判別する必要がな
いので回路が簡単、廉価なディジメルデータ伝送の同期
補正方式が得られる。

４、図ｍｏＩｖｌ＊なａ明 第１図は本発明の一実施例におけるパルス幅変調による
ビット符号図、第２図は本発明の一実施例における同期
補正方式のブロック図および第３図はその動作説明図を
示す。

図において１はビット判別部、２はシフトレジスタ、３
は！ルチプレタサ、４は変調送信部および５は計算器で
ある。

Claims (1)

【特許請求の範囲】
1. ディジタルデータの入出力手段を備えた複数の情報装置
   をループ状Ｋまたは遠距離間のデータ伝送線に接続して
   データを送受するデータ伝送システムにおいて、パルス
   幅変調９泣相ｆＵ４又は周波数変調よｐなる受信データ
   をビット毎に復調して有効ビットの１．０および無効ビ
   ットを判別する手段、有効ビットを一時記憶するシフト
   レジスタ、送受信データのビット数差を計数する手段、
   該計数手段の計数値に従いマルチプレクサをしてシフト
   レジスタの記憶ビットにアクセスさせて得る送信ビット
   を内蔵する独立クロック信号に同期して変調送信する手
   段を備えると共に１シフトレジスタに記憶する未送信有
   効ビットが存在しないときは無効ビットブロックに有効
   ビットとは異なる変調を施して有効ビット間または有効
   ビットブロック間に送出して送受信データの異クロツク
   信号による同期ずれを補正することを特徴とするディジ
   タルデータ伝送の同期補正方式。