JPH0555302U - デイジタル記録回路 - Google Patents

Abstract

(57)【要約】 【目的】 磁気ヘッドの駆動電圧を低くする。磁気ヘッ
ドの電流の平坦性を良くする。 【構成】 磁気ヘッド２の一端及び他端と駆動電源５と
の間に昇圧用の第１及び第２のインダクタンス素子６、
７を接続する。磁気ヘッド２の一端及び他端とグランド
との間に第１及び第２の逆流阻止用ダイオード１３、１
４を介してＦＥＴスイッチ８、９を接続する。第１及び
第２の逆流阻止用ダイオード１３、１４はＦＥＴスイッ
チ８又は９のオフ期間にこれを通って流れる電流を制限
し、磁気ヘッド２の電流の平坦性を高める。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は記録媒体にディジタル信号を磁気記録又は光磁気記録するためのディ ジタル記録回路に関する。

【０００２】

【従来の技術】

磁気ヘッドはインダクタンスを有するので、磁気ヘッドによって高い周波数（ 短い周期）のディジタル信号を記録する場合には、高インピーダンスになる。こ のため高周波の信号を磁気ヘッドで記録する場合には高い駆動電圧が必要になる 。高い電圧を得るためにＬＣ共振回路を構成することも考えられるが、記録信号 の周波数が広い範囲で変化する場合にはＬＣ共振動作を維持することが困難にな る。

【０００３】 上記問題点を解決するために本件出願人は、特願平２−７６３９７号によって 図１に示すような光磁気記録のためのディジタル記録回路装置を提案した。この 回路装置においては、回転装置（図示せず）によって回転されるディスク状磁気 記録媒体１に信号を光磁気記録するために、磁気ヘッド２が対向配置されている と共に、光ビーム３を投射するための対物レンズ４が配置されている。この例で は光ビーム３は無変調ビームである。従って、記録媒体１は磁気ヘッド２の電流 に対応するように磁化される。

【０００４】 直流駆動電源５の一端と磁気ヘッド２の一端との間には、チョークコイル（リ アクトル）から成る第１のインダクタンス素子６が接続され、また駆動電源５の 一端と磁気ヘッド２の他端との間には第２のインダクタンス素子７が接続されて いる。磁気ヘッド２の一端即ち第１のインダクタンス素子６の下端と駆動電源５ の他端即ちグランド（共通ライン）との間にはサブストレートがソースに接続さ れた絶縁ゲート型（ＭＯＳ型）電界効果トランジスタ（ＦＥＴ）から成る第１の 半導体スイッチ８が接続され、また磁気ヘッド２の他端即ち第２のインダクタン ス素子７の下端とグランドとの間にはＦＥＴから成る第２の半導体スイッチ９が 接続されている。第１及び第２の半導体スイッチ８、９を交互にオン・オフする ための制御回路としてパルス発生回路１０とＮＯＴ回路（インバータ）１１とが 設けられている。パルス発生回路１０はライン１２のディジタル記録信号に対応 したパルス列を第１の電圧レベル（低レベル）と第２の電圧レベル（高レベル） とを交互に有するように発生する。ＮＯＴ回路１１はパルス発生回路１０の出力 を反転して第１の半導体スイッチ８を制御する。第２の半導体スイッチ９にはパ ルス発生回路１０の非反転出力が与えられる。

【０００５】 この記録回路において、パルス発生回路１０の出力が低レベルの期間には、第 １の半導体スイッチ８がオンに制御され、第２の半導体スイッチ９がオフに制御 される。これにより、電源５と第１のインダクタンス素子６と第１の半導体スイ ッチ８とから成る閉回路が形成され、第１のインダクタンス素子６に電流が流れ 、ここにエネルギーが蓄積される。次に、パルス発生回路１０の出力が高レベル になると、第１の半導体スイッチ８がオフに制御され、第２の半導体スイッチ９ がオンに制御される。この結果、電源５と第１のインダクタンス素子６と磁気ヘ ッド２と第２の半導体スイッチ９とから成る閉回路が形成され、電源５の電圧と 第１のインダクタンス素子６の誘起電圧との和が磁気ヘッド２に印加され、大き な記録電流が流れる。要するに、電源５のエネルギーと第１のインダクタンス素 子６の蓄積エネルギーとの両方で磁気ヘッド２が駆動され、磁気ヘッド２に第１ の方向の電流が流れる。この期間には同時に電源５と第２のインダクタンス素子 ７と第２の半導体スイッチ９とから成る閉回路も形成されるので、第２のインダ クタンス素子７にエネルギーが蓄積される。次に、再び第１の半導体スイッチ８ がオンになり、第２の半導体スイッチ９がオフになると、電源５と第２のインダ クタンス素子７と磁気ヘッド２と第１の半導体スイッチ８とから成る閉回路が形 成され、電源５のエネルギーと第２のインダクタンス素子７のエネルギーとに基 づいて磁気ヘッド２に第２の方向の電流が流れる。これと同時に第１のインダク タンス素子６にも電流が流れ、ここにエネルギーが蓄積される。このように第１ の方向の電流と第２の方向の電流とが交互に流れることによって記録媒体１上に パルス列に対応した配置のＮ極磁化領域とＳ極磁化領域が生じる。

【０００６】 図１の回路において、第１及び第２のインダクタンス素子６、７のインダクタ ンス値Ｌ1 、Ｌ2 は例えば６８０μＨであり、磁気ヘッド２のインダクタンス値 Ｌ3 （例えば１０μＨ）よりも十分に大きく設定されている。このため、第１及 び第２のインダクタンス素子６、７による昇圧作用及び定電流化作用が生じ、駆 動電源５の電圧が低い場合であっても磁気ヘッド２に大きな電流を流すことがで きる。

【０００７】

【考案が解決しようとする課題】

ところで、サブストレートをソースに接続した構造の絶縁ゲート型ＦＥＴから 成る半導体スイッチ８、９は図２に示すように、スイッチ部ＳＷと、ダイオード Ｄと、ドレイン・ソース間容量Ｃ1 と、ソース・ゲート間容量Ｃ2 と、ドレイン ・ソース間容量Ｃ3 とで等価的に表わすことができる。従って、スイッチ部ＳＷ がオフの期間でもダイオードＤ又はコンデンサＣ1 〜Ｃ3 を通って電流が流れる 。このため、磁気ヘッド２に流れる電流Ｉh は定電流にならずに図３に示すよう に変動する。図３のｔ0 〜ｔ1 に示す第２の半導体スイッチ９がオンの期間に第 １のインダクタンス素子６を介してヘッド２に流れる電流Ｉ1 は図３に示すよう にほぼ平坦な波形で示すことができる。一方、ヘッド２とこの半導体スイッチ９ と第１の半導体スイッチ８とから成る閉回路にヘッド２のインダクタンスの蓄積 エネルギーに基づいて流れる電流Ｉ2 は時間と共に変化する波形になる。ヘッド 電流Ｉh はＩ1 とＩ2 の合成であるので、電流Ｉ2 の変動を伴っている。第１及 び第２の半導体スイッチ８、９の制御パルスの幅が変化すると、ヘッド電流Ｉh の最小値が変化する。即ち、ヘッド電流Ｉh の変動はパルス幅の変化に拘らず同 様に発生するので、図３で例えばパルス幅がｔ0 〜ｔa の時とｔ0 〜ｔb の時で はヘッド電流Ｉh の最小値に変化が生じる。要求される最小磁界を確保するため に要求される最小電流以上の電流を流すことが必要になる。今、図３のｔb にお けるヘッド電流Ｉh の値が要求される最小電流値であるとすれば、ｔ0 〜ｔb よ りもパルス幅が狭いｔ0 〜ｔa の時には、必要以上に大きい電流を流しているこ とになり、損失が大きくなる。

【０００８】 そこで本考案の目的は磁気ヘッドを低電圧駆動することができ且つ磁気ヘッド の電流の平坦性を良くすることができるディジタル記録回路を提供することにあ る。

【０００９】

【課題を解決するための手段】

上記目的を達成するための本考案は、駆動電源と、磁気ヘッドと、前記駆動電 源の一端と前記磁気ヘッドの一端との間に接続された第１のインダクタンス素子 と、前記駆動電源の一端と前記磁気ヘッドの他端との間に接続された第２のイン ダクタンス素子と、前記磁気ヘッドの一端と前記駆動電源の他端との間に接続さ れた第１の半導体スイッチと、前記磁気ヘッドの他端と前記駆動電源の他端との 間に接続された第２の半導体スイッチと、ディジタル記録信号に対応して第１の 電圧レベルと第２の電圧レベルとを交互に有するパルス列を発生し、前記第１の 電圧レベルの期間に前記第１の半導体スイッチをオン状態にし、前記第２の電圧 レベルの期間に前記第２の半導体スイッチをオン状態にするスイッチ制御回路と から成るディジタル記録回路において、前記第１及び第２の半導体スイッチに直 列に第１及び第２の逆流阻止用ダイオードが接続されていることを特徴とするデ ィジタル記録回路に係わるものである。 なお、逆流阻止用ダイオードを接続すると、リンギングが生じるので、これを 防ぐために請求項２に示すようにリンギング防止用インダクタンス素子を接続す ること及び請求項３に示すように抵抗を接続することが望ましい。

【００１０】

【作用及び効果】

本考案に従う第１及び第２の逆流阻止用ダイオードは第１及び第２の半導体ス イッチの寄生容量又は寄生ダイオードを通って流れようとする電流を阻止する。 このため、図３で示した電流Ｉ2 が阻止され、ヘッド電流の平坦性が良くなる。 請求項２及び３によればリンギングを防止することができる。

【００１１】

【実施例】

次に、図４を参照して本考案の実施例に係わる光磁気記録のためのディジタル 記録回路を説明する。但し、図４において符号１〜１２で示すものは図１で同一 の符号で示すものと同一であるので、その説明を省略する。

【００１２】 図４の回路は、図１の回路に第１及び第２の逆流阻止用ダイオード１３、１４ と、第１及び第２のリンギング防止用インダクタンス素子１５、１６と、第１及 び第２のリンギング防止用抵抗１７、１８とを付加することによって構成されて いる。第１及び第２の逆流阻止用ダイオードはファーストリカバリーダイオード （逆回復時間の短いダイオード）であって、第１及び第２の半導体スイッチ８、 ９に夫々直列接続されている。即ち、第１及び第２の接続分岐点１９、２０と第 １及び第２の半導体スイッチ８、９との間に接続されている。

【００１３】 リンギング防止用インダクタンス素子１５、１６は円筒形磁性体コアとしての フェライトビーズに導線を貫通させた１ターン構成のインダクタンス素子であり 、第１及び第２の接続分岐点１９、２０と第１及び第２の逆流阻止用ダイオード １３、１４との間に接続されている。

【００１４】 リンギング防止用抵抗１７、１８は第１及び第２のリンギング防止用インダク タンス素子１５、１６を介してヘッド２に並列接続されている。なお、２つの抵 抗１７、１８の接続中点はグランドに接続されている。

【００１５】 各部を更に具体的に説明すると、第１及び第２のインダクタンス素子６、７の 値は夫々約６８０μＨであり、磁気ヘッド２のインダクタンス値は約１０μＨで あり、フェライトビーズは（株）村田製作所のＢＬＯＩＲＮＩ−６２Ａであり、 抵抗１７、１８は夫々５００Ωであり、半導体スイッチ８、９はＦＥＴの２ＳＫ ７６２である。また、駆動電源５は１０００ｐＦのコンデンサを一対の電源ライ ン間に有する。

【００１６】 図４の回路の逆流阻止用ダイオード１３、１４は図３の電流Ｉ2 が流れること を阻止する。この結果、ヘッド２の電流Ｉh を図５に示すように平坦にすること ができる。これにより、パルス幅の変化に無関係に一定の最小電流を流すことが できる。 また、逆流阻止用ダイオード１３、１４を付加したのみでは高い周波数のリン ギングが生じることがあるが、リンギング防止用インダクタンス素子１５、１６ 及び抵抗１７、１８を付加することによってこれを除去することができる。

【００１７】 本考案は上述の実施例に限定されるものでなく、例えば次の変形が可能なもの である。 （１） 図６に示すようにヘッド２に並列に１つの抵抗１９を接続し、中間点 をグランドに接続しない構成にすることができる。 （２） 図６に示すようにリンギング防止用インダクタンス素子１５、１６を 省いた構成にすることができる。また、図４及び図６において抵抗１７、１８、 １９を省くこともできる。 （３） 第１及び第２の逆流阻止用ダイオード１３、１４を第１及び第２の半 導体スイッチ８、９のソース側に移すことができる。また、このダイオード１３ 、１４をショットキバリアダイオードにすることができる。 （４） 光ビーム３を伴わないで磁気ヘッド２のみで磁気記録する場合にも本 考案を適用することができる。

【図面の簡単な説明】

【図１】従来のディジタル記録回路を示す回路図であ
る。

【図２】絶縁ゲート型ＦＥＴの等価回路図である。

【図３】図１の各部の電流を示す波形図である。

【図４】本考案の実施例に係わるディジタル記録回路を
示す回路図である。

【図５】図４のヘッド電流を示す波形図である。

【図６】変形例のディジタル記録回路を示す回路図であ
る。

【符号の説明】

２ 磁気ヘッド ６、７ インダクタンス素子 ８、９ スイッチ １３、１４ 逆流阻止用ダイオード

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 駆動電源と、 磁気ヘッドと、 前記駆動電源の一端と前記磁気ヘッドの一端との間に接
   続された第１のインダクタンス素子と、 前記駆動電源の一端と前記磁気ヘッドの他端との間に接
   続された第２のインダクタンス素子と、 前記磁気ヘッドの一端と前記駆動電源の他端との間に接
   続された第１の半導体スイッチと、 前記磁気ヘッドの他端と前記駆動電源の他端との間に接
   続された第２の半導体スイッチと、 ディジタル記録信号に対応して第１の電圧レベルと第２
   の電圧レベルとを交互に有するパルス列を発生し、前記
   第１の電圧レベルの期間に前記第１の半導体スイッチを
   オン状態にし、前記第２の電圧レベルの期間に前記第２
   の半導体スイッチをオン状態にするスイッチ制御回路と
   から成るディジタル記録回路において、 前記第１及び第２の半導体スイッチに直列に第１及び第
   ２の逆流阻止用ダイオードが接続されていることを特徴
   とするディジタル記録回路。
2. 【請求項２】 更に、前記第１及び第２の半導体スイッ
   チに直列に第１及び第２のリンギング防止用インダクタ
   ンス素子が接続されていることを特徴とする請求項１記
   載のディジタル記録回路。
3. 【請求項３】 更に、前記磁気ヘッドに並列にリンギン
   グ防止用抵抗が接続されていることを特徴とする請求項
   １又は２記載のディジタル記録回路。