JP3755447B2 - 磁気記録装置 - Google Patents

磁気記録装置 Download PDF

Info

Publication number
JP3755447B2
JP3755447B2 JP2001305027A JP2001305027A JP3755447B2 JP 3755447 B2 JP3755447 B2 JP 3755447B2 JP 2001305027 A JP2001305027 A JP 2001305027A JP 2001305027 A JP2001305027 A JP 2001305027A JP 3755447 B2 JP3755447 B2 JP 3755447B2
Authority
JP
Japan
Prior art keywords
magnetic head
overshoot
transistors
circuit
damping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001305027A
Other languages
English (en)
Other versions
JP2003115101A (ja
Inventor
浩二 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001305027A priority Critical patent/JP3755447B2/ja
Publication of JP2003115101A publication Critical patent/JP2003115101A/ja
Application granted granted Critical
Publication of JP3755447B2 publication Critical patent/JP3755447B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Digital Magnetic Recording (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は磁気記録装置に係り、記録時の磁気ヘッドに生じるリンギングを抑制する磁気記録装置に関するものである。
【0002】
【従来の技術】
近年、情報処理の高速化、高容量化に伴い、高い繰り返し周波数で磁気ヘッドをスイッチング駆動し、磁気媒体に書き込む情報の記録密度を高める試みがなされている。しかしながら、磁気ヘッドをスイッチング駆動する際に種々の問題があり、記録信号の高速化を図ることが困難であった。
【0003】
以下、従来の磁気記録装置のライト回路出力部について説明する。
【0004】
図7は従来の磁気記録装置におけるライト回路出力部の回路図であり、1,2はヘッド端子、3〜6は入力端子、7〜10はライトドライバー部のHブリッジを構成するトランジスタ、110は磁気ヘッド、11は磁気ヘッド110のインダクタ成分、12は磁気ヘッド110の抵抗成分、13は記録電流を決めるための電流源、18はダンピング抵抗である。
【0005】
以上のように構成された従来の磁気記録装置のライト回路出力部について、以下その動作を説明する。
【0006】
図7に示された入力端子3と4には、互いに逆位相の入力パルスが外部から入力され、入力端子5と6についても互いに逆位相の入力パルスが外部から入力される。そして、入力端子3,6にLowからHighに切り替わる入力パルスが入力される時、入力端子4,5にはHighからLowに切り替わる入力パルスが入力される。すると、トランジスタ7,10がONとなる一方、トランジスタ8,9がOFFとなり、磁気ヘッド110のヘッド端子1からヘッド端子2に向けて記録電流が流れる。逆に、入力端子3,6の入力パルスがHighからLowに切り替わる時、入力端子4,5の入力パルスがLowからHighに切り替わり、トランジスタ7,10がOFFとなる一方、トランジスタ8,9がONとなり、磁気ヘッド110の端子間に逆向きの記録電流が流れる。
【0007】
図8は従来装置の記録動作を説明するための図であり、図8(a)は磁気ヘッド110の記録電流Iwの波形を示し、図8(b)はダンピング抵抗18を付加した時のヘッド端子1(図7中のA点)の電圧波形を実線で示し、ヘッド端子2(図7中のB点)の電圧波形を一点鎖線で重複させて示している。なお、図8の横軸は時間軸tとして、図8(a)の縦軸は記録電流Iwの電流レベルを示し、図8(b)はヘッド端子1,2の電圧波形の電圧レベルを示す。磁気ヘッド110と並列にダンピング抵抗18を接続していると、図8(a)に示すように記録電流Iwの電流波形は、ダンピング抵抗18のダンピング作用によりリンギングは殆ど生じない。しかし、磁気ヘッド110に流れる記録電流の立ち上がり(または立ち下がり)波形が鈍り、記録電流Iwのレベルが切り替わる時間(電流波形の立ち下がり時間、又は立ち下がり時間)Tbが長くなってしまう。
【0008】
次に、図9はダンピング抵抗18を外した時の動作波形であり、横軸を時間軸として、図9(a)は記録電流Iwの電流波形を示し、図9(b)はヘッド端子1,2の電圧波形を示す。図7に示す従来の磁気記録装置において、ダンピング抵抗18を外すと、図9(a)に示すように記録電流Iwが切り替わる時間Tcが小さくなる一方、ヘッド端子1,2間のオーバーシュートの振幅hcが大きくなり、オーバーシュートの後にリンギングが生じてしまう。
【0009】
【発明が解決しようとする課題】
上記従来の構成では、ダンピング抵抗18を付加して、記録電流Iwの電流波形のリンギングを低減すると、記録電流の波形が鈍って、高い繰り返し周波数の磁気記録が困難になるという不都合がある。逆に、ダンピング抵抗を用いずに記録電流をスイッチングすると、記録電流Iwが切り替わる時間がTbからTcへと小さくなるが、ヘッド端子1,2間の電圧波形のオーバーシュートが大きくなり、オーバーシュート後に記録電流のリンギングが生じて、そのリンギングがノイズ源となり、記録電流のS/N比を悪化させて、誤った信号を磁気媒体に記録する原因になるという不都合があった。
【0010】
本発明は上記従来の問題点を解決するもので、記録電流の立ち上がり波形(または立ち下がり)波形のシャープさを確保しつつ、スイッチングの過渡期に生じるリンギングを低減することが出来る磁気記録装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
この目的を達成するために本発明の磁気記録装置は、ライト回路の出力に接続された磁気ヘッドと、前記磁気ヘッドの端子間に接続されたダンピング回路と、前記磁気ヘッドの端子間電圧のオーバーシュートを検出するオーバーシュート検出回路とを備え、前記オーバーシュート検出回路の検出出力に応じて前記ダンピング回路を、オーバーシュート期間中には動作させずそれ以外の期間に動作させる構成を有している。
【0012】
この構成によって、磁気ヘッドの端子電圧波形のオーバーシュートを検出し、オーバーシュートが発生する期間中はダンピング回路を動作させないため、磁気ヘッドの記録電流のスイッチング波形(立ち上がり波形および立ち下がり波形)がシャープになる一方、オーバーシュート期間以外の期間はダンピング回路を機能させるため、磁気ヘッドの記録電流に重畳するリンギングが低減され、リンギングに起因したノイズが小さくなり、記録電流のSN比を改善できる。そのため、記録電流を高速でスイッチングできると共に、オーバーシュート波形の期間を小さくすることが可能になり、高い周波数での磁気記録が可能になる。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【0014】
図1は、本発明の一実施の形態に於ける磁気記録装置、特にライト回路の回路構成を示す回路図である。
【0015】
図1に示すように、ライト回路100の出力間に磁気ヘッド110のヘッド端子1,2を接続し、その磁気ヘッド110の両端にダンピング回路120を接続し、オーバーシュート検出回路130の入力を磁気ヘッド110の両端に接続し、オーバーシュート検出回路130の出力によってダンピング回路120を制御することにより、本発明の磁気記録装置は構成される。なお、ダンピング回路120は、ダンピング抵抗121とスイッチ用トランジスタ122の直列回路で構成されている。
【0016】
この構成により、オーバーシュート検出回路130は、磁気ヘッド110の両端の電圧波形のオーバーシュートを検出し、オーバーシュートが発生する期間中はスイッチ用トランジスタ122をオフさせて、ダンピング回路120を機能停止させる。そして、それ以外の期間中はスイッチ用トランジスタ122をオンさせて、ダンピング回路120を機能させる。従って、ライト回路100で磁気ヘッド110をスイッチング駆動する時、駆動電流のスイッチングが急峻に行われ、オーバーシュート波形は十分大きな波高値が得られる一方、オーバーシュート後に機能するダンピング回路120の作用により、オーバーシュート後のリンギングを抑制することができる。
【0017】
なお、上述の実施形態では、スイッチ用トランジスタ122としてpチャンネル型のトランジスタを1個使用した例で説明しているが、nチャンネル型のトランジスタに置き換えて実施しても構わない。また、pチャンネル型とnチャンネル型のトランジスタを並列接続して実施しても構わない。但し、pチャンネル型或いはnチャンネル型のうち一方のトランジスタのみを使用すると、ゲート電極に与える入力信号レベルに依存してトランジスタのON抵抗が変動し、電流波形が上下非対称になったり、ダンピング作用が変動するような影響が多少ある。pチャンネル型とnチャンネル型の両方のトランジスタを並列接続した場合には、入力信号レベルに依存したON抵抗の変動が小さくなり、上述した記録電流への悪影響は少ない。
【0018】
次に、上述の実施形態を具体化した第2の実施形態について説明する。図2は第2の実施形態における磁気記録装置のライト回路出力部の回路構成を示す回路図である。
【0019】
図2において、1,2はヘッド端子、3,4および5,6は互いに反転した入力パルスが入力される入力端子、7〜10はライト回路出力部を構成するnpn型のトランジスタ、110は磁気ヘッド、11は磁気ヘッド110のインダクタンス成分、12は磁気ヘッド110の抵抗成分、13は記録電流設定用の電流源、14は電流源、15,16はオーバーシュートを検出するためのnpn型のトランジスタ、17,18はダンピング抵抗、19、20はpチャンネル型のトランジスタである。
【0020】
ライト回路出力部は、トランジスタ7,9を直列接続し、トランジスタ8,10を直列接続して、それらの中間接続点を出力端(ヘッド端子1,2)として磁気ヘッド110を接続したHブリッジ回路で構成している。更に、トランジスタ9と10を差動対の構成として、その共通接続点に電流源13を接続し、磁気ヘッド110に供給する記録電流の大きさを決めている。
【0021】
そして、トランジスタ7及び10に接続された入力端子3及び6にはそれぞれ同相の入力パルスが入力され、トランジスタ8及び9に接続された入力端子4及び5には前述の入力パルスを反転したパルスがそれぞれ入力される。但し、入力端子3と4には接地電位GNDと電源電圧Vccとの間をフルスィングする振幅で入力パルスが入力され、入力端子5と6には波高値が所定電位(接地電位GNDと電源電圧Vccとの中間電位)となり、基準電位が接地電位GNDとなる入力パルスが入力される。従って、トランジスタ7,10が導通する時はトランジスタ8,9が非導通となり、トランジスタ7,10が非導通の時にはトランジスタ8,9が導通するというように、トランジスタ7,10及びトランジスタ8,9が交互に導通/非導通を繰り返す。
【0022】
次に、第2の実施形態における磁気記録装置(図2を参照)の各部の動作波形を示す図6を参照しながら、以下にオーバーシュートの検出動作を中心に回路動作を説明する。図6の横軸は時間軸を表し、図6(a)は記録電流Iwを表し、縦軸を電流レベルとして表している。図6(b)のヘッド端子1(図2中のA点)の電圧波形、及びヘッド端子2(図2中のB点)の電圧波形を表し、縦軸を電圧レベルとして共通に表している。図6(c)はオーバーシュート検出出力信号(図2中のC点)を表し、縦軸を電圧レベルとして表しており、図6(d)はダンピングを制御するスイッチ用トランジスタのON/OFF状態を表している。
【0023】
以下、トランジスタ15,16がONする時のベース・エミッタ間電圧がVd(約0.7V)であるものとし、pチャンネル型トランジスタ19,20(スイッチ用トランジスタ)の閾値電圧Vt=−1Vであるものとして説明する。ライト回路(トランジスタ7〜10)のスイッチング動作により記録電流Iwの向きが切り替わる時は、図6のヘッド端子1、2の電圧波形(A点)(B点)に示すように、磁気ヘッド110のインダクタンス成分の逆起電力によりヘッド端子1,2の電圧は、一方の端子は過渡的に立ち上がるオーバーシュートを発生し、逆に他方の端子は過渡的に立ち下がるオーバーシュートを発生し、スイッチング動作する毎に交互にオーバーシュートを発生する。
【0024】
エミッタを共通接続した検出用のトランジスタ15,16は、ヘッド端子1,2の電圧波形を全波整流し、エミッタには図6(c)に示すようにヘッド端子1或いはヘッド端子2の電圧波形のうち大きい方の電圧レベルを出力し、ボトムレベルが電源電圧Vccより2Vd下がった電圧となりオーバーシュート部分が電源電圧Vccより跳ね上がる電圧波形(オーバーシュート検出出力信号)をトランジスタ15,16のエミッタに出力する。
【0025】
このオーバーシュート検出出力信号(図6(c)を参照)はスイッチング用トランジスタ(pチャンネル型トランジスタ19,20)のゲートに入力され、オーバーシュート検出出力信号のボトムレベルが(Vcc−2Vd)となっている期間中は、pチャンネル型トランジスタ19,20のゲートに閾値電圧Vtより大きな電圧が入力され、pチャンネル型トランジスタ19,20はON状態を維持する。これにより、ダンピング抵抗17及び18が磁気ヘッド110と並列に接続されることになり、ダンピング作用が機能する。また、オーバーシュートの発生期間中は、オーバーシュート検出出力信号のオーバーシュート部分が電源電圧Vccよりも跳ね上がるため、pチャンネル型トランジスタ19,20はOFF状態となり、ダンピング回路は機能しない。
【0026】
これによって、記録電流の向きが切り替わる過渡期(オーバーショートの発生期間中)は、電流方向がどちらに切り替わったとしても、両波整流して得られたオーバーシュート検出出力信号によってpチャンネル型トランジスタ19,20がOFFになり、ダンピング抵抗17,18によるダンピング作用は生じないため、記録電流Iwの立ち上がり(又は立ち下がり)波形のスイッチング速度が遅くなることはない。
【0027】
また、オーバーシュートの発生期間が過ぎると、トランジスタ16,17のエミッタ電位(オーバーシュート検出出力信号)のボトムレベルが電源電圧Vccより2Vd(約1.4V)下がるため、スイッチ用トランジスタ(pチャンネル型トランジスタ19,20)がON状態となり、ダンピング抵抗17,18によるダンピング作用が生じ、オーバーシュート後に発生するリンギングは低減される。
【0028】
図3は第3の実施形態における磁気記録装置の回路構成を示す図である。図3において、ライト回路出力部およびオーバーシュート検出回路は図2に示す第2の実施形態と同様であり、第2の実施形態との違いは、ダイオード30,31、ダンピング抵抗18及び、ダンピング機能を制御するpチャンネル型のトランジスタ20から成るダンピング回路の回路構成である。第3の実施形態は、1個のダンピング抵抗18のみでダンピング機能させているが、これはダイオード30,31を追加して、ダンピング抵抗18の抵抗値を少し小さい値にすることにより、第2の実施形態と同様なダンピング作用を持たせることができる。従って、第3の実施形態は第2の実施形態と同様にオーバーシュート検出を行って、オーバーシュート期間以外の期間中は磁気ヘッドの端子間電圧をダンピングすることができる。
【0029】
図4は第4の実施形態における磁気記録装置の回路構成を示す図である。図4において、ライト回路出力部およびオーバーシュート検出回路は図2に示す第2の実施形態と同様であり、図2との違いはダイオード30,31、ダンピング抵抗17,18及びダンピングを制御するトランジスタ20から成るダンピング回路の回路構成である。第4の実施形態は、ダンピング抵抗17,18とダイオード30,31を追加してダンピング回路を構成しており、磁気ヘッド110の端子間電圧の極性に応じてダイオード30または31を交互に導通させて、磁気ヘッド110の電流方向が切り替わっても、一方向づつ互いに逆の電流方向に有効なダンピング回路を機能させることにより、第2の実施形態と同様なダンピング作用を持たせることができる。従って、第3の実施形態は第2の実施形態と同様にオーバーシュート検出を行って、オーバーシュート期間以外の期間中は磁気ヘッドの端子間電圧をダンピングすることができる。
【0030】
なお、上述した第2〜第4の実施形態(図2〜図4)に使用されている全てのトランジスタは、バイポーラトランジスタもしくはMOSトランジスタのいずれで構成しても構わない。
【0031】
【発明の効果】
以上のように本発明は、磁気ヘッドの端子電圧波形に重畳するオーバーシュートを検出し、オーバーシュートが発生する期間中はダンピング回路を動作させないため、磁気ヘッドの記録電流のスイッチング波形がシャープになる一方、オーバーシュート期間以外の期間はダンピング回路を機能させるため、磁気ヘッドの記録電流に重畳するリンギングが低減され、リンギングに起因したノイズが小さくなり、記録電流のSN比を改善できる。そのため、記録電流を高速でスイッチングできると共に、オーバーシュート波形の期間を小さくすることが可能になり、高い周波数での磁気記録が可能になるという格別な効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る磁気記録装置の基本的な回路構成図
【図2】第2の実施形態に係る磁気記録装置の具体的な回路図
【図3】第3の実施形態に係る磁気記録装置の具体的な回路図
【図4】第4の実施形態に係る磁気記録装置の具体的な回路図
【図5】本発明の磁気記録装置の記録電流波形とヘッド端子電圧波形を示す図
【図6】本発明の回路動作を説明するための原理図
【図7】従来の磁気記録装置の回路構成を示す図
【図8】従来装置の記録電流波形とヘッド端子電圧波形を示す図
【図9】従来装置の記録電流波形とヘッド端子電圧波形を示す図
【符号の説明】
1,2 ヘッド端子
3〜6 入力端子
7〜10 トランジスタ
11 磁気ヘッドのインダクタンス成分
12 磁気ヘッドの抵抗成分
13 電流源
14 電流源
15,16 トランジスタ
17,18 ダンピング抵抗
19,20 ダンピング回路を制御するトランジスタ
30,31 ダイオード
100 ライト回路
110 磁気ヘッド
120 ダンピング回路
130 オーバーシュート検出回路

Claims (3)

  1. 第1,第2,第3,第4のトランジスタから成るHブリッジ回路により構成され、出力に接続された磁気ヘッドをスイッチング駆動するライト回路と、
    前記磁気ヘッドの両端にそれぞれ制御端子を接続した第5,第6のトランジスタで構成され前記磁気ヘッドの端子電圧を全波整流するオーバーシュート検出回路と、
    前記磁気ヘッドの一端と第1のダイオードのカソードを接続し、前記磁気ヘッドの他端と第2のダイオードのカソードを接続し、前記第1,第2のダイオードのアノードを共通接続し、前記第1,第2のダイオードのアノードを共通接続した点と電源端子との間に接続された第1の抵抗と第7のトランジスタとの直列回路とを備え、
    前記オーバーシュート検出回路の検出出力に応じて前記第7のトランジスタを、オーバーシュート期間中には非導通にし、それ以外の期間中は導通にすることを特徴とする磁気記録装置。
  2. 第1,第2,第3,第4のトランジスタから成るHブリッジ回路により構成され、出力に接続された磁気ヘッドをスイッチング駆動するライト回路と、
    前記磁気ヘッドの両端にそれぞれ制御端子を接続した第5,第6のトランジスタで構成され前記磁気ヘッドの端子電圧を全波整流するオーバーシュート検出回路と、
    前記磁気ヘッドの一端に接続される第1のダイオードと第1の抵抗を直列接続した第1の直列回路と、
    前記磁気ヘッドの他端に接続される第2のダイオードと第2の抵抗を直列接続した第2の直列回路と、
    自らの導通により前記第1,第2のダイオードを導通させる第7のトランジスタとを備え、
    前記オーバーシュート検出回路の検出出力に応じて前記第7のトランジスタを、オーバーシュート期間中は非導通にし、それ以外の期間中は導通にすることを特徴とする磁気記録装置。
  3. Hブリッジ回路の一部を構成しエミッタを共通接続して互いに逆相の入力信号でスイッチング動作する第1,第2のトランジスタのエミッタ共通接続点に電流源を接続したことを特徴とする請求項1〜2に記載の磁気記録装置。
JP2001305027A 2001-10-01 2001-10-01 磁気記録装置 Expired - Fee Related JP3755447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001305027A JP3755447B2 (ja) 2001-10-01 2001-10-01 磁気記録装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001305027A JP3755447B2 (ja) 2001-10-01 2001-10-01 磁気記録装置

Publications (2)

Publication Number Publication Date
JP2003115101A JP2003115101A (ja) 2003-04-18
JP3755447B2 true JP3755447B2 (ja) 2006-03-15

Family

ID=19124878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001305027A Expired - Fee Related JP3755447B2 (ja) 2001-10-01 2001-10-01 磁気記録装置

Country Status (1)

Country Link
JP (1) JP3755447B2 (ja)

Also Published As

Publication number Publication date
JP2003115101A (ja) 2003-04-18

Similar Documents

Publication Publication Date Title
EP1774518B1 (en) Efficient transition from class d to linear operation in dual-mode voice coil motor controllers
JP4235561B2 (ja) 半ブリッジ駆動回路とその駆動回路を備える電力変換システム
US6804131B2 (en) PWM/linear driver for an electromagnetic load
US6297921B1 (en) Write driver circuit having programmable overshoot and undershoot
JPS6361507A (ja) 電力mosfetゲ−ト駆動回路
JP2990889B2 (ja) 磁気ヘッドドライブ回路
JP2952897B2 (ja) ゲート駆動回路
US10608631B2 (en) Bridge output circuit, motor driver device and semiconductor device
JP3755447B2 (ja) 磁気記録装置
KR100269793B1 (ko) 인덱스신호형성회로
JP3097088B2 (ja) 磁気ヘッド駆動回路
JP2519798Y2 (ja) デイジタル記録回路
US8044619B2 (en) Prevention of concurrent PWM or PSM commutations of power signals driving a voice coil motor (VCM) to reduce S/N ratio degradation of low level signal lines of a R/W head
JP7169816B2 (ja) モータドライバ装置及び半導体装置
JP2001084505A (ja) 電流ドライバ回路
JPS6285689A (ja) モ−タのドライブ回路
JP2586363B2 (ja) 磁気ディスク装置
JPH0710043B2 (ja) Pwm駆動回路
JP3753691B2 (ja) 磁気ディスク装置
JP2814303B2 (ja) 磁気ヘッド異常検出回路
JP2852172B2 (ja) 書込検出回路
JP2001144595A (ja) 半導体交流スイッチ
JP2534195Y2 (ja) ディジタル記録回路
JP2636251B2 (ja) 差動スイッチ型のドライブ回路
JPS61229206A (ja) ピ−キング形磁気記録回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050613

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees