JPH05197905A - 直列共振交流消去ヘッド駆動回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 ３．６ＭＨｚより大きいクロック周波数にて
動作可能な直列共振交流消去ヘッド回路を提供する。 【構成】 小型カートリッジ型テープ駆動器と共に用い
る直列共振交流消去ヘッド駆動回路装置は、非重複パル
ス形を生成しパワースイッチを駆動する装置１００と、
装置１００に結合され直列共振Ｈブリッジ回路を構成す
るパワースイッチ１１８，１２０，１５２，１５４と、
該パワースイッチに結合される電圧制御型直流電流源２
００とを含む。装置１００は、クロック周波数入力５０
と、イネーブル入力５２と、非重複区間をもつ複数のパ
ワースイッチ制御信号を提供する複数のパワースイッチ
駆動出力８４，８６，９０，９４とを含む。パワースイ
ッチは、該複数のパワースイッチ制御信号に応答して交
流状に消去ヘッド１３０へのパワーをスイッチするもの
であり、該非重複区間では消去ヘッドに電流が流れるの
を防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的に磁気テープ技
術に関する。より特定的には、本発明は、直列共振交流
消去ヘッド駆動回路を使用してテープを消去する小型カ
ートリッジ型テープ駆動器における磁気テープ消去シス
テムに関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】本発明
についての従来技術は、データプロセッサとともに用い
る小型カートリッジ型テープ駆動器に存在する。係るテ
ープ駆動器の例は、「ミニチャライズド・カートリッジ
・タイプ・ドライブ・フォア・データ・プロセッサズ(M
iniaturized Cartridge-Type Drive for Data Processo
rs) 」と題された、アーウィン(Irwin) らによる米国特
許第 4,647,994号に述べられている。係るテープ駆動器
は、典型的に、テープカートリッジを挿入するためのア
クセス開口部を設けた周辺包囲主フレーム(peripherall
y-enclosing main frame) と、テープ輸送及びヘッド位
置決めのための、機構的に搭載されたパンケーキ駆動モ
ータ(structurallymounted, pancake-drive motors)
と、を有する。この構成によって、テープ上の複数の隣
接する記録トラックのいずれにもアクセスできる。

【０００３】本発明は、特に、係るテープ駆動器にて輸
送されるテープ媒体の消去に関する。「ディジタル・テ
ープ・イレージャ・コンディショニング・システム(Dig
italTape Erasure Conditioning System)」と題され
た、ハウエル(Howell)らによる米国特許第 4,466,027号
においては、テープ消去調整システムが開示されてい
る。ハウエル特許は、消去ヘッドを横切る媒体の動きに
対して急速に交番する消去フィールドを与える交流消去
を利用する。ハウエル特許の消去回路は、２つの消去駆
動トランジスタに３．５８ＭＨｚの方形波を与えた。ス
トレイキャパシタンス及び共振キャパシタと並列に置か
れた消去ヘッドのインダクタンスによって、共振回路
は、自己制限状態(self-limiting condition) が発生す
るまで消去ヘッドを駆動することができ、それによっ
て、先に磁化されていたテープを交流消去する。

【０００４】従来技術の消去ヘッド回路には、本発明に
よって克服されるいくつかの制限が存在する。例えば、
ハウエル特許は、約３．５８ＭＨｚを越える周波数に関
して実現するには困難である。さらに、ハウエルの取っ
たアプローチは、高電圧パワーサプライ又は変圧器の使
用を必要とする可能性がある。ハウエルによる構想は、
中間タップ巻き付け(center tapped winding) を使用す
る必要がある。この中間タップの構想は、３線全てが直
流電流を流すので、直列共振又は交流結合(ACcoupling)
の使用を不可能とする。ハウエルの用いるような中間
タップの構想においては、使用可能な唯一の共振は、コ
イルと並列になった共振キャパシタを使用する回路にお
ける並列共振である。消去ヘッドがインダクタンス要素
を含むので、並列共振の使用は、消去ヘッド及びキャパ
シタを持つネットワークのインピーダンスを高くして低
くはしないことにより、消去ヘッドのインダクタコイル
への電流供給をより困難にする。

【０００５】対照的に、本発明の直列共振の構想は、消
去ヘッドインダクタンスを直列キャパシタンスと共に削
除する。それはまた、交流消去電流の、簡単かつ正確な
電圧制御を特徴とする。本発明は、約７ＭＨｚという非
常に高い周波数にて、かなりのパワー量を消去ヘッドに
与えることのできる回路を提供する。本発明は、容易に
生成される制御電圧を使用することによって、交流消去
電流の正確な制御を可能にする。そのような制御電圧
は、ポテンショメータ、または、周知の方法を使用する
マイクロプロセッサ基礎システムから生成できる。

【０００６】現在、カートリッジテープのフィールドに
おいては、以前使用された４４０００Ａ／ｍテープに代
わる７２０００Ａ／ｍテープを消去する必要がある。７
２０００Ａ／ｍテープは、相対ｄｂスケールで−３０ｄ
ｂまで下げる消去を達成するために、約４０％多くの電
流を必要とすることが発見された。高周波数において、
本発明の消去ヘッド駆動回路は、従来技術の中間タップ
駆動回路よりずっと簡単な方法で、必要な電流及び電圧
を消去ヘッドに提供する。

【０００７】本発明の目的は、３．６ＭＨｚより大きい
クロック周波数にて動作可能な直列共振交流消去ヘッド
回路を提供することである。

【０００８】本発明の目的は、Ｈブリッジと協同して非
重複スイッチ駆動器を使用することによってシステム全
体の効率が引き上げられる消去装置を提供することであ
る。この技術は、Ｈブリッジにおいて「クローバー (cr
owbar)」電流と呼ばれるパワーの浪費を最小限に抑え
る。このいわゆるクローバー電流は、この特定の回路に
とって有害である。Ｈブリッジの１つの側のＰトランジ
スタ及びＮトランジスタが共に導通している時、電流は
完全にヘッドを迂回し、供給電圧全体はこれらのトラン
ジスタに支持される。この状態は、不必要なトランジス
タパワー損失を引き起こし、また、電流レギュレータを
通る直流電流と交流負荷電流との間の線形関係を不明瞭
にする。

【０００９】本発明の更なる目的は、消去ヘッド自身の
磁気材料の永久磁化を先天的に回避する交流消去ヘッド
駆動回路を提供することである。

【００１０】

【課題を解決するための手段及び作用】小型カートリッ
ジ型テープ駆動器と共に用いる本発明の直列共振交流消
去ヘッド駆動回路装置は、非重複パルス形を生成しパワ
ースイッチを駆動する装置と、パワースイッチ自身と、
及び、電圧制御型直流電流源と、を含む。該パルス形生
成及びパワースイッチ駆動装置は、外部供給されるクロ
ック周波数信号に結合されたクロック周波数入力と、外
部供給されるイネーブル信号に結合されたイネーブル入
力と、を含み、さらに、複数のパワースイッチ駆動出力
を含む。該パワースイッチ駆動出力は、非重複区間をも
つ複数のパワースイッチ制御信号を提供する。パワース
イッチは、該パルス形生成及びパワースイッチ駆動装置
に結合され、該複数のパワースイッチ制御信号に応答し
て交流状に消去ヘッドへのパワーをスイッチするもので
あり、第１の時間区間に対し第１の方向に、第２の時間
区間に対し第２の反対の方向に、電流が消去ヘッドを流
れるのを可能し、また、該非重複区間の間消去ヘッドに
電流が流れるのを防止する。該パワースイッチ装置は、
直列共振Ｈブリッジ回路を具備する。電圧制御型直流電
流源を提供する装置は、該パワースイッチ装置に結合さ
れる。

【００１１】本発明の一態様によれば、該パルス形生成
及びパワースイッチ駆動装置は、該クロック周波数入力
に接続されるクロック周波数を提供する装置と、該外部
イネーブル信号に結合された入力を有し、かつ、該クロ
ック周波数装置のイネーブル入力に結合されたイネーブ
ル出力を有する、イネーブル信号を提供する装置と、該
イネーブル出力に第１の入力が結合され該クロック周波
数出力に第２の入力が結合された少なくとも１つのＲＳ
フリップフロップ装置であって、該少なくとも１つのＲ
Ｓフリップフロップ装置は、非重複区間を含む該パワー
スイッチ制御信号を提供するように動作すべく構成及び
配置されているものと、を含んでいる。

【００１２】本発明のまた更なる態様によれば、該パワ
ースイッチ装置は、第１のＭＯＳＦＥＴデバイスの相補
対と第２のＭＯＳＦＥＴデバイスの相補対とを含み、各
相補対は、ＮチャネルＭＯＳＦＥＴデバイスとＰチャネ
ルＭＯＳＦＥＴデバイスとを含んでいる。

【００１３】本発明のまた更なる態様によれば、少なく
とも１つの共振キャパシタが、該第１及び第２のＭＯＳ
ＦＥＴデバイスの相補対及び該消去ヘッドと直列に接続
される。

【００１４】本発明のまた別なる態様によれば、該電圧
制御型直流電流源装置は、第１の入力が制御電圧信号に
接続された増幅装置であって、該増幅手段は出力及び第
２の入力を含むものと、ソース、ドレイン及びゲートを
有し電流を供給するトランジスタ装置であって、該ゲー
トは該増幅装置出力に接続され、該ドレインは該パワー
スイッチ装置に接続され、かつ、該増幅手段は、該制御
電圧信号に応答して該トランジスタ手段を操作し、該パ
ワースイッチ装置に供給される電流を制御するものと、
を具備する。

【００１５】本発明のまた別なる態様によれば、該電圧
制御型直流電流源の該増幅手段及び該トランジスタ手段
はＣＭＯＳデバイスを具備する。

【００１６】本発明の他の目的、特徴及び利点は、実施
例、特許請求の範囲及び図面を通して明らかとなるであ
ろう。図面において、等しい数字は等しい要素を指して
いる。

【００１７】添付の図面と共に以下の説明を参照するこ
とにより、本発明はより明確に理解されるであろう。

【００１８】

【実施例】最初に図１について説明する。図１は、本発
明によって提供される直列共振交流消去ヘッド駆動回路
の一実施例のブロック図を示す。本発明は、図１及び図
２に示されるような実施例によって説明される。この開
示の恩恵を受ける当業者は、本実施例が、本発明の原理
の例示であって限定ではない、ということを理解するで
あろう。この直列共振交流消去ヘッド駆動回路装置は、
非重複(non-overlapping) パルス形成器及びスイッチ駆
動器１００と、第１，第２，第３及び第４のパワースイ
ッチ１１８，１２０，１５２，１５４と、電圧制御型直
流電流源２００と、を含むものである。消去ヘッド１３
０は、その内部インピーダンス及びコイルによって表さ
れている。

【００１９】次に図２について説明する。図２は、本発
明の原理に従って構成された直列共振交流消去ヘッド駆
動回路のより詳細な回路図を示す。非重複パルス形成器
及びスイッチ駆動器１００は、第１及び第２のフリップ
フロップ手段５８，６０と、第１及び第２のＲＳフリッ
プフロップ手段２１，２２と、第１及び第２の電圧変換
手段１０８，１６２と、を具備する。さらに、直列共振
交流消去ヘッド駆動回路には、第１及び第２の直列共振
キャパシタ１３６，１４０と、消去コイル１３０と、電
圧制御型直流電流源２００と、が含まれている。本発明
の一実施例においては、電圧制御型直流電流源２００
は、さらに、増幅手段２０１と、電界効果トランジスタ
手段１７４と、第１から第４の抵抗手段１８３，１８
０，１９２，１９８と、第１から第３のキャパシタンス
手段１８８，１９４，１９５と、を具備している。

【００２０】次に、非重複パルス形成器及びスイッチ駆
動器１００について特に説明する。ＥＲＤＡと命名され
た第１の入力ライン５０は、第１及び第２のフリップフ
ロップ５８，６０のクロック入力に接続されている。第
１及び第２のフリップフロップ５８，６０としては、Ｄ
タイプフリップフロップ又は等価のデバイスが有利であ
る。第１及び第２のフリップフロップ５８，６０は、各
々、ここではＱ及び否Ｑと命名された、第１及び第２の
出力を有する。ＥＲＤＡと命名された第１の入力５０と
しては、１４ＭＨｚのクロック入力が有利であるが、本
発明は、このスピードのクロック入力を使用することに
限定されない。ＥＮＡＢＬＥと命名された第２の入力５
２は、第２のフリップフロップ６０の第１の入力に接続
される。

【００２１】第１のＲＳフリップフロップ手段２１は、
第１及び第２のＮＯＲゲート７６，７４と、第１及び第
２のＡＮＤゲート８０，８２と、をさらに具備する。第
２のＲＳフリップフロップ手段回路２２は、第３及び第
４のＡＮＤゲート９８，１０７と、第３及び第４のＮＯ
Ｒゲート８８，８９と、をさらに具備する。それらのゲ
ートの各々は、少なくとも２つの入力と、少なくとも１
つの出力と、を有している。第１のフリップフロップ５
８のＱ出力は、ライン６２によって、第１のＮＯＲゲー
ト７６及び第３のＡＮＤゲート９８の第１の入力に結合
される。第１のフリップフロップ５８の否Ｑ出力は、ラ
イン６４によって第２のＮＯＲゲート７４の第１の入力
に、またライン７０を介して第４のＡＮＤゲート１０７
の第１の入力に接続され、そしてライン５６を介して第
１のフリップフロップ５８のＤ入力にフィードバックさ
れる。第２のフリップフロップ６０のＱ出力は、ライン
１０６によって、第３及び第４のＮＯＲゲート８８，８
９の第１の入力に接続される。ライン６８は、その否Ｑ
出力をライン６６に結合し、ＥＮＡＢＬＥ信号を、ライ
ン６６を介して第１のフリップフロップ５８に、また第
１及び第２のＡＮＤゲート８０，８２の第１及び第２の
入力に供給する。

【００２２】さらに、第１のＲＳフリップフロップ回路
２１について説明する。第１のＮＯＲゲート７６は、ラ
イン８１上の信号をＡＮＤゲート８０の第２の入力に供
給する。第１のＡＮＤゲート８０は、ライン７５を介し
て第２のＮＯＲゲート７４の第２の入力にフィードバッ
クされる信号８４を出力する。第２のＮＯＲゲート７４
は、ＡＮＤゲート８２の第２の入力に信号７８を出力す
る。同様に、第２のＡＮＤゲート８２は、ライン４１を
介して第１のＮＯＲゲート７６の第２の入力にフィード
バックされる信号８６を提供する。第３のＮＯＲゲート
８８は、ライン４３を介して第４のＡＮＤゲート１０７
の第２の入力に与えられる信号９０を出力する。第４の
ＡＮＤゲート１０７は、第４のＮＯＲゲート８９の第２
の入力に結合されるライン１０４に信号を出力する。ま
た第４のＮＯＲゲート８９の出力９４は、ライン４２を
介して第３のＡＮＤゲート９８の第２の入力にフィード
バックされる。第１のＡＮＤゲート８０の出力８４は、
第１のレベル変換器１０８の第１の入力に結合される。
第３のＮＯＲゲート８８の出力９０は、第１のレベル変
換器１０８の第２の入力に結合される。第２のＡＮＤゲ
ートの出力８６は、第２のレベル変換器１６２の第１の
入力に結合され、そして第４のＮＯＲゲートの出力９４
は、第２のレベル変換器１６２の第２の入力に結合され
る。第１のレベル変換器１０８は、第１及び第２の増幅
手段１１２，１１４をさらに具備する。同様に、第２の
レベル変換器１６２は、第１及び第２の増幅手段１６
４，１６６を有する。レベル変換器１０８，１６２の各
々における第１及び第２の増幅手段は、ＲＳフリップフ
ロップ手段の出力８４，９０，８６，９４に結合され
る。

【００２３】第１のレベル変換器１０８の第１及び第２
の出力１２４，１２２は、それぞれパワースイッチ１１
８，１２０のゲートに結合される。同様に、第２のレベ
ル変換手段１６２の第１及び第２の出力１５６，１５８
は、それぞれ第３及び第４のパワースイッチ１５２，１
５４のゲートに結合される。パワースイッチ１１８，１
２０，１５２，１５４は、第１及び第２の直列共振キャ
パシタ１３６，１４０並びに消去ヘッド１３０内のコイ
ルとともに構成及び配列されて、「Ｈ」ブリッジ型回路
を形成する。

【００２４】本発明のこの実施例における各パワースイ
ッチは、超大規模集積回路に埋め込まれたＭＯＳＦＥＴ
から成るものであると有利である。各パワースイッチ
は、本実施例においては、ゲート、ソース及びドレイン
を持っている。第１及び第２のパワースイッチのドレイ
ンは、第１の直列共振キャパシタ１３６を介して消去コ
イル１３０へライン１３４によって接続される。ライン
１３８は、第２の直列共振キャパシタ１４０の第１の端
子に接続される。第２の直列共振キャパシタ１４０の第
２の端子は、第３及び第４のパワースイッチ１５２，１
５４のドレインに接続される。第３及び第４のパワース
イッチ１５２，１５４のゲートは、第２のレベル変換器
１６２の出力１５６，１５８に結合される。バイパスキ
ャパシタ１６８が、その第１の端子において、第１のパ
ワースイッチ１１８のソースのところのライン１３２
に、効果的に接続されている。キャパシタ１６８の第２
の端子は、第２のパワースイッチ１２０のソースのとこ
ろのライン１４５に接続される。第１、第２及び第３の
フィルタリングキャパシタ１１０，１２８，１６０は、
外部ソースから各レベル変換器にパワーを供給するパワ
ーラインに結合可能である。本発明の一実施例において
は、第１のパワースイッチ１１８及び第３のパワースイ
ッチ１５２のソースへのライン１２６上に、１２ボルト
のサプライを設ける。

【００２５】次に、電圧制御型直流電流源２００につい
て特に説明する。増幅手段２０１は、ライン２０２の非
反転入力と、ライン２０６の反転入力とを持つ。該増幅
器の出力であるライン１７２は、キャパシタ１８８及び
ライン２０６を介して、該反転入力にフィードバックさ
れる。またその出力１７２は、トランジスタ手段１７４
に結合される。トランジスタ手段１７４は、ゲート、ド
レイン及びソースを有し該ゲートがライン１７２に接続
されているＭＯＳＦＥＴから成ることが有利である。ト
ランジスタ手段１７４のドレインは、また、ライン１４
４によってライン１４５に結合され、ついでライン１４
５は、第２及び第４のパワースイッチ１２０，１５４の
ソースに結合される。トランジスタ手段１７４のソース
は、第１の抵抗手段１８３を介してライン２０６に、ま
た並列に接続された第２の抵抗手段１８０を介して共通
点２５０に結合される。共通点２５０は、第３の抵抗手
段１９２とキャパシタ１９４とをもつフィルタの第１の
側に接続される。キャパシタ１９４は、ノード２５１に
て、第４の抵抗手段１９８の第１の端子に接続される。
第４の抵抗手段１９８の第２の端子は、図示されてはい
ない外部電圧源からの制御電圧に接続される。本発明の
一実施例においては、該制御電圧源は、マイクロプロセ
ッサにより周知の方法で制御されるディジタル・アナロ
グ変換器で可能である。精密な電流制限が必要であり、
その理由は、高パワーすなわち約１ワットより大きなパ
ワーにおいて、消去ヘッドの温度がすこぶる上昇し、消
去ヘッドの内部実インピーダンスを実質的に降下せしめ
るためである。電流制限器が存在しないならば、消去電
流は、熱的に暴走するであろう。

【００２６】本発明の一実施例においては、消去駆動器
装置全体をＣＭＯＳ部品で構成した。Ｈブリッジ回路の
心臓部を形成するパワースイッチ１１８，１２０，１５
２，１５４には、高速度ＣＭＯＳＦＥＴが４個使われ
た。構成された回路例においては、Ｈブリッジは、約６
オームの直流出力抵抗を示した。パワースイッチ手段
は、好適に、第１のＭＯＳＦＥＴデバイスの相補対(com
plementary pair)と、第２のＭＯＳＦＥＴデバイスの相
補対と、を含むもので、各相補対は、ＮチャネルＭＯＳ
ＦＥＴデバイスとＰチャネルＭＯＳＦＥＴデバイスとを
含むものであった。該パワースイッチは、ＴＯ−８９パ
ッケージに埋め込まれ、その各々は、表面実装されたと
き約０．４４ワットを放散した。消去コイルヘッドは、
約２．２アンペアターンの電流に耐えることができる４
ターンのコイルを持ち、それは、７２０００Ａ／ｍのテ
ープ媒体を相対ｄｂスケールで−３０ｄｂまで消去する
のに十分なものであった。

【００２７】本発明の実施例を構成する要素を詳細に説
明したが、本発明の動作を説明することは、本発明を理
解するのに最も有効であろう。まず、図３について説明
する。図３（ａ）〜（ｄ）には、非重複パルス形成器及
びスイッチ駆動器１００によって生成される波形が示さ
れている。図３（ａ）〜（ｄ）に示される信号は、本発
明の一実施例における６．９７５ＭＨｚのクロック周波
数に対応する。動作中、第１のフリップフロップ手段
は、本発明の一実施例においては１４ＭＨｚ方形波であ
る入力のＥＲＤＡ信号を、２つのオペレーションによっ
て分割する。ＲＳフリップフロップとして構成されたゲ
ート２１，２２は、パワースイッチ１１８，１２０，１
５２，１５４を駆動する非重複波形を提供すべく動作す
る。第１のパワースイッチ１１８は、第４のパワースイ
ッチ１５４とともに動作し、消去コイル１３０を第１の
方向、この場合左から右、に流れる電流を提供する。第
２及び第３のパワースイッチ１２０，１５２は、いっし
ょに動作し、消去コイル１３０を第２すなわち反対の方
向に流れる電流を提供する。これらのパワースイッチ
は、非重複パルス形成器及びスイッチ駆動器１００の出
力によつて制御され、第１及び第４のパワースイッチ
は、第２及び第３のパワースイッチ１２０，１５２と同
時には決してターンオンせしめられない。

【００２８】図３（ａ），（ｂ）は、それぞれ、第１及
び第４のパワースイッチのゲートにおける制御波形を説
明するものである。第１及び第４のパワースイッチは、
Ａと表示された区間にてターンオンせしめられることに
注意すべきである。同様に、第２及び第３のパワースイ
ッチ１２０，１５２は、Ｂと表示された区間にてターン
オンせしめられる。図３（ｃ）は、第２のパワースイッ
チのゲートにおける制御波形を表し、図３（ｄ）は、第
３のパワースイッチ１５２のゲートにおける制御波形を
表す。他の全ての時間においては、各パワースイッチ
は、ターンオフせしめられている。これは、図３（ａ）
〜（ｄ）の波形において全パワースイッチがターンオフ
している区間Ｃとして示される第３の区間を作成する。
このように、第１及び第４のパワースイッチが、第２及
び第３のパワースイッチと同時にターンオンせしめられ
る重複領域は、存在しない。

【００２９】この開示の恩恵を受ける当業者は、該非重
複波形を生成するために２個のＲＳフリップフロップ２
１，２２を使用することが、本発明をここで例示するた
めに使用された一実施例にすぎず、本発明を限定するも
のではないことを理解するであろう。等価の方法にて機
能すべく、他の回路を構成してもよい。例えば、１つの
ＲＳフリップフロップをインバータに結合しても、両方
の非重複波形を適当に供給するであろう。

【００３０】次に、図４について説明する。図４は、電
圧制御型直流電流源２００の代替実施例の詳細を示す。
図２に示す回路との唯一の違いは、電界効果トランジス
タ手段１７４と増幅手段２０１との間に接続された半導
体安全スイッチ２７５を追加したことである。該半導体
安全スイッチの目的は、増幅器２０１と電界効果トラン
ジスタ手段１７４との間に開回路(open circuit)を設
け、不適当な時間にトランジスタ手段１７４に電流が流
れるのを防ぐためである。トランジスタ１７４に電流が
流れないならば、本発明の消去回路は、消去コイルを流
れる電流を与えないであろう。制御信号ＣＳは、例え
ば、マイクロプロセッサによって印加可能なものであっ
て、スイッチ２７５の開閉のために働く。スイッチ２７
５は、好適には例えばＭＯＳＦＥＴでよい。これは、付
加的特徴であり、本発明のいくつかの実施例において
は、流れているテープのデータを誤って消去するのを防
ぐために使用できるであろう。

【００３１】特許法に従うために、及び、本発明の新規
な原理を適用し係る必要な特定の部品を組立及び使用す
るのに必要な情報を当業者に提供するために、本発明を
かなり詳細に説明した。しかしながら、本発明が種々の
装置及びデバイスによって実行可能であること、及び、
装置の詳細と動作手順との双方について様々な変更が本
発明の範囲から逸脱することなく達成可能であること、
は理解されるべきである。

【００３２】

【発明の効果】以上説明したように、本発明によれば、
上記の構成と作用によって、３．６ＭＨｚより大きいク
ロック周波数にて動作可能な直列共振交流消去ヘッド回
路が提供される。また、Ｈブリッジと協同して非重複ス
イッチ駆動器を使用することによってシステム全体の効
率が引き上げられる消去装置が提供される。更に、消去
ヘッド自身の磁気材料の永久磁化を先天的に回避する交
流消去ヘッド駆動回路が提供される。

【図面の簡単な説明】

【図１】本発明の一態様により提供される直列共振交流
消去ヘッド駆動回路のブロック図である。

【図２】本発明の一態様により提供される直列共振交流
消去ヘッド駆動回路のより詳細な回路図である。

【図３】本発明により提供される非重複パルス形成器及
びスイッチ駆動器の出力を示す波形図である。

【図４】本発明の一態様において使用される電圧制御型
直流電流源の代替実施例を示す図である。

【符号の説明】

２１，２２…ＲＳフリップフロップ手段 ５０…第１の入力ライン ５２…第２の入力ライン ５８，６０…フリップフロップ手段 ７６，７４，８８，８９…ＮＯＲゲート ８０，８２，９８，１０７…ＡＮＤゲート １００…パルス形成器及びスイッチ駆動器 １０８，１６２…電圧変換手段 １１０，１２８，１６０…フィルタリングキャパシタ １１２，１１４，１６４，１６６…増幅手段 １１８，１２０，１５２，１５４…パワースイッチ １３０…消去ヘッド １３６，１４０…直列共振キャパシタ １６８…バイパスキャパシタ １７４…電界効果トランジスタ手段 １８３，１８０，１９２，１９８…抵抗手段 ２００…電圧制御型直流電流源 ２０１…増幅手段 １８８，１９４，１９５…キャパシタンス手段 ２７５…半導体安全スイッチ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 消去ヘッドを有する小型カートリッジ型
   テープ駆動器と共に用いる直列共振交流消去ヘッド駆動
   回路装置であって、該装置は、 ａ．非重複パルス形を生成しかつパワースイッチを駆動
   する手段（１００）であって、スイッチ駆動手段が、外
   部供給されるクロック周波数信号に結合されたクロック
   周波数入力（５０）と、外部供給されるイネーブル信号
   に結合されたイネーブル入力（５２）と、複数のパワー
   スイッチ駆動出力（８４，８６，９０，９４）と、を含
   み、非重複区間をもつ複数のパワースイッチ制御信号を
   提供するもの、及び、 ｂ．該パルス形生成及びパワースイッチ駆動手段に結合
   され、第１の時間区間に対し第１の方向に、第２の時間
   区間に対し第２の反対の方向に、電流が消去ヘッドを流
   れるのを可能とすべく、該複数のパワースイッチ制御信
   号に応答して交流状に消去ヘッドへのパワーをスイッチ
   する手段（１１８，１２０，１５２，１５４）であっ
   て、該非重複区間の間消去ヘッドに電流が流れるのを防
   止すべく該パワースイッチ制御信号が動作し、かつ、該
   パワースイッチ手段が直列共振Ｈブリッジ回路を具備す
   るもの、 を具備する直列共振交流消去ヘッド駆動回路装置。
2. 【請求項２】 該パワースイッチ手段に結合された、電
   圧制御型直流電流源を提供する手段（２００）を更に具
   備する、請求項１記載の装置。
3. 【請求項３】 該パルス形生成及びパワースイッチ駆動
   手段（１００）は、更に、 ａ．該クロック周波数入力に接続されるクロック周波数
   を提供する手段、 ｂ．該外部イネーブル信号に結合された入力を有し、か
   つ、該クロック周波数手段のイネーブル入力に結合され
   たイネーブル出力を有する、イネーブル信号を提供する
   手段、 ｃ．該イネーブル出力に第１の入力が結合され該クロッ
   ク周波数出力に第２の入力が結合された少なくとも１つ
   のＲＳフリップフロップ手段（５８，６０）であって、
   該少なくとも１つのＲＳフリップフロップ手段は、非重
   複区間を含む該パワースイッチ制御信号を提供するよう
   に動作すべく構成及び配置されているもの、 を具備する、請求項２記載の装置。
4. 【請求項４】 該パワースイッチ手段は、第１のＭＯＳ
   ＦＥＴデバイスの相補対（１１８，１２０）と、第２の
   ＭＯＳＦＥＴデバイスの相補対（１５２，１５４）と、
   を具備し、各相補対は、ＮチャネルＭＯＳＦＥＴデバイ
   スとＰチャネルＭＯＳＦＥＴデバイスとを含む、請求項
   ３記載の装置。
5. 【請求項５】 少なくとも１つの共振キャパシタ（１３
   ６，１４０）が、該第１及び第２のＭＯＳＦＥＴデバイ
   スの相補対及び該消去ヘッドと直列に接続されている、
   請求項４記載の装置。
6. 【請求項６】 該電圧制御型直流電流源手段（２００）
   は、 ａ．第１の入力が制御電圧信号に接続された増幅手段
   （２０１）であって、該増幅手段は出力及び第２の入力
   を含むもの、 ｂ．ソース、ドレイン及びゲートを有し電流のシンクと
   なるトランジスタ手段（１７４）であって、該ゲートは
   該増幅手段出力に接続され、該ドレインは該パワースイ
   ッチ手段に接続され、かつ、該増幅手段は、該制御電圧
   信号に応答して該トランジスタ手段を操作し、該パワー
   スイッチ手段に供給される電流を制御するもの、 を具備する、請求項４記載の装置。
7. 【請求項７】 該電圧制御型直流電流源の該増幅手段及
   び該トランジスタ手段はＣＭＯＳデバイスを具備する、
   請求項６記載の装置。
8. 【請求項８】 該クロック周波数は３．６ＭＨｚより大
   きい、請求項１記載の装置。