JPH0554245B2 - - Google Patents
Info
- Publication number
- JPH0554245B2 JPH0554245B2 JP59261364A JP26136484A JPH0554245B2 JP H0554245 B2 JPH0554245 B2 JP H0554245B2 JP 59261364 A JP59261364 A JP 59261364A JP 26136484 A JP26136484 A JP 26136484A JP H0554245 B2 JPH0554245 B2 JP H0554245B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- type electronic
- electronic component
- external connection
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 21
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 5
- 238000007733 ion plating Methods 0.000 claims description 4
- 238000001771 vacuum deposition Methods 0.000 claims description 2
- 239000003985 ceramic capacitor Substances 0.000 description 8
- 239000002245 particle Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910000428 cobalt oxide Inorganic materials 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- -1 nickel nitride Chemical class 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はチツプ型電子部品の外部接続用電極
を形成する方法に関するものである。
を形成する方法に関するものである。
（従来の技術）
チツプ型電子部品として、代表的なものにコン
デンサ、抵抗、インダクタンスなどがある。
デンサ、抵抗、インダクタンスなどがある。
第６図はチツプ型コンデンサ、特にチツプ型積
層セラミツクコンデンサの典型的な構造を示す側
面図である。
層セラミツクコンデンサの典型的な構造を示す側
面図である。
この図において、複数の誘電体セラミツク層２
の間に内部電極３が介挿された状態で積層体１が
構成され、この積層体１の内部電極３に接続され
る外部接続用電極４が積層体１の側面に形成され
ている。
の間に内部電極３が介挿された状態で積層体１が
構成され、この積層体１の内部電極３に接続され
る外部接続用電極４が積層体１の側面に形成され
ている。
第７図はチツプ型抵抗の典型的な構造を示す側
面図である。
面図である。
この図において、アルミナなどの基板５の上に
電極６，６が形成され、この電極６，６間にたと
えばRuO2からなる抵抗ペーストを焼き付けて抵
抗体７を形成し、電極６，６にそれぞれ電気接続
する外部接続用電極８が側面に形成されている。
電極６，６が形成され、この電極６，６間にたと
えばRuO2からなる抵抗ペーストを焼き付けて抵
抗体７を形成し、電極６，６にそれぞれ電気接続
する外部接続用電極８が側面に形成されている。
第８図はチツプ型インダクタの典型的な構造を
示す概略側面図である。
示す概略側面図である。
この図において、詳細に図示していないが、導
体パターンを形成したフエライト生シートを複数
枚積み重ね、フエライト生シートに形成したスル
ーホールを介して導体パターンがたとえば上から
下へ連結され、結果的にはコイル９を内部に包含
した状態で形成され、加圧一体化されて焼成さ
れ、得られたチツプ１０の側面にコイル９の端部
と電気接続するように外部接続用電極１１が形成
されている。
体パターンを形成したフエライト生シートを複数
枚積み重ね、フエライト生シートに形成したスル
ーホールを介して導体パターンがたとえば上から
下へ連結され、結果的にはコイル９を内部に包含
した状態で形成され、加圧一体化されて焼成さ
れ、得られたチツプ１０の側面にコイル９の端部
と電気接続するように外部接続用電極１１が形成
されている。
上記した各種のチツプ型電子部品の外部接続用
電極は、通常ガラスフリツト、ワニスを含む銀ペ
ーストを塗布、印刷などの手段で付与し、これを
空気中で焼き付けることによつて形成されてい
る。
電極は、通常ガラスフリツト、ワニスを含む銀ペ
ーストを塗布、印刷などの手段で付与し、これを
空気中で焼き付けることによつて形成されてい
る。
（発明が解決しようとする問題点）
ところが、外部接続用電極は上記したように、
銀ペーストの焼き付けにより形成したものである
ため厚膜状に形成されている。特に、第６図〜第
８図に示した各種のチツプ型電子部品において、
両平面の端部に盛り上がり部分Ａが形成されるこ
とになる。たとえば、第６図に示したチツプ型コ
ンデンサについて説明すれば、チツプ本体の厚み
が500μｍに対して、外部接続用電極の盛り上が
り部分Ａの厚みは50μｍ程度に形成され、上下の
電極の盛り上がり部分Ａを合算すると100μｍと
なり、チツプ本体の厚みの20％にも達する。
銀ペーストの焼き付けにより形成したものである
ため厚膜状に形成されている。特に、第６図〜第
８図に示した各種のチツプ型電子部品において、
両平面の端部に盛り上がり部分Ａが形成されるこ
とになる。たとえば、第６図に示したチツプ型コ
ンデンサについて説明すれば、チツプ本体の厚み
が500μｍに対して、外部接続用電極の盛り上が
り部分Ａの厚みは50μｍ程度に形成され、上下の
電極の盛り上がり部分Ａを合算すると100μｍと
なり、チツプ本体の厚みの20％にも達する。
このような外部接続用電極の形成構造に起因し
て次のような点が問題とされている。
て次のような点が問題とされている。
まず、チツプ型電子部品をプリント基板上に装
着するとき、真空チヤツクでチツプ型電子部品を
吸い上げるが、外部接続用電極が盛り上がり部分
を持つて形成されているため、上面が平坦状態で
はなく、チツプ型電子部品との間に隙間ができる
ことになり、真空チヤツクで吸い上げられないこ
とになる。
着するとき、真空チヤツクでチツプ型電子部品を
吸い上げるが、外部接続用電極が盛り上がり部分
を持つて形成されているため、上面が平坦状態で
はなく、チツプ型電子部品との間に隙間ができる
ことになり、真空チヤツクで吸い上げられないこ
とになる。
また、上記したように外部接続用電極の盛り上
がり部分があると、チツプ型電子部品の薄膜化に
逆行し、厚みが制約されている電子機器への組み
込みができなくなるという問題を含んでいる。
がり部分があると、チツプ型電子部品の薄膜化に
逆行し、厚みが制約されている電子機器への組み
込みができなくなるという問題を含んでいる。
さらに、チツプ型コンデンサの場合、外部接続
用電極の盛り上がり部分だけ、誘電体層の積層数
を減らして、チツプ型電子部品の薄膜化を阻害し
ないようにすることも考えられる。しかし逆に容
量が小さくなるという問題を含むことになる。
用電極の盛り上がり部分だけ、誘電体層の積層数
を減らして、チツプ型電子部品の薄膜化を阻害し
ないようにすることも考えられる。しかし逆に容
量が小さくなるという問題を含むことになる。
そこで、接続用外部電極の厚みを薄くし、盛り
上がり部分をなくするため、真空蒸着法、スパツ
タリング法、イオンプレーテイング法などの薄膜
形成技術によりこの外部接続用電極を形成するこ
とが提案されている。
上がり部分をなくするため、真空蒸着法、スパツ
タリング法、イオンプレーテイング法などの薄膜
形成技術によりこの外部接続用電極を形成するこ
とが提案されている。
特開昭58−64017号はこの発明の最も好適な従
来技術を開示したものである。
来技術を開示したものである。
第９図はチツプ型積層セラミツクコンデンサの
端面にスパツタリング法にて外部接続用電極を形
成する状態を示した側断面図である。
端面にスパツタリング法にて外部接続用電極を形
成する状態を示した側断面図である。
この図において、マスキング装置１２のポケツ
ト１３に積層ユニツト１４を装着し、この状態で
スパツタリング装置に設置し、ターゲツト１５を
スパツタリングして、積層ユニツト１４の側面に
スパツタ粒子を付着して外部接続用電極１６を形
成している。なお、１７，１８はそれぞれ内部電
極である。
ト１３に積層ユニツト１４を装着し、この状態で
スパツタリング装置に設置し、ターゲツト１５を
スパツタリングして、積層ユニツト１４の側面に
スパツタ粒子を付着して外部接続用電極１６を形
成している。なお、１７，１８はそれぞれ内部電
極である。
しかしながら、このような方法で形成された外
部接続用電極１６は次のような問題を有してい
る。
部接続用電極１６は次のような問題を有してい
る。
つまり、積層ユニツト１４の側面にしか外部接
続用電極１６が形成されていないため、積層ユニ
ツト１４に対する十分な接合強度が得られないと
いうことである。このため、外部接続用電極１６
を形成する前に、スパツタエツチング処理を施
し、側面表面を荒らすことが明示されているが、
このような処理をもつてしても十分な接合強度を
得るには至つていない。
続用電極１６が形成されていないため、積層ユニ
ツト１４に対する十分な接合強度が得られないと
いうことである。このため、外部接続用電極１６
を形成する前に、スパツタエツチング処理を施
し、側面表面を荒らすことが明示されているが、
このような処理をもつてしても十分な接合強度を
得るには至つていない。
したがつて、外部接続用電極を構造的な点から
改善する必要がある。つまり、第６図〜第８図に
示したように、外部接続用電極を側面にだけ形成
するのではなく、側面および側面から上下面の端
部にまで延びた形状、つまり断面コ字状をなす外
部接続用電極とする必要がある。
改善する必要がある。つまり、第６図〜第８図に
示したように、外部接続用電極を側面にだけ形成
するのではなく、側面および側面から上下面の端
部にまで延びた形状、つまり断面コ字状をなす外
部接続用電極とする必要がある。
しかし、第９図に図示したマスキング装置で
は、チツプ型電子部品の本体の上下面にまで達つ
する外部接続用電極を形成することは不可能であ
る。しかも、従来の方法では、ポケツト１３と積
層ユニツト１４との間に隙間が存在することは不
適当であり、ポケツト１３ならびに積層ユニツト
１４の寸法精度を上げなければならない。また装
填作業や取り出し作業の点から見てもかなり面倒
なものであることは明らかである。
は、チツプ型電子部品の本体の上下面にまで達つ
する外部接続用電極を形成することは不可能であ
る。しかも、従来の方法では、ポケツト１３と積
層ユニツト１４との間に隙間が存在することは不
適当であり、ポケツト１３ならびに積層ユニツト
１４の寸法精度を上げなければならない。また装
填作業や取り出し作業の点から見てもかなり面倒
なものであることは明らかである。
（発明の目的）
したがつて、この発明は、チツプ型積層セラミ
ツクコンデンサ、積層チツプ型抵抗、チツプ型イ
ダクタなどのようなチツプ型電子部品の外部接続
用電極を真空蒸着法、スパツタリング法、イオン
プレーテイング法などの薄膜形成技術により形成
するに際して、チツプ型電子部品の端部に断面コ
字状をなす形状の外部接続用電極を形成する方法
を提供することを目的とする。
ツクコンデンサ、積層チツプ型抵抗、チツプ型イ
ダクタなどのようなチツプ型電子部品の外部接続
用電極を真空蒸着法、スパツタリング法、イオン
プレーテイング法などの薄膜形成技術により形成
するに際して、チツプ型電子部品の端部に断面コ
字状をなす形状の外部接続用電極を形成する方法
を提供することを目的とする。
また、この発明は、チツプ型電子部品の端部に
外部接続用電極を形成するに際して、作業性のよ
い方法を提供することを目的とする。
外部接続用電極を形成するに際して、作業性のよ
い方法を提供することを目的とする。
（問題点を解決するための手段）
この発明は、真空蒸着法、スパツタリング法、
イオンプレーテイング法などの薄膜形成技術によ
りチツプ型電子部品の端部に外部接続用電極を形
成するに際して、まず第２図に示すような六面体
状のチツプ型電子部品２１を対象とする。このチ
ツプ型電子部品２１は図示した位置からみて、左
右側面Ａ１，Ａ２、前後側面Ｂ１，Ｂ２および上
下主面Ｃ１，Ｃ２を有する。
イオンプレーテイング法などの薄膜形成技術によ
りチツプ型電子部品の端部に外部接続用電極を形
成するに際して、まず第２図に示すような六面体
状のチツプ型電子部品２１を対象とする。このチ
ツプ型電子部品２１は図示した位置からみて、左
右側面Ａ１，Ａ２、前後側面Ｂ１，Ｂ２および上
下主面Ｃ１，Ｃ２を有する。
このチツプ型電子部品２１の端部、つまり左右
側面Ａ１，Ａ２および上下主面Ｃ１，Ｃ２の一部
に断面コ字状の外部接続用電極を形成する順序を
第３図に従つて説明する。
側面Ａ１，Ａ２および上下主面Ｃ１，Ｃ２の一部
に断面コ字状の外部接続用電極を形成する順序を
第３図に従つて説明する。
まず、第３図ａに示すように、チツプ型電子部
品２１を準備する。
品２１を準備する。
次いで、第３図ｂに示すように、下主面Ｃ２の
左端部Ｃ２Ｌおよびこの左端部Ｃ２Ｌに連続して
左側面Ａ１の一部に導電部２２ａを形成する一
方、右端部Ｃ２Ｒおよびこの右端部Ｃ２Ｒに連続
して右側面Ａ２の一部に導電部２３ａを形成す
る。
左端部Ｃ２Ｌおよびこの左端部Ｃ２Ｌに連続して
左側面Ａ１の一部に導電部２２ａを形成する一
方、右端部Ｃ２Ｒおよびこの右端部Ｃ２Ｒに連続
して右側面Ａ２の一部に導電部２３ａを形成す
る。
さらに、第３図Ｃに示すように、チツプ型電子
部品２１を裏返し、つまり、上下主面Ｃ１，Ｃ２
が互いに逆の位置に位置するように裏返す。
部品２１を裏返し、つまり、上下主面Ｃ１，Ｃ２
が互いに逆の位置に位置するように裏返す。
つづいて、第３図ｄに示すように、上主面Ｃ１
の左端部Ｃ１Ｌおよびこの左端部Ｃ１Ｌに連続し
て左側面Ａ１の一部に導電部２２ｂを形成する一
方、右端部Ｃ１Ｒおよびこの右端部Ｃ１Ｒに連続
して右側面Ａ２の一部に導電部２３ｂを形成す
る。このとき、チツプ型電子部品２１の左側面Ａ
１、右側面Ａ２に形成される導電部２２ａと２２
ｂ、および導電部２３ａと２３ｂは互いに重なる
状態で形成される。
の左端部Ｃ１Ｌおよびこの左端部Ｃ１Ｌに連続し
て左側面Ａ１の一部に導電部２２ｂを形成する一
方、右端部Ｃ１Ｒおよびこの右端部Ｃ１Ｒに連続
して右側面Ａ２の一部に導電部２３ｂを形成す
る。このとき、チツプ型電子部品２１の左側面Ａ
１、右側面Ａ２に形成される導電部２２ａと２２
ｂ、および導電部２３ａと２３ｂは互いに重なる
状態で形成される。
なお、第３図ｄに示した状態のチツプ型電子部
品２１の位置関係は第２図の状態で定義した位置
関係にもとづいて説明した。したがつて、第３図
ｄでの説明では上下の位置関係が逆転しているこ
とに注意されたい。
品２１の位置関係は第２図の状態で定義した位置
関係にもとづいて説明した。したがつて、第３図
ｄでの説明では上下の位置関係が逆転しているこ
とに注意されたい。
また第３図ｂの状態からチツプ型電子部品２１
を第３図Ｃの状態に裏返したとき、上下の位置を
逆にしたが、左右側面を互いに逆の位置になるよ
うにしてもよい。
を第３図Ｃの状態に裏返したとき、上下の位置を
逆にしたが、左右側面を互いに逆の位置になるよ
うにしてもよい。
上記した工程を経ることより、チツプ型電子部
品２１の端部に断面コ字状の外部接続用電極が形
成されたことになる。
品２１の端部に断面コ字状の外部接続用電極が形
成されたことになる。
第４図はチツプ型電子部品２１の完成した状態
を示す図であり、両端部に断面コ字状の外部接続
用電極２２，２３がそれぞれ形成されている。第
３図ｄの状態では、チツプ型電子部品２１の左右
側面Ａ１，Ａ２に導電部２２ａ，２２ｂ、および
導電部２３ａ，２３ｂが重なつた状態で形成され
ている様子が示されているが、説明の便宜上厚み
をもつて図示しており、いずれも薄膜状に形成さ
れるため、実際には第４図に示すような状態に外
部接続用電極２２，２３が形成される。
を示す図であり、両端部に断面コ字状の外部接続
用電極２２，２３がそれぞれ形成されている。第
３図ｄの状態では、チツプ型電子部品２１の左右
側面Ａ１，Ａ２に導電部２２ａ，２２ｂ、および
導電部２３ａ，２３ｂが重なつた状態で形成され
ている様子が示されているが、説明の便宜上厚み
をもつて図示しており、いずれも薄膜状に形成さ
れるため、実際には第４図に示すような状態に外
部接続用電極２２，２３が形成される。
（効果）
この発明によれば、次のような種々の効果が得
られる。
られる。
薄膜状の外部接続用電極が形成でき、従来の
ように銀の焼き付け電極のように盛り上がり部
分は形成されない。
ように銀の焼き付け電極のように盛り上がり部
分は形成されない。
電極の盛り上がり部分がないため、真空チヤ
ツク装置でチツプ型電子部品を吸着することが
でき、プリント基板への自動装填が可能になる
とともに位置決め精度が上がる。
ツク装置でチツプ型電子部品を吸着することが
でき、プリント基板への自動装填が可能になる
とともに位置決め精度が上がる。
電極の盛り上がり部分の厚みだけ、チツプ型
電極部品本体の厚みを増やすことができ、たと
えば積層型セラミツクコンデンサであれば誘電
体セラミツク層を増加できるため、容量の増大
を図ることができる。さらには、抗折強度も増
大させることができる。
電極部品本体の厚みを増やすことができ、たと
えば積層型セラミツクコンデンサであれば誘電
体セラミツク層を増加できるため、容量の増大
を図ることができる。さらには、抗折強度も増
大させることができる。
銀の焼き付け電極には、ガラスフリツト成分
であるアルカリ金属成分が含有されているた
め、耐湿性が悪いという欠点が見られるが、こ
の発明によれば上記したアルカリ金属成分を含
有しない電極材料で電極を形成するため、すぐ
れた耐湿性を有するチツプ型電子部品を提供す
ることができる。
であるアルカリ金属成分が含有されているた
め、耐湿性が悪いという欠点が見られるが、こ
の発明によれば上記したアルカリ金属成分を含
有しない電極材料で電極を形成するため、すぐ
れた耐湿性を有するチツプ型電子部品を提供す
ることができる。
電極材料としてニツケル、クロム、銅、アル
ミニウムなどの卑金属を用いることができるの
で、コストダウンを図ることができる。
ミニウムなどの卑金属を用いることができるの
で、コストダウンを図ることができる。
チツプ型電子部品の端面のみに電極を形成し
た場合にくらべて接合強度が大きく、高信頼性
のチツプ型電子部品の作成が可能となる。
た場合にくらべて接合強度が大きく、高信頼性
のチツプ型電子部品の作成が可能となる。
装填作業がやりやすく作業性や量産性に富
む。
む。
（実施例）
以下この発明を図示した実施例に従つて詳細に
説明する。
説明する。
第１図は電極の被着体であるチツプ型電子部品
を治具に装着した状態を示す一部側断面図であ
る。
を治具に装着した状態を示す一部側断面図であ
る。
この図において、３１は保持具であり、チツプ
型電子部品２１を収容する凹部３２を有する。こ
の凹部３２は溝状に形成されており、図示した状
態では明らかではないが、この凹部３２にチツプ
型電子部品２１が複数個互いに密着した状態で収
容される。つまり第２図で示したチツプ型電子部
品２１の位置の定義によれば、隣り合うチツプ型
電子部品の前側面Ｂ１と後側面Ｂ２が互いに密着
した状態となる。また凹部３２は複数条互いに並
行して形成され、同時に複数個のチツプ型電子部
品２１に外部接続用電極を形成処理できるように
なつている。チツプ型電子部品２１を収容する凹
部３２の深さｌはチツプ型電子部品２１の厚みｔ
にくらべてｌ＜1/2ｔの関係になるように設定さ
れている。
型電子部品２１を収容する凹部３２を有する。こ
の凹部３２は溝状に形成されており、図示した状
態では明らかではないが、この凹部３２にチツプ
型電子部品２１が複数個互いに密着した状態で収
容される。つまり第２図で示したチツプ型電子部
品２１の位置の定義によれば、隣り合うチツプ型
電子部品の前側面Ｂ１と後側面Ｂ２が互いに密着
した状態となる。また凹部３２は複数条互いに並
行して形成され、同時に複数個のチツプ型電子部
品２１に外部接続用電極を形成処理できるように
なつている。チツプ型電子部品２１を収容する凹
部３２の深さｌはチツプ型電子部品２１の厚みｔ
にくらべてｌ＜1/2ｔの関係になるように設定さ
れている。
また図示した状態では凹部３２にチツプ型電子
部品２１が隙間が形成されないように収容されて
いるが、第５図に示すように凹部３２の幅W1を
チツプ型電子部品２１の幅W2（左側面Ａ１と右側
面Ａ２との距離）よりやや幅広としてもよい。
部品２１が隙間が形成されないように収容されて
いるが、第５図に示すように凹部３２の幅W1を
チツプ型電子部品２１の幅W2（左側面Ａ１と右側
面Ａ２との距離）よりやや幅広としてもよい。
４１はスペーサであり、チツプ型電子部品２１
の左右側面Ａ１，Ａ２を露出させる役割を果た
す。この場合、スペーサ４１は独立した構成部分
として取り扱つているが、保持具３１と一体に形
成してもよい。またスペーサ４１を後述するマス
クと一体に形成してもよい。
の左右側面Ａ１，Ａ２を露出させる役割を果た
す。この場合、スペーサ４１は独立した構成部分
として取り扱つているが、保持具３１と一体に形
成してもよい。またスペーサ４１を後述するマス
クと一体に形成してもよい。
５１はマスクであり、このマスク５１は図示し
た状態で上面がチツプ型電子部品２１の下主面Ｃ
２と密着している。このマスク５１には、スリツ
ト５２が形成されており、マスク５１の下方から
見たとき、チツプ型電子部品２１の下主面Ｃ２の
左端部Ｃ２Ｌおよび右端部Ｃ２Ｒが露出するよう
な状態となつている。スリツト５２の残余の部分
が遮蔽部５３となつている。この遮蔽部５３はチ
ツプ型電子部品２１の下主面Ｃ２のほぼ中央部を
覆つており、後述する導電部の形成工程でこの中
央部に電極形成材料飛散源から飛散する電極形成
材料が形成されるのを阻止されることになる。
た状態で上面がチツプ型電子部品２１の下主面Ｃ
２と密着している。このマスク５１には、スリツ
ト５２が形成されており、マスク５１の下方から
見たとき、チツプ型電子部品２１の下主面Ｃ２の
左端部Ｃ２Ｌおよび右端部Ｃ２Ｒが露出するよう
な状態となつている。スリツト５２の残余の部分
が遮蔽部５３となつている。この遮蔽部５３はチ
ツプ型電子部品２１の下主面Ｃ２のほぼ中央部を
覆つており、後述する導電部の形成工程でこの中
央部に電極形成材料飛散源から飛散する電極形成
材料が形成されるのを阻止されることになる。
保持具３１、スペーサ４１およびマスク５１は
ボルト７１、ナツト７２で相互に固定される。し
たがつて、チツプ型電子部品２１は保持具３１と
マスク５１とに挾持固定され、外部接続用電極を
形成する工程に供される状態に準備される。
ボルト７１、ナツト７２で相互に固定される。し
たがつて、チツプ型電子部品２１は保持具３１と
マスク５１とに挾持固定され、外部接続用電極を
形成する工程に供される状態に準備される。
マスク５１の下方には、外部接続用電極を形成
するための材料、つまり電極形成材料飛散源６１
がマスク５１に対して並行に設置されている。こ
の電極形成材料飛散源６１はたとえば、真空蒸着
法、イオンプレーテイング法では通常蒸発源と称
され、ヒータ、ボート、るつぼなどを加熱して、
その上に蒸発材料が設置されたもので構成され
る。またスパツタリング法ではターゲツトと称さ
れるものが用いられる。図示したものは説明の適
宜上、スパツタリング法で用いられるターゲツト
を示した。
するための材料、つまり電極形成材料飛散源６１
がマスク５１に対して並行に設置されている。こ
の電極形成材料飛散源６１はたとえば、真空蒸着
法、イオンプレーテイング法では通常蒸発源と称
され、ヒータ、ボート、るつぼなどを加熱して、
その上に蒸発材料が設置されたもので構成され
る。またスパツタリング法ではターゲツトと称さ
れるものが用いられる。図示したものは説明の適
宜上、スパツタリング法で用いられるターゲツト
を示した。
チツプ型電子部品２１を装着した治具、ならび
に電極形成材料飛散源６１は真空容器内に設置さ
れ、真空雰囲気中で外部接続用電極の形成処理が
行われる。
に電極形成材料飛散源６１は真空容器内に設置さ
れ、真空雰囲気中で外部接続用電極の形成処理が
行われる。
次に、外部接続用電極をチツプ型電子部品２１
に形成する工程を説明する。
に形成する工程を説明する。
この工程については、第１図、第３図ａ〜ｄに
もとづいて説明する。
もとづいて説明する。
第１図に示した治具には第３図ａの位置関係で
チツプ型電子部品２１が装着される。
チツプ型電子部品２１が装着される。
この状態で電極形成材料飛散源６１からチツプ
型電子部品２１を見たとき、マスク５１のスリツ
ト５２から下主面Ｃ２の左端部Ｃ２Ｌ、右端部Ｃ
２Ｒが露出し、またチツプ型電子部品２１の左側
面Ａ１、右側面Ａ２が露出している。この状態で
電極形成材料飛散源６１から粒子を飛散させる
と、粒子は露出している左端部Ｃ２Ｌおよびこの
左端部Ｃ２Ｌに連続して左側面Ａ１の一部に付着
する一方、右端部Ｃ２Ｒおよびこの右端部Ｃ２Ｒ
に連続して右側面Ａ２に付着する。このときチツ
プ型電子部品２１の左側面Ａ１と右側Ａ２とは電
極形成材料飛散源５１と対向していないが、飛散
粒子の斜め方向からの飛来により左側面Ａ１と右
側面Ａ２とに飛散粒子が付着する。チツプ型電子
部品２１のその他の個所については、マスク５１
の遮蔽部５３により飛散粒子の付着が阻止された
り、チツプ型電子部品２１が互いに密着している
ことにより、つまり前後側面Ｂ１，Ｂ２同志が密
着していることにより飛散粒子は被着しない。
型電子部品２１を見たとき、マスク５１のスリツ
ト５２から下主面Ｃ２の左端部Ｃ２Ｌ、右端部Ｃ
２Ｒが露出し、またチツプ型電子部品２１の左側
面Ａ１、右側面Ａ２が露出している。この状態で
電極形成材料飛散源６１から粒子を飛散させる
と、粒子は露出している左端部Ｃ２Ｌおよびこの
左端部Ｃ２Ｌに連続して左側面Ａ１の一部に付着
する一方、右端部Ｃ２Ｒおよびこの右端部Ｃ２Ｒ
に連続して右側面Ａ２に付着する。このときチツ
プ型電子部品２１の左側面Ａ１と右側Ａ２とは電
極形成材料飛散源５１と対向していないが、飛散
粒子の斜め方向からの飛来により左側面Ａ１と右
側面Ａ２とに飛散粒子が付着する。チツプ型電子
部品２１のその他の個所については、マスク５１
の遮蔽部５３により飛散粒子の付着が阻止された
り、チツプ型電子部品２１が互いに密着している
ことにより、つまり前後側面Ｂ１，Ｂ２同志が密
着していることにより飛散粒子は被着しない。
このような形成状態を示したのが第３図ｂであ
る。
る。
次いで、チツプ型電子部品２１を治具から取り
外ずし、このチツプ型電子部品２１を第３図Ｃに
示すように裏返し、この位置関係で第１図に示し
たようにチツプ型電子部品２１を治具に装着す
る。
外ずし、このチツプ型電子部品２１を第３図Ｃに
示すように裏返し、この位置関係で第１図に示し
たようにチツプ型電子部品２１を治具に装着す
る。
そして、上記した工程と同じように処理するこ
とにより、第３図ｄに示したように、チツプ型電
子部品２１の上主面Ｃ１の左端部Ｃ１Ｌおよびこ
の左端部Ｃ１Ｌに連続して左側面Ａ１に導電部２
２ｂが形成される一方、右端部Ｃ１Ｒおよびこの
右端部Ｃ１Ｒに連続して右側面Ａ２に導電部２３
ｂが形成される。この段階ですでに第１段階の工
程で形成した左側面Ａ１、右側面Ａ２の導電部２
２ａ，２３ａの上に一部重なつて導電部２２ｂ，
２３ｂが形成されることになる。これはすでに上
述したように、つまり第１図に示すように、凹部
３２の深さｌをチツプ型電子部品２１の厚みｔに
くらべてｌ＜1/2ｔの関係になるように設定した
ことにより、このような形成状態が実現すること
になる。したがつて、チツプ型電子部品２１の左
側面Ａ１、右側面Ａ２に十分な厚みをもつて導電
部２２ａ，２２ｂおよび導電部２３ａ，２３ｂが
形成されることになり、半田付け時に半田喰われ
現像の発生を抑制することができる。しかもこの
チツプ型電子部品２１には角部に不連続な部分が
形成されることのないＬ字状の導電部２２ａ，２
２ｂおよび導電部２３ａ，２３ｂが形成され、外
部接続用電極のチツプ型電子部品２１に対する接
着強度を強固なものにすることができる。
とにより、第３図ｄに示したように、チツプ型電
子部品２１の上主面Ｃ１の左端部Ｃ１Ｌおよびこ
の左端部Ｃ１Ｌに連続して左側面Ａ１に導電部２
２ｂが形成される一方、右端部Ｃ１Ｒおよびこの
右端部Ｃ１Ｒに連続して右側面Ａ２に導電部２３
ｂが形成される。この段階ですでに第１段階の工
程で形成した左側面Ａ１、右側面Ａ２の導電部２
２ａ，２３ａの上に一部重なつて導電部２２ｂ，
２３ｂが形成されることになる。これはすでに上
述したように、つまり第１図に示すように、凹部
３２の深さｌをチツプ型電子部品２１の厚みｔに
くらべてｌ＜1/2ｔの関係になるように設定した
ことにより、このような形成状態が実現すること
になる。したがつて、チツプ型電子部品２１の左
側面Ａ１、右側面Ａ２に十分な厚みをもつて導電
部２２ａ，２２ｂおよび導電部２３ａ，２３ｂが
形成されることになり、半田付け時に半田喰われ
現像の発生を抑制することができる。しかもこの
チツプ型電子部品２１には角部に不連続な部分が
形成されることのないＬ字状の導電部２２ａ，２
２ｂおよび導電部２３ａ，２３ｂが形成され、外
部接続用電極のチツプ型電子部品２１に対する接
着強度を強固なものにすることができる。
この工程を経たのちの状態を示したのが第４図
であり、チツプ型電子部品２１の両端部およびこ
の両端部にそれぞれ連続する側面に、断面コ字状
の外部接続用電極、２２，２３が形成された状態
となつている。
であり、チツプ型電子部品２１の両端部およびこ
の両端部にそれぞれ連続する側面に、断面コ字状
の外部接続用電極、２２，２３が形成された状態
となつている。
上記した実施例では、治具に対して電極形成材
料飛散源６１を並行に配置したが、治具を電極形
成材料飛散源６１に対して斜め、第１図に示した
状態では右下がりか左下がりに配置してもよい。
逆に電極形成材料飛散源６１を治具に対して斜
め、第１図に示した状態では右下がりか、左下が
りに配置してもよい。また処理工程中に治具また
は電極形成材料飛散源６１を互いに斜め状態にな
るように移動させてもよい。
料飛散源６１を並行に配置したが、治具を電極形
成材料飛散源６１に対して斜め、第１図に示した
状態では右下がりか左下がりに配置してもよい。
逆に電極形成材料飛散源６１を治具に対して斜
め、第１図に示した状態では右下がりか、左下が
りに配置してもよい。また処理工程中に治具また
は電極形成材料飛散源６１を互いに斜め状態にな
るように移動させてもよい。
上記した外部接続用電極２２，２３としては、
ニツケル、クロム、銅、アルミニウムなどの卑金
属があるが、このほか、酸化ニツケル、酸化錫、
酸化マンガン、酸化鉄、酸化コバルト、窒化ニツ
ケル、酸化ニツケル、（第１層）−窒化ニツケル
（第２層）で構成していてもよい。後者の電極材
料で構成すれば、たとえばチツプ型積層セラミツ
クコンデンサでは高温での絶縁抵抗の劣化を生じ
させないという効果をもたらす。
ニツケル、クロム、銅、アルミニウムなどの卑金
属があるが、このほか、酸化ニツケル、酸化錫、
酸化マンガン、酸化鉄、酸化コバルト、窒化ニツ
ケル、酸化ニツケル、（第１層）−窒化ニツケル
（第２層）で構成していてもよい。後者の電極材
料で構成すれば、たとえばチツプ型積層セラミツ
クコンデンサでは高温での絶縁抵抗の劣化を生じ
させないという効果をもたらす。
また、この発明によれば、チツプ型積層セラミ
ツクコンデンサのほか、チツプ型抵抗、チツプ型
インダクタなど、要は六面体状のチツプ型電子部
品に外部接続用電極を形成する場合に有用なもの
である。
ツクコンデンサのほか、チツプ型抵抗、チツプ型
インダクタなど、要は六面体状のチツプ型電子部
品に外部接続用電極を形成する場合に有用なもの
である。
第１図はこの発明を実施するに当つて、チツプ
型電子部品を治具に装着した状態を示す一部側断
面図である。第２図はチツプ型電子部品の主面お
よび側面の位置を特定する記号を示すための斜視
図である。第３図ａ〜第３図ｄはチツプ型電子部
品に外部接続用電極を形成する過程を示す側面図
である。第４図はこの発明を実施することにより
チツプ型電子部品の端部に外部接続用電極を形成
した状態を示す側面図である。第５図は凹部にチ
ツプ型電子部品を収容した他の態様を示す一部断
面側面図第６図〜第８図は各種チツプ型電子部品
の代表的なものを示した側面図であり、第６図は
チツプ型積層セラミツクコンデンサの例、第７図
はチツプ型抵抗の例、第８図はチツプ型インダク
タの例である。第９図はこの発明の従来技術に相
当し、チツプ型積層セラミツクコンデンサの端面
にスパツタリング法にて外部接続用電極を形成す
る状態を示した側断面図である。 ２１はチツプ型電子部品、２２，２３は外部接
続用電極、２２ａ，２２ｂ，２３ａ，２３ｂは導
電部、３１は保持具、３２は凹部、４１はスペー
サ、５１はマスク、５２はスリツト、５３は遮蔽
部、６１は電極形成材料飛散源。
型電子部品を治具に装着した状態を示す一部側断
面図である。第２図はチツプ型電子部品の主面お
よび側面の位置を特定する記号を示すための斜視
図である。第３図ａ〜第３図ｄはチツプ型電子部
品に外部接続用電極を形成する過程を示す側面図
である。第４図はこの発明を実施することにより
チツプ型電子部品の端部に外部接続用電極を形成
した状態を示す側面図である。第５図は凹部にチ
ツプ型電子部品を収容した他の態様を示す一部断
面側面図第６図〜第８図は各種チツプ型電子部品
の代表的なものを示した側面図であり、第６図は
チツプ型積層セラミツクコンデンサの例、第７図
はチツプ型抵抗の例、第８図はチツプ型インダク
タの例である。第９図はこの発明の従来技術に相
当し、チツプ型積層セラミツクコンデンサの端面
にスパツタリング法にて外部接続用電極を形成す
る状態を示した側断面図である。 ２１はチツプ型電子部品、２２，２３は外部接
続用電極、２２ａ，２２ｂ，２３ａ，２３ｂは導
電部、３１は保持具、３２は凹部、４１はスペー
サ、５１はマスク、５２はスリツト、５３は遮蔽
部、６１は電極形成材料飛散源。
Claims (1)
- 【特許請求の範囲】 １ 六面体状のチツプ型電子部品の端部に真空蒸
着法、イオンプレーテイング法、スパツタリング
法による薄膜形成技術により断面コ字状の外部接
続用電極を形成するに際し、 前記チツプ型電子部品の一方主面を電極形成材
料飛散源に対向させ、 第１段階の工程として、マスクを介して電極形
成材料飛散源より電極形成材料を飛散させること
により、前記チツプ型電子部品の一方主面の両端
部および両端部のそれぞれに連続する側面に導電
部を形成し、 次いで、前記チツプ型電子部品の他方主面を電
極形成材料飛散源に対向させ、 第２段階の工程として、マスクを介して電極形
成材料飛散源より電極形成材料を飛散させること
により、前記チツプ型電子部品の他方主面の両端
部および両端部のそれぞれに連続する側面に導電
部を形成し、 結果的に、前記チツプ型電子部品の端部に断面
コ字状の外部接続用電極を形成することを特徴と
する、チツプ型電子部品の外部接続用電極を形成
する方法。 ２ 前記チツプ型電子部品の側面に形成する導電
部は、 第１段階の工程で形成する導電部の上に第２段
階の工程で形成する導電部を重ねた状態で形成す
ることを特徴とする、 特許請求の範囲第１項記載のチツプ型電子部品
の外部接続用電極を形成する方法。 ３ 前記第１段階の工程および前記第２段階の工
程は、 前記チツプ型電子部品を保持具の凹部に一部収
容し、該チツプ型電子部品の一方主面または他方
主面のほぼ中央部をマスクで覆つた状態で実施す
ることを特徴とする、 特許請求の範囲第１項記載のチツプ型電子部品
の外部接続用電極を形成する方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59261364A JPS61139018A (ja) | 1984-12-10 | 1984-12-10 | チツプ型電子部品の外部接続用電極を形成する方法 |
| US06/807,270 US4756928A (en) | 1984-12-10 | 1985-12-10 | Method of forming electrodes of an electronic component of chip type for connecting to the external |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59261364A JPS61139018A (ja) | 1984-12-10 | 1984-12-10 | チツプ型電子部品の外部接続用電極を形成する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61139018A JPS61139018A (ja) | 1986-06-26 |
| JPH0554245B2 true JPH0554245B2 (ja) | 1993-08-12 |
Family
ID=17360812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59261364A Granted JPS61139018A (ja) | 1984-12-10 | 1984-12-10 | チツプ型電子部品の外部接続用電極を形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4756928A (ja) |
| JP (1) | JPS61139018A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01154501A (ja) * | 1987-12-11 | 1989-06-16 | Koa Corp | 角形チップ抵抗器 |
| US5145435A (en) * | 1990-11-01 | 1992-09-08 | The United States Of America As Represented By The Secretary Of The Navy | Method of making composite field-emitting arrays |
| US5202602A (en) * | 1990-11-01 | 1993-04-13 | The United States Of America As Represented By The Secretary Of The Navy | Metal-glass composite field-emitting arrays |
| JP3882954B2 (ja) * | 1997-03-19 | 2007-02-21 | Ｔｄｋ株式会社 | チップ型積層セラミックコンデンサ |
| TW558919B (en) * | 2001-10-24 | 2003-10-21 | Wistron Corp | Method of making member for dual connection plate of circuit board |
| US20110312222A1 (en) * | 2010-06-16 | 2011-12-22 | Tanaka Yokichi J | Multi-electrode holders |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58110024A (ja) * | 1981-12-24 | 1983-06-30 | 富士通株式会社 | セラミツクコンデンサ端子電極組成 |
| JPS59188108A (ja) * | 1983-04-08 | 1984-10-25 | 富士通株式会社 | 端子電極ペ−スト |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4011143A (en) * | 1973-06-25 | 1977-03-08 | Honeywell Inc. | Material deposition masking for microcircuit structures |
| US4149904A (en) * | 1977-10-21 | 1979-04-17 | Ncr Corporation | Method for forming ion-implanted self-aligned gate structure by controlled ion scattering |
| US4278706A (en) * | 1977-12-15 | 1981-07-14 | Trx, Inc. | Method for making discrete electrical components |
| US4278707A (en) * | 1980-05-19 | 1981-07-14 | Hewlett-Packard Company | Method for coating the edge of a printed circuit board to improve its moisture resistance |
| US4444635A (en) * | 1981-07-22 | 1984-04-24 | Hitachi, Ltd. | Film forming method |
| US4469719A (en) * | 1981-12-21 | 1984-09-04 | Applied Magnetics-Magnetic Head Divison Corporation | Method for controlling the edge gradient of a layer of deposition material |
| JPS58120637U (ja) * | 1982-02-10 | 1983-08-17 | 株式会社村田製作所 | 積層磁器コンデンサ |
| US4554732A (en) * | 1982-02-16 | 1985-11-26 | General Electric Company | High reliability electrical components |
-
1984
- 1984-12-10 JP JP59261364A patent/JPS61139018A/ja active Granted
-
1985
- 1985-12-10 US US06/807,270 patent/US4756928A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58110024A (ja) * | 1981-12-24 | 1983-06-30 | 富士通株式会社 | セラミツクコンデンサ端子電極組成 |
| JPS59188108A (ja) * | 1983-04-08 | 1984-10-25 | 富士通株式会社 | 端子電極ペ−スト |
Also Published As
| Publication number | Publication date |
|---|---|
| US4756928A (en) | 1988-07-12 |
| JPS61139018A (ja) | 1986-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3612963A (en) | Multilayer ceramic capacitor and process | |
| US5162973A (en) | Terminal electrode films for lamination capacitor and method for manufacturing | |
| US10115528B2 (en) | Multilayer ceramic electronic component | |
| JPH0554245B2 (ja) | ||
| JPH1126284A (ja) | チップ状電子部品とその製造方法 | |
| JP4823623B2 (ja) | 表面実装型電子部品アレイ | |
| JPH0470768B2 (ja) | ||
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP2001358034A (ja) | チップ型多連電子部品 | |
| JP2605382Y2 (ja) | 複合部品 | |
| JP2843722B2 (ja) | 積層ｌｃチップ部品とその製造方法 | |
| JPH06112091A (ja) | 積層電子部品及びその製造方法 | |
| JP7471040B2 (ja) | 電子部品 | |
| JPS6175505A (ja) | チツプ型可変抵抗器用素子の製造方法 | |
| WO2022044516A1 (ja) | 高周波電子部品 | |
| JP3005615U (ja) | コンデンサアレー | |
| JPH03252193A (ja) | 配線基板 | |
| JP2909947B2 (ja) | チップ型電子部品 | |
| JP2516533Y2 (ja) | 積層インダクタ− | |
| JPS6234479Y2 (ja) | ||
| KR20190138299A (ko) | 칩형 코일 부품 및 그 제조방법 | |
| JP2595982Y2 (ja) | 積層チップｅｍｉ除去フィルタ | |
| JP2022032641A (ja) | 部品内蔵基板 | |
| JPS6028144Y2 (ja) | 混成集積回路 | |
| JPH07135116A (ja) | 複合部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |