JPH05508741A - 耐湿性保護キャップ層を有するｓｏｇ - Google Patents

耐湿性保護キャップ層を有するｓｏｇ

Info

Publication number
JPH05508741A
JPH05508741A JP91509687A JP50968791A JPH05508741A JP H05508741 A JPH05508741 A JP H05508741A JP 91509687 A JP91509687 A JP 91509687A JP 50968791 A JP50968791 A JP 50968791A JP H05508741 A JPH05508741 A JP H05508741A
Authority
JP
Japan
Prior art keywords
layer
sog
glass
dielectric
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP91509687A
Other languages
English (en)
Other versions
JP3249513B2 (ja
Inventor
オウレット、ルーク
Original Assignee
ミテル・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミテル・コーポレイション filed Critical ミテル・コーポレイション
Publication of JPH05508741A publication Critical patent/JPH05508741A/ja
Application granted granted Critical
Publication of JP3249513B2 publication Critical patent/JP3249513B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/902—Capping layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 耐湿性保護キャップ層を有するＳＯＧ 本発明は、一般に基板に塗布ガラスを適用するための方法に係り、特に、半導体 ウェハの平坦化方法に関する。本発明は、特に無機塗布ガラスに適用可能である 。
塗布ガラス（ＳＯＧ）は、様々な種類の溶媒またはアルコールに溶解したシロキ サン又はシリケートを主成分とするモノマーを含む特許易溶液である。それらは 一般に、半導体ウェハの平坦化、即ちウェハ上に堆積された配線路の間に形成さ れた溝の埋設及び平坦化のために使用される。塗布ガラスの被覆及び硬化に際し ては、縮合、及び水、溶媒及びアルコールの放出により、モノマーが重合する。
縮合体は、出発溶液、及び被覆及び硬化プロセスに依存する機械的、化学的及び 電気的特性を有する固体薄膜である。
現在市販されている１００種類を越えるＳＯＧ溶液がある。
これらは２つの主たる種類に分類される。
１）無機シリケート ２）疑似無機シロキサン（メチルシロキサン、エチル、フェニル、ブチル） ＳＯＧ溶液の様々の成分（含シリコンオリゴマー、溶媒混合物、及び残留水）は 、液相中で平衡状態にある。被覆の直後、揮発性成分（溶媒及び水）は蒸発し、 シラノール、５Ｌ−ＯＨ結合の縮合により重合が生ずる。これらは、以下の式（ ｉ）に従って更に水を生成する。
重合は、隣接するシラノール基５ｉＯＨの間の距離が大きすぎるようになるまで 、又は水のような副生物が多すぎるようになるまで続行し、縮合反応をブロック する。次いで、更に緻密化を行うために加熱が必要である。
両方のタイプのＳＯＧから作られた膜の、より高密度、減少した水素含量、より 高い熱膨張係数、より良好な柔軟性、及びより高い耐亀裂性のような特性は、燐 有機金属触媒を組み込むことにより改善することが出来る。ＳＯＧ溶液中では、 燐有機金属分子は、一般に含シリコン化合物に良く結合していない。膜が比較的 高温にさらされたときに、強い結合が固体状態中で生ずる。それにもかかわらず 、これらの有機金属分子は、溶液中で重合し、解離して膜の被覆及び縮合中に安 定なポリマーを形成する、弱く結合したポリマーを形成し得る。１つの例として 、水及びエタノールＣ２Ｈ５０Ｈと動的平衡にある、燐有機金属分子Ｐ　Ｏ（Ｏ Ｈ）　（ＱＣ２ＨｖＩ　７ ５）Ｘと合金化した日本のＳＯＧ溶液は、式（ｉ　ｉ）に示すように挙動する。
理論的には、燐原子は３つのＰ−Ｏ−８ｉ結合をもって５１０２ネツトワークと 結合する。これらの結合は、−ＰφＯＨ又は−ＰφＯＣ２Ｈｓと一５ｉ−ＯＨの 縮合により形成される。
ＳＯＧ膜の特性は、燐有機金属触媒と触媒化させることに不安定を生せしめる。
これらの敏感なＩＣの上層に堆積された誘電体に結合した燐は、ゲッターとして 作用することにより、そのような負の効果を除去することが出来る。１つの例と して、２３ｎｍの厚さの６．０モル％のＰ　２０　ｓを含む燐珪酸ガラスの保護 層は、８０℃、２．０ＭＶ／ｃｍの電場で、１１００ｎのＳ　ｉｏ　２のナトリ ウムＮａの汚染物質に対する耐性の１２倍、増加する。［Ｎえば、Ｊ、　Ｒ，Ｄ ａｖ　ｉ　ｓ。
Ｉｎ５ｔａｂｉｌｉｔｉｅｓ　ｉｎ　ＭＯＳ　Ｄｅｖｉｃｅ。
Ｇｏｒｄｏｎ　ａｎｄ　Ｂｒｅｓｃｈ、　５ｃｉｅｎｃｅＰｕｂｌｉｓｈｅｒｓ 　Ｉｎｓ、、Ｅｌｅｃｔｒｏｃｏｍｐｏｎｅｎｔ　５ｃｉｅｎｃｅ　Ｍｏｎｏｇ ｒａｐｈｓ。
Ｖｏｌ、１．　Ｃｈａｐ、４．　ｐｐ、６５−８１参照］。
＋ プロトンＨ、リチウムＬ己、ナトリウム１、及びカリウムに＋イオンのゲッタリ ングのメカニズムは、式（ｉ　ｉ　ｉ）の通りである。
遊離のプロトンＨ１リチウムＬ１　、ナトリウム　、及びカリウムＫ　イオンは 、−ｐ：ｏ二重結合によりトラップされる。このことは、成る配列の自由をもっ て局部的に荷電された中心の形成を生ずる。形成された一Ｐ・０　の荷電中心は 、外部から印加された電場の下でそれ自体配向し、この物質は双極子分極挙動を 示し得る。
同様に、ヒドロキシルイオンＯＨ−のゲッタリングのメカニズムは、以下の式（ ｉｖ）である。
遊離のヒドロキシルイオンＯＨ−は、−Ｐ：Ｑ二重結合によりトラップされる。
このこともまた、成る配列の自由をもって局部的に負に荷電された中心の形成を 生ずる。この物質はまた、双極子分極挙動を示し得る。
同様に、水Ｈ，０のゲッタリングのメカニズムは、以下の式（Ｖ）である。
Ｓｉ・０ ０　５ｉ Ｓｉ’　（Ｈ２°）°゛ ＯＱ 遊離の水Ｈ２０は、−ｐ　：　ｏ二重結合によりトラップされる。このことは、 局部的に荷電された中心の形成を生じない。
この物質は通常、双極子分極挙動を示し得ない。
それにもかかわらず、この双極子分極は知られており、その吸着、吸収及び透過 中に水が解離することを考慮するとき、その理解が可能である。
そして、完全なゲッタリングは、トラップされるべきそれ・れのヒドロニウムＨ ３０イオンのための２つの−ｐ　：　ｏ二重結合の使用を必要とする。得られた 物質もまた、分極しｉる。
多層配線ＩＣの製造に際し、通常、少なくとも２層のアルニウム合金配線の使用 が必要である。これら２層のアルニウム合金は、低温ガラスにより電気的に相互 に分離され４ばならない。ヒロック及びストレスマイグレーションの間鳶を防止 するためには、典型的な露出温度は４５０℃を越えノいので、堆積されたガラス は一般に非常に気孔質であり、にれらの気孔に湿分は堆積しない。もしこれらの ガラスが燐）含まないならば、湿分は、上述の−Ｐｒｏから−Ｐ・ＯＨ１合を形 成することによりガラスに化学的に結合し得る。
これらのガラスを平坦化するためにＳＯＧが使用されるならば、その硬化温度は 約４５０℃に制限され、一般に、周囲のガラスよりもより気孔質ですらあり、そ れに相当する容積のガラスよりもより湿分を吸収するであろう。このＳＯＧが燐 を含むならば、湿分は−ＰφＯＨ結合を形成することによりＳＯＧに化学的に結 合し得る。
これらの誘電体（ガラス及び５ＯＧ）中の湿分の存在は、被毒、誘電体のクラッ ク、気泡のような重大な製造上の問題を生じ、デバイスの信頼性を減少し得る。
従って、上述の問題を防止し、ガラスによるデバイスの保護及び金属イオン及び 副生物である水のＳＯＧゲッタリングを保証するために、デバイスの製造中にこ れら２つの誘電体により水の吸収及びゲッタリングを防止することが重要であビ 尋 レ コ 轟 そ にある。
本発明によると、アルミニウムのような低融点、非耐火性物質上に塗布ガラス（ ＳＯＧ）を適用する方法において、適用された塗布ガラス層は、水及び反応副生 物の分離及びガ、ス放出に供され、前記層は、次いで湿分の拡散に対する耐性を 有する保護誘電体層でキャップされる方法が提供される。
好ましくは、ＳＯＧは、多層アルミニウム合金配線の製造に適用された燐−合金 化無機ＳＯＧであり、キャップ誘電体層は燐珪酸ガラスである。次いで、保護層 にコンタクトホールが開けられ、更に脱ガス工程が行われた後、第２の配線層の 堆積を可能とする。
本発明はまた、ウェハ上に配線材料の第１の層を堆積する工程、前記第１の層を エツチングして、所望の配線トラックパターンを残す工程、エツチングされた配 線トラック上に誘電体の第１の層を堆積する工程、誘電体の第１の層上に１層又 はそれ以上の塗布ガラス層を適用して、前記第１の誘電体層を平坦化する工程、 水及び反応副生物の分離及びガス放出を行う工程、耐湿分拡散性の保護キャップ 誘電体層を堆積する工程、コンタクトホールを通して水が取り込まれることを防 止するためウェハを湿分のない環境に維持しつつ、堆積された層を通して第１の 配線層に達するようにコンタクトホールを開口する工程、配線材料の第２の層を 適用する工程、及び配線材料の第２の層を所望のパターンにエツチングする工程 を具備する、半導体ウェハに配線トラックを適用する方法が提供される。
好ましい態様では、キャップ層のためのバッチ堆積システムが、キャップ層の堆 積前にＳＯＧから吸収され、結合した水のガス放出を可能とする。キャップ層は 、水の拡散に対するＳＯＧ保護層として作用する。コンタクトホールを開けた後 、ウェハを貯蔵し、取り扱うために、乾燥又は真空の制御された雰囲気が使用さ れ、第２の配線の堆積システムは、第２の配線層の堆積前にＳＯＧからの吸収さ れ、結合した水のその場でのガス放出を可能とする。
本発明はまた、第１の配線材料層、この第１の配線材料層上の第１の誘電体層、 この第１の誘電体層を平坦化する第１の誘電体層上の１層又はそれ以上の塗布ガ ラス層、この塗布ガラス層上の耐湿分拡散性保護層誘電体キャップ層、前記コン タクトホールを通して第１の配線層に到達する第２の配線材料層とを具備し、前 記第１及び第２の配線層は前記ウニ／＼上の配線トラックを定義する、半導体チ ップを提供する。
以下、図面を参照して、赤外線分光分析を用いて、本発明の原理についてより詳 細に説明する。赤外線分光分析は、誘電体及びＳＯＧ中に、水、シラノール、Ｓ 　１−０Ｈ１及び水と結合した燐−Ｐ・ＯＨを検出するために使用される。
図１ａ−１ｅは、アルミニウム配線半導体装置の様々の製造工程を示す。
図２ａ及び２ｂは、それぞれドライの及び水で飽和した赤外線スペクトルを示す 。
図３は、「タズモ」工程の後の赤外線スペクトルを示す。
図４は、「合金化」工程の後の赤外線スペクトルを示す。
図５は、１５０ｎｍのＩＤ２堆積なしに、「ＩＤ２Ｊ工程の後の赤外線スペクト ルを示す。
図６は、１５０ｎｍのＩＤ２堆積をもって、ｒｉＤ２Ｊ工程の後の赤外線スペク トルを示す。
図７は、ｐｃストレスを受けたｒＩＤ２Ｊ保護ｓｏｇの赤外線スペクトルを示す 。
図８は、乾燥したｐｃストレスを受けたｒｌＤ２Ｊ保：ＪＳｏｇの赤外線スペク トルを示す。
燐珪酸ガラスにおいて生ずるゲッタリング反応は、−Ｐ：Ｏ二重結合の破壊を必 要とする。そのような二重結合の量は明確ではないので、燐珪酸ガラスのゲッタ リング作用は、「利用出来るＪ−Ｐ：Ｑ二重結合の数に限定される。すべての− Ｐｒｏ二重結合を使用し切った時、燐珪酸材料は、もはや不純物の拡散に対する バリアとして作用せず、透過性となる。
−＋＋ 例えば、水蒸気及びＯＨ，Ｈ及びＨ２Ｏのような副生物をゲッターするために燐 珪酸塩が使用されるならば、水、残留する「利用出来るＪ−Ｐ：Ｏ二重結合、形 成されたーＰ・ＯＨ，及び他の重要な結合の検出が、赤外線分光分析により可能 である。以下の表は、上述の結合の種々の分子振動と結合した赤外線吸収帯のお およその位置を与える。
おおよその 吸収メカニズム　波数（ｅｎ＋−１） ｒＨ−ＯＨＪの０−Ｈの槽内伸縮振動　３３５０「Ｈ・０３ｉＪのＯ−Ｈの槽内 伸縮振動　３６５０ｒＨ−ＯＰＪのＯ−Ｈの槽内伸縮振動　３７００ｒＳｉ・Ｏ ＨＪの０−３ｉの槽内伸縮振動　９３０「Ｓｉ・０５ｉＪの０−３ｉの槽内伸縮 振動　１０７０［Ｓｉ・ＯＰＪの０−３ｉの槽内伸縮振動　１０９０ｒＰ　：　 ＯＪのＯ−Ｐの槽内伸縮振動　１２８０ｒＰ　：　０−　Ｊのｏ−ｐの槽内伸縮 振動　１０７０ｒＰ　：　ＯＨＪのＯ−Ｐの槽内伸縮振動　９５０ｒＰ　：　Ｏ ３ｉＪのＯ−Ｐの槽内伸縮振動　１１６０ｒＰ　：　ＯＰＪのＯ−Ｐの槽内伸縮 振動　１２００「Ｓｉ・０ＳｉＪの０−Ｓｉの槽外伸縮振動　１１４０Ｓｉ−０ −５ｉの変角振動　８１０ Ｓｉ−０−３ｉの横ゆれ振動　４６０ 図２ａ及び２ｂに示すスペクトルは、燐珪酸塩薄膜が水蒸気に長時間さらされる 効果を示し、−ｐ　：　ｏ吸収ピークは全体として消失し、一方３つの新しい吸 収ピーク（９５０，３４００，３７００ｃｍ−’）が現れる。水蒸気は−Ｐ：Ｏ 結合により捕捉され、反応（Ｖ）で与えられたメカニズムに従って反応する。
−Ｐ　：　Ｏ（１２８０ｃｍ−１）吸収ピークは、３つの新しい吸収ビークニー ＰＯ−Ｈ（３７００ｃｍ−１）、ＨＯ−Ｈ（３３５０ｃｍ−１）　、−Ｐ−ＯＨ （９５０ｃｍ−１）により置換される。そのゲッタリングのために−Ｐｒｏ結合 がもはや利用されないので、３３５０ｃｍ’における遊離の水ＨＯ−Ｈがそのと き存在する。これらの３つの新しい吸収ピークは、比較的低温で可逆であり、即 ち、膜が約４５０℃の温度で乾燥した環境にさらされるならば、消失するであろ う。そのとき、−Ｐ：０が現れる。燐珪酸はそのとき乾燥しており、ゲッター物 質として使用されるべく準備される。
２つの他の吸収ピーク：　−３１−ＯＨ（３６５０ｃｍ−’）及び−Ｓｉ・Ｏ（ ９３０ｃｍ’）もまた可能である。これらの吸収ピークは、ゲッタリングに関係 せず、望ましくない５１０２の局部的破壊を示す。その場合、局部的なシラノー ル−→シラノール（−３ｉ・ＯＨ−−Ｈｏ−３ｉ−）縮合からφＳｔのピークが 再び現れるであろう。
３つの吸収ピーク（３６００＠３７００ｃｒｎ−’、３３５０ｃｍ’、及び９３ ０＠９５０ｃｍ−１）を同時に除去するために必要な最低温度は、４５０℃より 低く、アルミニウム上へのドライ塗布ガラスの適用を可能とする。
燐珪酸ガラスによる水蒸気のゲッタリング速度は、このガラス内における水又は その副生物（Ｈ，０Ｈ−１及びＨ３Ｏ＋）の拡散メカニズムに依存する。
水及びその副生物の拡散は、ｔ１／２挙動により特徴づけられるガラスのバルク 中の拡散、及びｔ１／４挙動により特徴づけられるガラスの「気孔」又は「バイ ブ」中の拡散の２つのメカニズムにより支配される。
これらのモデルによると、材料の気孔性がより少なくなると、拡散及びゲッタリ ング速度がより遅くなり、完全に充填されたアモルファスガラスの拡散及びゲッ タリング速度を示す限界まで低下する。
ガラスが水で飽和すると、乾燥雰囲気又は好ましくは良好な真空にさらされたと き、高温（−Ｐ−ＯＨ及びＳｉ・ＯＨの場合４５０℃）でガス放出が可能である 。
気孔中に存在する（結合されていない）遊離の水は、急速に除去され、その速度 は（ｔ１／２及びｔｌ／４）の２つのメカ　、ニズムにより推進される。これら の気孔が空になると、薄膜ガラスからのガス放出を停止すべきである。
結合した水は、燐（−Ｐ−ＯＨ）又はシリコン（−Ｓｔ・ＯＨ）から離脱しなけ ればならず、この縮合はその除去速度を制限する。与えれれた温度で、ガス放出 速度は、−ｐ・ＯＨ又は−３ｉ・ＯＨ結合強度と２つの隣接する一Ｐ−ＯＨ又は −Ｓｉ・ＯＨ結合間の統計的距離とに依存する、隣接する一Ｐ−ＯＨ又は−Ｓｉ ・ＯＨからの遊離の水の縮合速度に制限される。結局、ガス放出速度は、その温 度では無視し得るほど遅くなる。温度の増加は、発生速度を増加させ、統計的に 遠い−ＰφＯＨ及び−ＳｔφＯＨ隣接基のより長い重なり及び縮合を許容する。
ガス放出速度は増加し、そして結局その新しい温度で低下する。ガス放出速度は 結局無視し得るほどになる。もし材料が気孔質過ぎると、湿った空気に再びさら すことにより、湿分の急速の吸収及びゲッタリングが生ずる。
約８００℃未満の温度で硬化したとき、Ｈ２Ｏ、−Ｓｉ・ＯＨ及び−Ｐ・ＯＨを 含まない純粋の無機ＳＯＧを観察することが出来ないことは、純粋の無機ＳＯＧ は４５０℃未満の温度で完全には硬化し得ず、そこで多層アルミニウム合金配線 のデバイスの製造に使用される誘電体の平坦化には使用し得ないという考えをも たらした。
しかし、燐をドープした無機ＳＯＧによる水の吸収及びゲッタリングのメカニズ ムは、充分に理解された。約４５０℃より低い温度で硬化した純粋に無機の燐珪 酸塩ＳＯＧの赤外吸収帯の不可避的検出は： ３６００＠３７００ｃｍ’　（−ＰＯ−Ｈ又は−８ｉＯ−Ｈ伸縮振動） ３３５０ｃｍ’　（ＨＯ−Ｈ伸縮振動）９３００９５０ｃｍ−’　Ｃ−Ｐ−ＯＨ 又は−８ｉ−ＯＨ伸縮振動） 低温で硬化した無機ＳＯＧから残留水素を除去することは不可能であるという結 論に導いた。
その結果のこの説明は、これらの低温で硬化したＳＯＧによる水の吸収及びゲッ タリングの非常に速い応答から生ずるエラーであった。その材料は、非常にポー ラスであり、水が吸収され、ゲッターされる約４５０℃の最高温度で硬化したと きにゲッタリングに対し反応性があり、一方、水は、赤外分析装置に使用された 硬化装置からの輸送中に、湿った空気中で冷えている。この結論はまた、新しく 発行された文献にによって支持されてもいる。この文献は、低密度ＰＥＣＶＤ膜 内でのＨ２Ｏの吸着及び５ｉ−ＯＨ結合の形成について議論している（低温リモ ートＰＥＣＶＤ２酸化シリコン薄膜における反応経路とＯＨ基源、Ｊ、Ａ、Ｔｈ １ｅｌ、Ｄ、Ｖ。
Ｔｓｕ、　ａｎｄ　Ｇ　ｔｕｃｏｖｓｋｙ；　Ｊｏｕｒ、ｎａｔ　ｏｆ　Ｅｌｅ ｃｔｒｏｎｉｃ　Ｍａｔｅｒｉａｌｓ。
Ｖｏｌ　１９．　Ｎｏ、３．１９９０）。
ＳＯＧが約８００℃を越える温度で硬化すると、緻密化が生じ、ＳＯＧの気孔は 閉ざされる。このことは、水の吸収速度を殆ど無視し得る値に減少させ、これは 赤外分析をＳＯＧが水素を含まないという結論に導く。事実、高温にさらされた ＳＯＧは単により低い気孔質であるだけであり、周囲の湿分に対し反応性がある 。ある純粋に無機のＳＯＧは、約４５０℃の最高温度で乾燥した環境下で正しく 硬化したとき、効果的にも、全体としてＨ２０−Ｓ　ｌΦＯＨ及び−Ｐ・ＯＨを 含まず、そのメカニズムが予想されず、かつその分析のための必要な予防措置が 取られなければ信頼性をもって分析され得ない。
ＳＯＧの全体の知識、最適化された硬化技術、及び急速な水吸収メカニズムが、 全体としてＳＯＧ技術に対する可能性をもたらしている。本発明は、デバイスが 水素フリーとされ、ゲッタリングに対し非常に有効であるので、非常に信頼性の 高い多層アルミニウム合金配線デバイスを効果的に製造することを可能とする。
本発明によると、この純粋に無機のＳＯＧにより、良好な結果を得ることが出来 る。
以下、本発明を、半導体基板（図１ａないし１ｅに示されている）に対し実施さ れたテストを参照して説明する。
１）第１の配線材料層（ｌ　ａ、１　ｂ）を基板上に堆積した。
２）この層をホトリソグラフィーを用いてエツチングした。
３）エツチングされた配線トラック上に第１の誘電体「ＩＤ１」層（３）を堆積 した。
４）第１の誘電体層上に、燐と合金化されたｒｓＯＧＪ（４）を１層又は複数層 適用し、インラインで加熱してその安定化を行った。ＳＯＧは液体であるので、 割れ目を埋め、高い部分には存在しない。この工程は、後に「タズモ」工程と呼 ばれる。
５）得られたウェハを約４２５−４５０℃の温度で、バッチの大気圧を形成する ガス（Ｎ　＋１０％Ｈ２）雰囲気内に置いた。この工程は、後に「合金化」工程 と呼ばれる。
６）得られたウェハを、燐珪酸ガラスからなる耐湿分拡散性の保護誘電体ｒＩＤ ２Ｊキャップ層の堆積前に、その場でのウェハ及び副生物のディスコネクション 及びガス放出を許容するバッチの誘電体堆積系に置いた。この工程は、後に「Ｉ Ｄ２Ｊ工程と呼ばれる。その工程の後、ＳＯＧは乾燥しており、ゲッタリングの ため準備された。非常に気孔質であるので、水及び金属イオンがトランジスター にまで移動するのを効果的に防止した。
７）ＩＤＩ−５ＯＧ−ＩＤ２サンドイッチ体を通して第１のレベルの配線に達す るように、コンタクトホール（６）を開口した。開口後、これらのホールから水 が入り込むのを防止するため、乾燥又は真空中にウェハを保持した。
８）ウェハを第２のレベルの配線材料の堆積系に置き、エツチングされたホール の側壁を覆う第２のレベルの配線材料の堆積前に、潜在的に吸収された湿分のそ の場でのガス放出が行われた。
９）ホトリソグラフィー（７ｇ、７　ｂ）を用いて、第２のレベルの配線材料を エツチングした。
次いで、得られたサンドイッチされたＳＯＧを乾燥し、非常効率のよいゲッタリ ングのための準備をした。この方法は、純粋に無機のＳＯＧを用いて、信頼性の ある多層アルミニウム合金配線デバイスを高収率で加工することを可能とする。
アライドシグナル（ＡＬＬＩＥＤ　５ＩＧＮＡＬ）のＰ０６２Ａ燐珪酸ＳＯＧの ６３０ｎｍ　（１０層）の赤外分光分析が、コートされ、安定化された膜につい て行なわれ、得られた材料中にゲッターされた水の存在を示した。
５つのそのようなスペクトル（Ｎｏ、１ないし５）が、図３「“タズモ”工程後 の赤外スペクトル」に示す以下の表に与えられている。図中、スペクトルＮｏ、 １は最も低く、スペクトルＮｏ、５は最も高い。
与えられた条件は次の通りである。
スペクトルＮｏ、１：　堆積及び安定化後３０分スペクトルＮｏ、２：　堆積及 び安定化後１２０分スペクトルＮｏ、３：　堆積及び安定化後２４０分スペクト ルＮｏ、４：　堆積及び安定化後１２６０分スペクトルＮｏ、５：　堆積及び安 定化後５５８０分又は−Ｐ−ＯＨ伸縮振動に対し９３０＠９５０　ｃ　ｍ−１） が存在し、湿った空気にさらされる時間の増加に伴って増加しないということに 気付くべきであろう。このことは、ゲッタリングが非常に急速に生ずるので意味 があるのである。
これらのスペクトルのどれも、膜が湿った空気に３０分さらされた後ですら、す でに水に飽和しているということを効果的に確認する一Ｐ　：　Ｏ（１２８０ａ ｍ’）ピークを示していない。
コーティング及び安定化の直後に、ウェハはフスーミングガス炉に搬送される。
「合金化」工程の後に赤外分析が行なわれる。
そのような３つのスペクトル（ｎｏ、１−３）は、図４「”合金化工程”の後の 赤外スペクトル」に示されている。
スペクトルｎｏ、１は最も低く、スペクトルｎｏ、３は図の底部から３番目であ る。
それに伴う条件は次の通りである。
スペクトルＮｏ、１：ｒ合金化」工程の完了後１０分スペクトルＮｏ、２：ｒ合 金化」工程の完了後１０８０分スペクトルＮｏ、３：ｒ合金化」工程の完了後５ ４００分再び、水のゲッタリングに関連する３つのピークが存在し、−Ｐ二〇が 存在しないことが観察されるべきである。膜は、湿った空気に１０分さらされた 後ですら、やはり水に飽和している。
「合金化」炉の除去直後に、ウニ／Ｘは、その場でのガス放出のためＩＤ２真空 バツチ堆積系に輸送された。ＩＤ２保護膜の堆積はなされず、それに相当する熱 処理がその場で行なわれた。このＩＤ２工程の後に、赤外分析が行なわれた。
そのような２つのスペクトル（ｎｏ、１　２）は、図５ｒ１５０ｎｍのＩＤ２の 堆積のないＩＤ２”工程の後の赤外スペクトル」に示されている。スペクトルｎ ｏ、１は最も低く、スペクトルｎｏ、２は図の底部から２番目である。
それに伴う条件は次の通りである。
スペクトルＮｏ、１　二　ｒＩＤ２Ｊ工程の完了後１０分スペクトルＮｏ、２： 　ｒｌＤ２ＪＩＤ２Ｊ工程１０８０分再び、水のゲッタリングに関連する３つの ピークが存在し、−ｐ　：　ｏが存在しないことが観察される。この場合、さら された時間が長いほど、吸収ピーク強度は重要である。この材料は、水拡散速度 を減少させる、より小さい気孔率をすでに有している。それにもかかわらず、両 方のスペクトルは、残留水素の存在を示している。
１つのウェハを「タズモ」工程からとり、湿った空気中で１０００分間放置し、 １つのウエノ１を「合金化」工程からとり、湿った空気中で３００分間放置し、 １つの゛ウニｌ−を「合金化」工程の除去直後、取り去った。これらの３つのウ ニ／＼をその場でのガス放出のためｒＩＤ２Ｊ真空バッチ堆積系に輸送した。１ ５０ｎｍのＩＤ２の保護膜の堆積がその場でなされた。このｒＩＤ２Ｊ工程の後 、赤外分析が行なわれる。
それに伴う条件は次の通りである。
スペクトルＮｏ、１：放置した「タズモ」上へのｒＩＤ２Ｊ堆積の完了後３０分 スペクトルＮｏ、２二放置した「合金化」上へのｒＩＤ２Ｊ堆積の完了後３０分 スペクトルＮｏ、３：直ちに輸送した「合金化」上へのｒｌＤ２Ｊ堆積の完了後 ３０分 水のゲッタリングに関連する３つのピークは存在せず、−Ｐｒｏが有効にするこ とが観察されるべきである。このＳＯＧはわずかの燐のみしか含まないので、− ｐ　：　ｏ吸収ピークは弱い。
３つのスペクトルは非常に類似しているので、湿った空気中での放置、及び中間 の「合金化」　（Ｎ２＋１０％Ｈ２）工程のいずれもが水素の除去に問題を生じ させないことは観察されるべきである。このＳＯＧは、水及び金属イオンのゲッ タリングに対し非常に活性があるので、デバイスの保護のためには完全である。
これらの結果は、約７００℃を越える温度にさらされなければ、残留水素（−Ｐ ＯＨ又は−３ｉＯＨからの）は純粋に無機のＳＯＧから除去され得ないという、 一般に許容された考えと矛盾する。このことは、ＳＯＧが、アルミニウム合金の ような温度に敏感な材料上への誘電体の平坦化に使用されることを許容し、多層 配線デバイスの製造を可能とする。
３つのウェハが１２１℃、２９ｐｓｉａ、１００％Ｈ２０の雰囲気に置かれ、不 完全な保護キャップ層を通して水を拡散させると、水はＳＯＧ膜に到達し、ＳＯ Ｇの−Ｐ：Ｏによリゲッターされる。−Ｐｒｏ赤外吸収帯は、ゲッタリングが生 ずるに従つて消失し、一方、３つの他の水ゲッタリングに関する吸収帯が現れる 。
この実験が行われ、そのような３つのスペクトルを図７（ＰＣストレスｒｌＤ２ Ｊ保ｔＪＳＯＧの赤外スペクトル）に示す。この図では、スペクトルｎｏ、１は 最も低く、スペクトルｎｏ、３は最も高い。
それに伴う条件は次の通りである。
スペクトルＮｏ、１：圧力かまでストレスを受けたｒＩＤ２」で保護され、放置 した「タズモ」工程後３０分スペクトルＮｏ、２：圧力かまでストレスを受けた ｒＩＤ２」で保護され、放置した「合金化」工程後３０分スペクトルＮｏ、３： 圧力かまでストレスを受けたｒＩＤ２」で保護され、直ちに「合金化」工程に輸 送後３０分子予想れるように、水のゲッタリングに関連する３つのピークが存在 し、−Ｐ：０が有効に消失することが観察された。
ストレスを受けたＳＯＧは、再び湿分て飽和される。
スペクトルは非常に類似しているので、湿った空気中での放置、及び「合金化Ｊ 　（Ｎ　＋１０％Ｈ２）工程のいずれもがゲッタリングの挙動に影響を与えない こともまた観察されるべきである。そのような水で飽和されたＳＯＧは、更なる ゲッタリングに対しては無効であり、そのように水で飽和した誘電体は、デバイ スの保護のためには無効である。
上述の３つのウェハが、ｒＩＤ２Ｊの堆積系でその場でガス放出され、不完全な 保護キャップ層を通して真空雰囲気中にＳＯＧからのＳＯＧゲッターされた水の 放出及び拡散を許容するならば、元の乾燥ＳＯＧを得ることが可能である。ウェ ハがＩＤ２キヤツプの他の１５０ｎｍの堆積なしに除去されるならば、赤外スペ クトルの比較は、分解のない純粋のゲッタリングの確実性を保証する。
この実験が行われ、そのような２つのスペクトルを図８（乾燥したＰＣストレス ｒｌＤ２Ｊ保Ｘｌ５ＯＧの赤外スペクトル）に示す。この図では、スペクトルｎ ｏ、１は最も低く、スペクトルｎｏ、２は最も高い。
それに伴う条件は次の通りである。
スペクトルＮｏ、１：　ｒＩＤ２Ｊ乾燥した圧力かまでストレスを受けたｒｌＤ ２Ｊで保護され、放置した「タズモ」工程後３０分 スペクトルＮｏ、２：　ｒＩＤ２Ｊ圧力かまでストレスを受けたｒｌＤ２Ｊで保 護され、直ちに輸送された「合金化」工程後３０分 予想されるように、水のゲッタリングに関連する３つのピークが存在せず、−Ｐ ：０が有効に存在することが観察された。ストレスを受けたＳＯＧは、再び湿分 て飽和される。
得られたスペクトルは図５　ｒ１５０ｎｍのＩＤ２の堆積のない“ＩＤ２”工程 の後の赤外スペクトル」に示す元のちのと同一であり、−Ｐｒｏ吸収ピークはそ の元の値に戻り、それは燐のリーチングのない純粋のゲッタリングを示す。
再び２つのスペクトルは非常に類似しているので、「タズモ」工程後の湿った空 気中での放置が水素の除去に絶対に問題を生じさせない。このＳＯＧは、水及び 金属イオンのゲッタリングに対し非常に活性があるので、デバイスの保護のため には再び完全である。
本発明は、燐と合金化された無機ＳＯＧに対し、より利点があるが、硼素、ヒ素 又は他の金属と合金化した無機ＳＯＧ。
合金化していない無機ＳＯＧ、合金化した疑似無機５ＯＧ（−ＣＨ、−Ｃ２Ｈ５ 又は他の有機結合を導入した）、及び合金化していない疑似無機ＳＯＧに対して も利点がある。
コートの数は１層又は複数層であり、中間の「合金化」は、必要に応じて使用さ れるか又は使用されない。
その場でのｒＩＤ２Ｊバッチガス放出は、真空処理、乾燥ガス高圧処理、現場プ ラズマ処理、現場オゾン処理、現場゛Ｕ■処理、現場マイクロ波処理、又はこれ らの組合せと置換することが出来る。
ｒｌＤ２Ｊ堆積は、現場処理が、吸収され、又は結合した水及びその副生物を完 全に除去することを可能とするならば、バッチ式でなくてもよい。
ｒｌＤ２Ｊ材料は、燐珪酸ガラス以外の材料とすることが出来る。例えば、以下 の材料又はこれらの組合せとすることが出来る。
硼珪酸ガラス　：Ｓｉ　ＯＢ　Ｈ １１７Ｚ ヒ珪酸ガラス　：Ｓｉ　ＯＡｓ　Ｈ ＷＸ　ＦＺ 鉛珪酸ガラス　：Ｓｉ　ＯＰｂ　Ｈ ｖｘ　ＦＺ 窒化硅素　：Ｓｉ　Ｎ　Ｈ ７Ｚ 酸窒化硅素　：Ｓｉ　Ｎ　ＯＨ Ｗ　！　１　！ 弗素化窒化硅素　：ＳＬ　Ｎ　Ｆ　Ｈ ＷＸ７！ 弗素化酸窒化硅素：Ｓｉ　Ｎ　ＯＦ　Ｈｗｘ７ｒ 事実、ｒＩＤ２Ｊの役割は水の吸収に対してＳＯＧを保護することであるので、 低い水透過性、匹敵する誘電定数、ピンホール密度、及びブレークダウン抵抗を 有する任意の材料を使用し得る。
このｒＩＤ２Ｊ材料は次の方法又はその組合せにより堆積することが可能である 。
ＡＰＣＶＤ　：常圧化学的蒸着 ＬＰＧＶＤ：低圧化学的蒸着 ＰＥＣＶＤ：プラズマエンハンスト化学的蒸着バイアスの印加又は無い場合 ＬＡＣＶＤ　：レーザアシスト化学的蒸着ＢＳニスバッタリング又はバイアスス パッタリングＥＣＲ：エレクトロンサイクロトロン共鳴バイアスの印加又は無い 場合 ５ＰＩＮ−ＯＮ：ポリイミドのようなスピンオン材料その原理は、処理中にＳＯ Ｇを保護すること、及びそれを水を含まないように保持することである。
本発明は、半導体集積回路のアルミニウム配線との関連で説明したが、以下のも のにも適用可能である。
ａ）ＩＣの製造における他の工程 平坦化 拡散源 誘電体層 拡散バリア カプセル化 接着層 緩衝層 反射防止層 腐食保護層 等 ｂ）他の半導体装置 発光ダイオード 液晶表示素子 エレクトロクロミック表示素子 光検出器 太陽電池 センサー Ｃ）他の分野 光ファイバー 腐食保護 接着促進 摩擦減少 光学的／熱的反射調整 フォーミングガスｒ　Ｎ　２　＋　Ｈ２Ｊ中における「合金化」工程は、ｒＩＤ ２Ｊ堆積系又はｒｌＤ２Ｊ堆積系に付設された現場ガス放出ステーションにおけ る現場合金化工程と置換することが出来る。このフォーミングガス工程は、良好 な結果をもって全体として除去することが出来る。この合金サイクルの使用は、 他の理由から必要とされ、ＩＤ−２によるキャッピング前にＳＯＧへの熱処理を 可能とするので、興味深いものである。
ＦＩＧ、１ａ ＦＩＧ、ｊｂ ＦＩＧ、ｌｅ ＦＩＧ、２ａ 波数　（ＣＭＩ 波数　（ＣＭＩ ＦＩＧ、３ 波数（ＣＭ） ｒＩｒ〜　Ａ 波数　（ＣＭＩ ＦＩＧ、５ 波数　（ＣＭ） ＦＩＧ、６ ＦＩＧ、７ ＦＩＧ、８ 要約書 基板上のアルミニウム（１ａ、ｉ　ｂ）のような低融点、非耐火性物質上に塗布 ガラスを適用する方法が開示されている。
この方法では、適用された塗布ガラス（４）がウェハ及び副生物のその場での分 離及びガス放出に供され、次いで湿分の拡散に対する耐性を有する保護誘電体層 （５）によりキャップされる。
補正音の翻訳文提出書（特許法第１８４条の８）平成４年１１月３０日曜

Claims (21)

    【特許請求の範囲】
  1. １．アルミニウムのような低融点、非耐火性物質上に塗布ガラス（ＳＯＧ）を適 用する方法において、適用された塗布ガラス層は、水及び反応副生物の分離及び ガス放出に供され、前記層は、次いで湿分を含まない環境下で、湿分の拡散に対 する耐性を有する保護誘電体層によりキャップされる方法。
  2. ２．ＳＯＧは無機ＳＯＧである請求項１に記載の方法。 ２．ＳＯＧは無機ＳＯＧである請求項１に記載の方法。
  3. ３．ＳＯＧは燐−合金化ＳＯＧである請求項１に記載の方法。
  4. ４．前記誘電体キャップ層は、硼珪酸ガラス：ＳｉｗＯｘＢｙＨｚ、ヒ珪酸ガラ ス：ＳｉｗＯｘＡｓｙＨｚ、鉛珪酸ガラス：ＳｉｗＯｘＰｂｙＨｚ、窒化硅素： ＳｉｘＮｙＨｚ、酸窒化硅素：ＳｉｗＮｘＯｙＨｚ、弗素化窒化硅素：ＳｉｗＮ ｘＦｙＨｚ、及び弗素化酸窒化硅素：ＳｉｖＮｗＯｘＦｙＨｚからなる群から選 択されたものである請求項１に記載の方法。
  5. ５．前記誘電体キャップ層は、ＡＰＣＶＤ：常圧化学的蒸着、ＬＰＣＶＤ：低圧 化学的蒸着、ＰＥＣＶＤ：プラズマエンハンスト化学的蒸着（バイアスの印加又 は無い場合）、ＬＡＣＶＤ：レーザアシスト化学的蒸着、ＢＳ：スパッタリング 又はバイアススパッタリング、ＥＣＲ：エレクトロンサイクロトロン共鳴（イア スの印加又は無い場合）、及びＳＰＩＮ−ＯＮ：ポリイミドのような塗布材料か らなる群から選択された方法により適用される請求項１に記載の方法。
  6. ６．ウエハ上に配線材料の第１の層を堆積する工程、前記第１の層をエッチング して、所望の配線トラックパターンを残す工程、エッチングされた配線トラック 上に誘電体の第１の層を堆積する工程、誘電体の第１の層上に１層又はそれ以上 の塗布ガラス層を適用して、前記第１の誘電体層を平坦化する工程、水及び反応 副生物の分離及びガス放出を行う工程、耐湿分拡散性の保護キャップ誘電体層を 堆積する工程、コンタクトホールを通して水が取り込まれることを防止するため ウエハを湿分のない環境に維持しつつ、堆積された層を通して第１の配線層に達 するようにコンタクトホールを開口する工程、配線材料の第２の層を適用する工 程、及び配線材料の第２の層を所望のパターンにエッチングする工程を具備する 、半導体ウエハに配線トラックを適用する方法。
  7. ７．ＳＯＧは無機ＳＯＧである請求項６に記載の方法。
  8. ８．ＳＯＧは燐−合金化ＳＯＧである請求項６に記載の方法。
  9. ９．前記誘電体キャップ層は、硼珪酸ガラス：ＳｉｗＯｘＢｙＨｚ、ヒ珪酸ガラ ス：ＳｉｗＯｘＡｓｙＨｚ、鉛珪酸ガラス：ＳｉｗＯｘＰｂｙＨｚ、窒化硅素： ＳｉｘＮｙＨｚ、酸窒化硅素：ＳｉｗＮｘＯｙＨｚ、弗素化窒化硅素：ＳｉｗＮ ｘＦｙＨｚ、及び弗素化酸窒化硅素：ＳｉｖＮｗＯｘＦｙＨｚからなる群から選 択されたものである請求項６に記載の方法。
  10. １０．前記誘電体キャップ層は、ＡＰＣＶＤ：常圧化学的蒸着、ＬＰＣＶＤ：低 圧化学的蒸着、ＰＥＣＶＤ：プラズマエンハンスト化学的蒸着（バイアスの印加 又は無い場合）、ＬＡＣＶＤ：レーザアシスト化学的蒸着、ＢＳ：スパッタリン グ又はバイアススパッタリング、ＥＣＲ：エレクトロンサイクロトロン共鳴（イ アスの印加又は無い場合）、及びＳＰＩＮ−ＯＮ：ポリイミドのような塗布材料 からなる群から選択された方法により適用される請求項８に記載の方法。
  11. １１．前記配線トラックはアルミニウムからなる請求項６に記載の方法。
  12. １２．ＳＯＧ層の適用後、ウエハを大気圧フォーミングガスに供される請求項６ に記載の方法。
  13. １３．前記大気圧フォーミングガスは、窒素と約１０％の水素との混合物である 請求項１２に記載の方法。
  14. １４．前記コンタクトホールの開口後、前記第２の配線材料層の適用前に、第２ のガス放出が行われる請求項６に記載の方法。
  15. １５．ゲッタリングは前記第２の配線材料層のエッチングの後にウエハについて 行われる請求項６に記載の方法。
  16. １６．ガス放出はバッチ式誘電体堆積系においてその場で行われる請求項６に記 載の方法。
  17. １７．ガス放出は、現場単一ウエハ又はバッチ式堆積系に付設されたバッチ式ガ ス放出ステーションにおいて行われる請求項６に記載の方法。
  18. １８．ＳＯＧは疑似無機ＳＯＧである請求項１又は６に記載の方法。
  19. １９．第１の配線材料層、この第１の配線材料層上の第１の誘電体層、この第１ の誘電体層を平坦化する第１の誘電体層上の１層又はそれ以上の塗布ガラス層、 この塗布ガラス層上の耐湿分拡散性保護層誘電体キャップ層、前記コンタクトホ ールを通して第１の配線層に到達する第２の配線材料層とを具備し、前記第１及 び第２の配線層は前記ウエハ上の配線トラックを定義する、半導体チップ。
  20. ２０．前記塗布ガラスは無機塗布ガラスである請求項１９に記載の半導体チップ 。
  21. ２１．前記誘電体キャップ層は、硼珪酸ガラス：ＳｉｗＯｘＢｙＨｚ、ヒ珪酸ガ ラス：ＳｉｗＯｘＡｓｙＨｚ、鉛珪酸ガラス：ＳｉｗＯｘＰｂｙＨｚ、窒化硅素 ：ＳｉｘＮｙＨｚ、酸窒化硅素：ＳｉｗＮｘＯｙＨｚ、弗素化窒化硅素：Ｓｉｗ ＮｘＦｙＨｚ、及び弗素化酸窒化硅素：ＳｉｖＮｗＯｘＦｙＨｚからなる群から 選択されたものである請求項１９に記載の半導体チップ。
JP50968791A 1990-05-29 1991-05-28 耐湿性保護キャップ層を有するｓｏｇ Expired - Lifetime JP3249513B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA2,017,720 1990-05-29
CA002017720A CA2017720C (en) 1990-05-29 1990-05-29 Sog with moisture-resistant protective capping layer

Publications (2)

Publication Number Publication Date
JPH05508741A true JPH05508741A (ja) 1993-12-02
JP3249513B2 JP3249513B2 (ja) 2002-01-21

Family

ID=4145086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50968791A Expired - Lifetime JP3249513B2 (ja) 1990-05-29 1991-05-28 耐湿性保護キャップ層を有するｓｏｇ

Country Status (7)

Country Link
US (1) US5364818A (ja)
EP (1) EP0532543B1 (ja)
JP (1) JP3249513B2 (ja)
KR (1) KR100200167B1 (ja)
CA (1) CA2017720C (ja)
DE (1) DE69107847T2 (ja)
WO (1) WO1991019317A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2017719C (en) * 1990-05-29 1999-01-19 Zarlink Semiconductor Inc. Moisture-free sog process
US5376590A (en) * 1992-01-20 1994-12-27 Nippon Telegraph And Telephone Corporation Semiconductor device and method of fabricating the same
US5576247A (en) * 1992-07-31 1996-11-19 Matsushita Electric Industrial Co., Ltd. Thin layer forming method wherein hydrophobic molecular layers preventing a BPSG layer from absorbing moisture
DE69331362T2 (de) * 1992-08-21 2002-06-20 St Microelectronics Inc Planarisierungsverfahren
JP3158749B2 (ja) * 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
JPH07169833A (ja) * 1993-12-14 1995-07-04 Nec Corp 半導体装置及びその製造方法
JPH07211605A (ja) * 1994-01-14 1995-08-11 Hitachi Ltd 処理装置および処理方法
US6591634B1 (en) * 1994-02-25 2003-07-15 Toshinori Morizane Method for production of metal oxide glass film at a low temperature
CN1118520A (zh) * 1994-04-15 1996-03-13 松下电器产业株式会社 多层金属布线的形成方法
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5554567A (en) * 1994-09-01 1996-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for improving adhesion to a spin-on-glass
US5413940A (en) * 1994-10-11 1995-05-09 Taiwan Semiconductor Manufacturing Company Process of treating SOG layer using end-point detector for outgassing
US6652922B1 (en) * 1995-06-15 2003-11-25 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
KR100208442B1 (ko) * 1995-06-24 1999-07-15 김영환 반도체 소자의 비아홀 형성방법
US5861673A (en) * 1995-11-16 1999-01-19 Taiwan Semiconductor Manufacturing Company Method for forming vias in multi-level integrated circuits, for use with multi-level metallizations
US5849640A (en) * 1996-04-01 1998-12-15 Vanguard International Semiconductor Corporation In-situ SOG etchback and deposition for IMD process
US6114186A (en) * 1996-07-30 2000-09-05 Texas Instruments Incorporated Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
US5854503A (en) * 1996-11-19 1998-12-29 Integrated Device Technology, Inc. Maximization of low dielectric constant material between interconnect traces of a semiconductor circuit
US5691247A (en) * 1996-12-19 1997-11-25 Tower Semiconductor Ltd. Method for depositing a flow fill layer on an integrated circuit wafer
GB2322734A (en) * 1997-02-27 1998-09-02 Nec Corp Semiconductor device and a method of manufacturing the same
JPH1140558A (ja) * 1997-07-22 1999-02-12 Sony Corp 誘電体膜の製造方法
EP0948035A1 (en) * 1998-03-19 1999-10-06 Applied Materials, Inc. Method for applying a dielectric cap film to a dielectric stack
JP3189781B2 (ja) * 1998-04-08 2001-07-16 日本電気株式会社 半導体装置の製造方法
JP3329290B2 (ja) * 1998-11-27 2002-09-30 日本電気株式会社 半導体装置の製造方法
US6369453B1 (en) * 2000-08-11 2002-04-09 Advanced Micro Devices, Inc. Semiconductor wafer for measurement and recordation of impurities in semiconductor insulators
US6500770B1 (en) * 2002-04-22 2002-12-31 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming a multi-layer protective coating over porous low-k material
US6896821B2 (en) 2002-08-23 2005-05-24 Dalsa Semiconductor Inc. Fabrication of MEMS devices with spin-on glass
US7744802B2 (en) * 2004-06-25 2010-06-29 Intel Corporation Dielectric film with low coefficient of thermal expansion (CTE) using liquid crystalline resin
KR101432606B1 (ko) 2011-07-15 2014-08-21 제일모직주식회사 갭필용 충전제, 이의 제조 방법 및 이를 사용한 반도체 캐패시터의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180458A (ja) * 1985-02-05 1986-08-13 Nec Corp 半導体装置の製造方法
JPH06101467B2 (ja) * 1986-12-18 1994-12-12 松下電子工業株式会社 半導体集積回路装置
JPS6464340A (en) * 1987-09-04 1989-03-10 Hitachi Ltd Semiconductor device and its manufacture
JPH02152258A (ja) * 1988-12-05 1990-06-12 Kawasaki Steel Corp Ｌｓｉ用中間酸化膜の製造方法
CA2006174A1 (en) * 1989-12-20 1991-06-20 Luc Ouellet Method of making crack-free insulating films with sog interlayer
JPH04199625A (ja) * 1990-11-29 1992-07-20 Seiko Epson Corp 半導体装置
US5252515A (en) * 1991-08-12 1993-10-12 Taiwan Semiconductor Manufacturing Company Method for field inversion free multiple layer metallurgy VLSI processing

Also Published As

Publication number Publication date
DE69107847D1 (de) 1995-04-06
EP0532543A1 (en) 1993-03-24
DE69107847T2 (de) 1995-10-26
EP0532543B1 (en) 1995-03-01
WO1991019317A1 (en) 1991-12-12
CA2017720C (en) 1999-01-19
JP3249513B2 (ja) 2002-01-21
US5364818A (en) 1994-11-15
KR100200167B1 (ko) 1999-06-15
CA2017720A1 (en) 1991-11-29

Similar Documents

Publication Publication Date Title
JPH05508741A (ja) 耐湿性保護キャップ層を有するｓｏｇ
CA2026605C (en) Multi-level interconnection cmos devices including sog
JP3137644B2 (ja) 半導体装置を製造するためのスピンオン・ガラス加工技術
KR100219387B1 (ko) 반도체 웨이퍼를 평탄화하는 방법
US5336532A (en) Low temperature process for the formation of ceramic coatings
US20190393083A1 (en) Method of Manufacturing Semiconductor Device
US5541445A (en) High performance passivation for semiconductor devices
JPH02501693A (ja) ハイブリッド冷間溶接を改善するために半導体装置の上に形成された金属コンタクトバンプからの酸化物の除去方法
US6071830A (en) Method of forming insulating film
US6831015B1 (en) Fabrication method of semiconductor device and abrasive liquid used therein
JPH115820A (ja) 無機エーロゲル及び該無機物質へグラフトさせた有機充填物からなる集積回路用低誘電率複合膜及び製造方法
JPH1126449A (ja) 絶縁膜の成膜方法
US8623466B2 (en) Method for preparing an oriented-porosity dielectric material on a substrate by means of electromagnetic and photonic treatment
Homma et al. A Spin‐on‐Glass Film Treatment Technology Using a Fluoroalkoxysilane Vapor at Room Temperature
JP2009094183A (ja) 疎水化多孔質膜の製造方法
CA2480691A1 (en) Method for forming housings for electronic components and electronic components that are hermetically encapsulated thereby
GB2235444A (en) A method of producing insulating layers
CN112968072A (zh) 直接键合有吸气剂材料的薄密封层的制造检测装置的方法
Shigetou et al. UV/vapor-assisted hybrid bonding technology as a tool for future nanopackaging
RU1396862C (ru) Способ получения структуры полупроводниковых приборов
JPH04342135A (ja) 絶縁膜の形成方法
Rogojevic Characterization and tailoring of porous sol-gel dielectrics for interlayer dielectric applications
JPH05190685A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091109

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 10