CN1118520A - 多层金属布线的形成方法 - Google Patents

多层金属布线的形成方法 Download PDF

Info

Publication number
CN1118520A
CN1118520A CN 95104227 CN95104227A CN1118520A CN 1118520 A CN1118520 A CN 1118520A CN 95104227 CN95104227 CN 95104227 CN 95104227 A CN95104227 A CN 95104227A CN 1118520 A CN1118520 A CN 1118520A
Authority
CN
China
Prior art keywords
forming
metal wiring
insulating film
interlayer insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN 95104227
Other languages
English (en)
Inventor
矢野航作
杉山龙男
上田聪
野村登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1118520A publication Critical patent/CN1118520A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在半导体基片上用铝或铝合金形成第一层金属布线。在形成了第一层金属布线的半导体基片上，在500℃以下的温度下依次形成用作第一层间绝缘膜的第一SiO2膜及用作第二层间绝缘膜的SOG膜。在SOG膜上形成具有憎水性的分子层后，在该分子层上形成第二SiO2膜，作为第三层间绝缘膜。将第一SiO2膜、SOG膜及第二SiO2膜经过刻蚀，形成所要求的形状后，在第二SiO2膜上形成第二层金属布线。

Description

多层金属布线的形成方法
本发明涉及多层金属布线的形成方法，特别是关于在VLSI(超大规模集成电路)中以高合格率实现多层布线技术的多层金属布线形成方法。
在多层金属布线的形成方法方面，近年来随着VLSI的高度集成化，在第一层金属布线与第二层金属布线之间形成层间绝缘膜的形成方法，在双层或三层布线结构的多层金属布线形成方法中成为一项重要的基本技术，而对上述层间绝缘膜则要求具有对其上层形成的金属布线无影响的平坦度，且吸湿性要低。
以下，参照附图说明以往的多层金属布线形成方法的一个示例。
图15(a)～(d)和图16(a)～(c)所示为以往的多层金属布线形成方法的简要工序。
首先，如图15(a)所示，在半导体基片1上依次淀积膜厚30nm的Ti膜、膜厚70nm的TiN膜、膜厚700nm、含1％Si和0.5％Cu的铝(以下，这种含有其他成分的铝称为铝合金)及膜厚70nm的TiN膜，然后将由上述Ti膜、TiN膜、铝合金膜及TiN膜构成的多层金属层按布线图形形成第一层金属布线2。
再如图15(b)所示，在形成第一层金属布线2的半导体基片1上用等离子体CVD(化学气相淀积)法形成第一SiO2膜3，作为第一层间绝缘膜。
接着如图15(c)所示，在第一SiO2膜3上涂布硅烷醇的酒精溶液，然后使该硅烷醇在380℃的温度下固化，形成SOG膜4(旋转涂布玻璃膜)，作为第二层间绝缘膜。
接着如图15(d)所示，按照与根据图15(b)说明方法相同的方法，在SOG膜4上形成第二SiO2膜5，作为第三层间绝缘膜。
接着如图16(a)所示，在第二SiO2膜5上形成所要求的形状的抗蚀剂图形7，然后以该抗蚀剂图形7作掩模，对第一SiO2膜3、SOG膜4及第二SiO2膜5进行刻蚀，形成如图16(b)所示的连通孔8。
接着如图16(c)所示，在第一层金属布线2及第二SiO2膜5上依次淀积膜厚30nm的Ti膜、膜厚70nm的TiN膜、膜厚700nm、含1％Si和0.5％Cu的铝合金膜及膜厚70nm的TiN膜，然后将由上述Ti膜、TiN膜、铝合金膜及TiN膜构成的多层金属层按进行布线图形处理形成第二层金属布线9。
在上述第一层金属布线2的端缘部位会形成台阶，而该台阶又因第一SiO2膜3的作用锐化，但在第一SiO2膜3上涂布液态玻璃经固化形成的SOG膜4却对上述锐化的台阶起到缓和作用。因此借助于在层间绝缘膜上使用SOG膜4，层间绝缘膜可以缓和由第一层金属布线2形成的台阶，因而能够防止在层间绝缘膜上形成的第二层金属布线9发生断线及相邻金属布线间短路，实现良好的多层金属布线。
然而，随着半导体器件的微细化，第一层金属布线2的高宽比增大，因此对台阶均匀覆盖技术的要求也越来越严格。近年来，由于具有优良的分步敷层技术，所以，作为对这种要求的有力解决手段，采用以四乙氧基硅烷(以下记作TEOS)与臭氧(以下记作O3)进行反应的常压CVD法形成SiO2膜(以下此膜称为TEOS—O3膜)的研究，得到大力开展，从而用TEOS—O3膜取代了上述SOG膜4的代用品。
但是，由于构成第一层金属布线的铝或铝合金熔点不高，所以在高温下即超过大约500℃的温度就不能形成上述SOG膜和TEOS—O3膜。在低温下即500℃以下的温度所形成的层间绝缘膜膜质极为粗糙、且吸湿性高，这是人们熟知的。上述SOG膜和TEOS—O3膜都具有易从大气等环境中吸附水分的性质。
SOG膜和TEOS—O3膜从大气等环境中吸附的水分或薄膜本身内所含的水分向膜外放出时，将发生第二层金属布线因释放水分而造成腐蚀或断线等新的问题。这种问题在用于连接第一层金属布线和第二层金属布线的连通孔、特别是直径小于1μm的连通孔处发生得尤为显著。
因此，以往在形成第二层金属布线之前，先对层间绝缘膜进行热处理，将水分从层间绝缘膜中除去，但随着半导体器件进一步微细化，透孔的直径变得更小，而构成第一层金属布线的铝和铝合金的低熔点又限制了热处理温度和热处理时间，所以发现对层间绝缘膜进行热处理也不能完全防止第二层金属布线的腐蚀或断线。
鉴于上述，本发明的目的是提供一种尽管采用在低温下即500℃以下的温度形成的膜质粗糙的层间绝缘膜但仍能阻止层间绝缘膜吸湿、因而能防止第二层金属布线腐蚀或断线的多层金属布线的形成方法。
为达到上述目的，本发明通过用具有憎水性的分子层覆盖在500℃以下的温度下形成的层间绝缘膜，使层间绝缘膜不暴露于大气，因而可阻止层间绝缘膜的吸湿。本发明所涉及的第一种多层金属布线的形成方法包括：在半导体基片上用铝或铝合金形成的第一层金属布线的第1道工序、在形成了上述第一层金属布线的半导体基片上在低温下形成层间绝缘膜的第2道工序、在上述低温下形成的层间绝缘膜上形成具有憎水性分子层的第3道工序、将形成上述分子层的层间绝缘膜经过刻蚀形成所要求的形状的第4道工序、以及在上述经过刻蚀的层间绝缘膜上形成第二层金属布线的第5道工序。
如采用第一种多层金属布线的制作方法，在500℃以下温度下的形成的层间绝缘膜上形成具有憎水性分子层，然后将该层间绝缘膜经过刻蚀形成所要求的形状，由于在刻蚀工序中层间绝缘膜不暴露于大气，所以尽管在低温下形成的层间绝缘膜吸湿性高也难以从大气吸湿，从而能够防止多层金属布线发生腐蚀或断线。
本发明涉及的第二种多层金属布线的形成方法包括：在半导体基片上形成由铝或铝合金形成的第一层金属布线的第1道工序、在形成了上述第一层金属布线的半导体基片上在500℃温度下形成层间绝缘膜的第2道工序、将在上述500℃以下温度下形成的层间绝缘膜经过刻蚀形成所要求形状的第3道工序、在上述经过刻蚀的层间绝缘膜上形成具有憎水性分子层的第4道工序、以及在上述分子层上形成第二层金属布线的第5道工序。如采用第二种多层金属布线的形成方法，在经过刻蚀的层间绝缘膜上形成具有憎水性的分子层，然后在该分子层上形成第二层金属布线，由于在形成第二层金属布线的工序中层间绝缘膜不暴露于大气，所以尽管在低温下形成的层间绝缘膜吸湿性高也难以从大气吸湿，从而能够防止多层金属布线发生腐蚀或断线。
在第一或第二种多层金属布线形成方法中，上述分子层最好是采用甲硅烷化反应形成。
如采用上述方法，则①由于甲硅烷化反应易于在从常温到一百几十度℃之间进行，所以分子层的形成非常容易控制。②与简单的物理吸附不同，分子层与基片之间的粘附稳定性优良。③由于甲硅烷化反应所用的反应气体在LSI制造工艺中可作为提高抗浸湿性的预处理剂使用，所以不存因LSI含有杂质而影响使用的问题。④由甲硅烷化反应所形成的分子层仅是通过化学键合使分子连接而不是使分子形成层状结构，所以分子层通过水洗或等离子处理很容易除去，因而在制造过程中便于使用。⑤如在基片表面形成了分子层，基片表面与反应气体之间即不起反应，所以不再进行上述甲硅烷化反应，因而可形成均匀的分子层。⑥因进行甲硅烷化反应的反应气体的分子直径较大，所以即使层间绝缘膜的膜质粗糙，水分子也几乎不会侵入到层间绝缘膜内，因而憎水性优良。⑦由于层间绝缘膜有连通孔等凹凸部分，所以反应气体到达凸出部位和凹入部位即使存在着时间差，在孔的底部也仍容易形成分子层，所以形成的分子层可靠而且均匀。
第一或第二种多层金属布线形成方法中的分子层可用界面活性剂形成。如采用这种方法，可在层间绝缘膜上可靠地形成具有憎水性的分子层。
在第一或第二种多层金属布线形成方法中，第2道工序和第3道工序之间最好加一道把形成了层间绝缘膜的半导体基片加热到500℃以下温度，借以将层间绝缘膜内部的水分除去的工序。如采用这种方法，由于在层间绝缘膜上形成具有憎水性分子层之前已将层间绝缘膜的水分除去，所以层间绝缘膜内的水分极少，从而能够可靠地防止多层金属布线发生腐蚀或断线。
在第二种多层金属布线形成方法中，第3道工序和第4道工序之间最好加一道把形成了层间绝缘膜的半导体基片加热到500℃以下温度，借以将层间绝缘膜内部的水分除去的工序。
如采用这种方法，由于在层间绝缘膜上形成具有憎水性分子层之前已将层间绝缘膜的水分除去，即使从层间绝缘膜的形成到分子层的形成需要一段时间，但因层间绝缘膜内的水分极少，从而仍能够可靠地防止多层金属布线发生腐蚀或断线。
与本发明有关的第三种多层金属布线的形成方法，备有在半导体基片上形成由铝或铝合金构成的第一层金属布线的第1道工序、在形成了上述第一层金属布线的半导体基片上在500℃以下的温度下形成层间绝缘膜的第2道工序、在上述500℃温度下形成的层间绝缘膜上形成具有憎水性的第1分子层的第3道工序、将形成了上述第1分子层的层间绝缘膜经过刻蚀形成所要求的形状的第4道工序、在上述经过刻蚀过的层间绝缘膜上形成具有憎水性的第2分子层的第5道工序、以及在上述第2分子层上形成第二层金属布线的第6道工序。
如采用第三种多层金属布线的形成方法，在500℃以下温度下形成的层间绝缘膜上形成具有憎水性分子层后，既将该层间绝缘膜经过刻蚀形成所要求的形状，又在经过刻蚀的层间绝缘膜上形成了具有憎水性的分子层，然后在该分子层上形成第二层金属布线，由于在层间绝缘膜刻蚀工序和第二层金属布线形成工序中层间绝缘膜不暴露于大气，所以尽管在低温下形成的层间绝缘膜吸湿性高也极难从大气吸湿，从而能够可靠地防止多层金属布线发生腐蚀或断线。
在第三种多层金属布线形成方法中，第1分子层和第2分子层可用界面活性剂形成。如采用这种方法，可在层间绝缘膜上可靠地形成具有憎水性的分子层。
在第一～第三种多层金属布线形成方法中，分子层可用硅烷化合物、硅氧烷化合物、二硅氮烷化合物、二硅氧烷化合物，三硅烷化合物、哌嗪化合物、氨基锗化合物、或卤化锗化合物构成的界面活性剂形成。
在第一～第三种多层金属布线形成方法中，第2道工序可采用CVD法将有机硅烷系列材料淀积在形成了第一层金属布线的半导体基片上，从而形成层间绝缘膜。如采用这种方法，可以在500℃以下的温度下可靠地形成层间绝缘膜。
在第一～第三种多层金属布线形成方法中，第2道工序可采用液体涂布法将硅烷醇系列材料涂布在形成了第一层金属布线的半导体基片上而形成层间绝缘膜。如采用这种方法，可以在500℃以下的温度下可靠地形成层间绝缘膜。
以下将以本发明的一个实施例为例，说明有关多层金属布线形成方法，作为其前提，首先说明在多层金属布线形成方法中分子层形成工序中使用的装置。
图13示出了在分子层形成工序中使用的第1种分子层形成装置的断面结构简图。如图13所示，反应室50设有承载半导体基片51的承片台52、用红外线灯加热半导体基片51的加热设施53、将空气、水蒸汽及甲硅烷化剂的蒸气导入反应室50的导入口54以及用于将反应室50内的气体排出的排气口55。另外，为了使加热设施53的热均匀照射在半导体基片51上，反应室50的顶部作成曲面形状的热反射板。
图14示出了在分子层形成工序中使用的第2种分子层形成装置的断面结构简图。如图14所示，反应室60设有承载半导体基片61的承片台62、使承片台62的转轴63保持自由转动的基片转动设施64、用红外线灯加热半导体基片61的加热设施65、将空气、水蒸汽及甲硅烷化剂的蒸气导入反应室60的导入口66以及用于将反应室60内的气体排出的排气口67。
以下说明分子层形成工序。
首先参照图1说明多层金属布线所用的层间绝缘膜由于是在低温下形成因而膜质粗糙的情况。在图1中，对3种膜进行比较。第1种绝缘膜以TEOS和O2作为原料气，采用低压CVD法(LPCVD法)在720℃的淀积温度下淀积而成，第2种绝缘膜以TEOS和O3作为原料气，采用低压CVD法在450℃的淀积温度下淀积而成，第3种绝缘膜则是以TEOS和O3作为原料气，采用常压CVD法(APCVD法)在450℃的淀积温度下淀积而成的。图1示出了对第1～第3种绝缘膜进行傅里叶变换红外吸收光谱测定(FTIR测定)时的结果，纵轴表示用FTIR测定的波数的峰值高度(任意单位)。波数的峰值高度表示Si与O的键合强度，峰值高度高时意味着形成SiO2膜时，其Si与O键合强度大。在低温下形成的第1和第3种绝缘膜，Si—O的键合都弱，表示其膜质粗糙。
这种在低温下形成、Si与O键合弱的粗糙绝缘膜是与化学计算法(化学计算值)不相符合的膜，膜中含有的悬空键或SiOH键多，所以有很多微细的空孔。因此，具有易从大气中吸附水分的性质。在图2中，(a)表示具有微细空孔易于吸湿的层间膜表面、(b)表示没有微细空孔难于吸湿的层间膜表面。本发明借助于在易吸湿的层间膜表面上形成的分子层，使层间膜具有憎水性，从而可防止吸附水分。
形成分子层的反应如下式所示。
         2Si－OH＋(CH3)3SiNHSi(CH3)3
上列化学式中的Si－OH表示基片表面的状态，在粗糙的绝缘膜中，Si－OH处于与大气接触的状态。当表面被OH覆盖时(例如在铝合金金属膜上发生的情况)，是在其表面上形成薄的氧化层，此氧化层即为OH的状态。
在由Si－OH构成的基片表面上，例如采用六甲基二硅氮烷，则Si－OH的H与与Si(CH3)3起置换反应。由这种反应生成的NH3作为气体排出(在以上化学式中用↑表示)。基片表面如被碳氢化合物覆盖，则具有憎水性的性质，不从大气中吸附水分(参照图2b)。关于碳氢化合物的憎水性，在J.L.Moilliet著"Waterproofing andWater—repellency"(防水与憎水性)(ELSEVIER出版公司1963)一书中有说明。
图3所示为基片表面具有憎水性时的效果。将由TEOS和O3作为原料气采用常压CVD法在450℃淀积温度下形成的SiO2所构成的绝缘膜放置在大气中，然后用升温脱析装置(热解析分光仪)对从100℃加热到200℃时的水分进行分析，并给出了从水分放出量鉴定吸附水分量的结果。在图3中，虚线表示基片表面上没有形成分子层时的吸附水分量，可以看出在淀积后24小时吸湿量急剧增加。图3中实线表示基片表面上形成了分子层时的吸附水分量，可以看出吸湿量降低。所用试片是在SiO2构成的绝缘膜形成后数小时以内形成的上述分子层。如图3实线所示，在24小时期间，虽仍可看到吸湿量的增加，但可以认为这是在形成分子层之前吸湿的影响。
如上所述，分子层的形成采用甲硅烷化反应，这种甲硅烷化反应，①H2O或OH基与例如六甲基二硅氮烷在常温到一百几十℃之间易于进行反应，所以分子层的形成非常容易控制，②例如六甲基二硅氮烷与基片起化学反应，而且是化学键合，所以与简单的物理吸附不同，分子层与基片的粘附稳定性优良。另外，例如六甲基二硅氮烷在LSI制造工艺中可作为在涂布防护剂之前提高抗浸湿性的预处理剂使用，可以证明在LSI的使用上不存在问题(例如含有杂质的影响等)。同时，分子层仅是通过化学键合使分子连接而不是分子形成层状，所以分子层通过水洗或等离子处理很容易除去，因而在制造工艺中易于使用。
如在基片表面形成了分子层，基片表面被CH3基覆盖，则基片表面与反应气体的CH3之间即不起反应，所以上述甲硅烷化反应不再进行。
再者，例如含有六甲基二硅氮烷的反应气体，因其分子直径较大，所以即使是膜质粗糙的基片，水分子也几乎不会进入到基片以内。
图4(a)～(c)示出了分子层的形成过程，在该图中，2为由铝合金构成的第一层金属布线、3为层间绝缘膜、10为分子层，而10a表示反应气体的分子。如图4(a)～(c)所示，层间绝缘膜虽有连通孔等凹凸部分，但即使反应气体到达凸出部位和凹入部位存在着时间差，仍能可靠而且均匀地形成分子层。也就是说，如图4(a)所示，凸出部位先被CH3基覆盖，而由于被CH3基覆盖的部分不再进行其上述反应，则如图4(b)所示，到达被CH3基覆盖部分的气体经过返跳会移动到下一个部位进行反应。这种现象在短时间内接连不断地进行，所以如图4(c)所示，在孔的底部也容易形成分子层。
图1所示为对采用低压CVD法和常压CVD法形成的绝缘膜进行傅里叶变换红外吸收光谱测定(FTIR测定)时的结果。
图2(a)所示为具有微细空孔易于吸湿的层间绝缘膜的表面状态，图2(b)表示没有微细空孔难于吸湿的层间绝缘膜的表面状态。
图3所示为在以TEOS和O3作为原料气，采用常压CVD法，在450℃的淀积温度下形成的层间绝缘膜上形成分子层时和不形成分子层时的吸附水分量。
图4(a)～(c)为表示在本发明各实施例中分子层形成过程的断面图。
图5(a)～(d)为与本发明第1实施例有关的多层金属布线形成方法各工序的断面图。
图6(a)～(c)为与本发明第1实施例有关的多层金属布线形成方法各工序的断面图。
图7为对采用与本发明第1实施例有关的多层金属布线形成方法制成的多层金属布线进行电气特性测定时所用的多层金属布线断面图。
图8(a)～(d)为与本发明第2实施例有关的多层金属布线形成方法各工序的断面图。
图9(a)～(c)为与本发明第2实施例有关的多层金属布线形成方法各工序的断面图。
图10(a)～(d)为与本发明第3实施例有关的多层金属布线形成方法各工序的断面图。
图11(a)～(c)为与本发明第3实施例有关的多层金属布线形成方法各工序的断面图。
图12所示为在本发明各实施例中所用层间绝缘膜的吸湿量测定结果。
图13为在本发明各实施例中所用第1种分子层形成装置的断面简图。
图14为在本发明各实施例中所用第2种分子层形成装置的断面简图。
图15(a)～(d)为以往的多层金属布线形成方法各工序的断面图。
图16(a)～(c)为以往的多层金属布线形成方法各工序的断面图。
(第1实施例)
以下参照附图说明本发明的第1实施例。
图5(a)～(d)和图6(a)～(c)为表示与本发明第1实施例有关的多层金属布线形成方法各工序的断面图。
首先，如图5(a)所示，在半导体基片1上依次淀积膜厚30nm的Ti膜、膜厚70nm的TiN膜、膜厚700nm铝合金膜及膜厚70nm的TiN膜，然后将由上述Ti膜、TiN膜、铝合金膜及TiN膜构成的多层金属层按布线图形形成第一层金属布线2。
接着，在形成第一层金属布线2的半导体基片1上供给SiH4和N2O的混合气，如图5(b)所示，在半导体基片1上形成第一SiO2膜3，作为第一层间绝缘膜。
接着，在第一SiO2膜3上涂布硅烷醇的酒精溶液后，使该硅烷醇在380℃的温度下固化，如图5(c)所示，在第一SiO2膜3上形成SOG膜4，作为第二层间绝缘膜。
然后，利用图13所示的第1种分子层形成装置，在SOG膜4上形成具有憎水性的分子层10，但从SOG膜4的形成到分子层10的形成如果需要数小时以上的时间时，则应在形成分子层10之前要把形成了SOG膜4的半导体基片1加热到500℃以下温度(例如数百℃的温度)，以将SOG膜4所吸附的水分或SOG膜4内所含的水分除去。这种加热处理用设置在反应室50的加热设施53进行。
为了在SOG膜4的表面上形成羟基，将空气或水蒸汽从导入口54送入反应室50内，仅需几秒钟时间，就可将使SOG膜4在极短时间内暴露于空气或水蒸汽环境中。然后，将加热到130℃使之气化了的六甲基二硅氮烷从导入口54送入几分钟，在SOG膜4上形成具有憎水性的分子层10。
接着，如图5(d)所示，按照与上述第一SiO2膜3同样的方法，在形成了分子层10(在图5d上分子层10省略)的SOG膜4上形成第二SiO2膜5作为第三层间绝缘膜。
接着，如图6(a)所示，在第二SiO2膜5上形成所需形状的抗蚀剂图形7，然后以该抗蚀剂图形7作掩模，对第一SiO2膜3、SOG膜4及第二SiO2膜5进行刻蚀，形成如图6(b)所示的连通孔8。
接着如图6(c)所示，在第一层金属布线2及第二SiO2膜5上依次淀积膜厚30nm的Ti膜、膜厚70nm的TiN膜、膜厚700nm的铝合金膜及膜厚70nm的TiN膜，然后在由上述Ti膜、TiN膜、铝合金膜及TiN膜构成的多层金属层上按照布线图形形成第二层金属布线9。
以下说明为评价第1实施例而进行的鉴定测试。
图7示出了用于测定多层金属布线合格率的多层金属布线的断面结构，该多层金属布线中的第一层金属布线2和第二层金属布线9通过10万个连通孔串联，用来对因吸附水分造成断线的多层金属布线的电气特性进行简易的评定。
按照上述各工序制成的具有图7所示断面的多层金属布线，用于测定2500个试片的电气特性并求出合格率。其结果如表1所示，求得的合格率在99％以上。此时的连通孔直径为1.2微米。而按照除分子层10形成工序以外与以往相同的工序制作的、其连通孔直径为1.0微米的多层金属布线，合格率却为74％。
〔表1〕
布线的合格率(正品率)
第1实施例     99.2％
以往例     74.4％
按照如上所述的第1实施例，在形成了SOG膜4之后，由于在SOG膜4上形成了由具有憎水性的六甲基二硅氮烷构成的分子层10，可以阻止强吸湿性的SOG膜4吸附水分，所以能够可靠地防止第二层金属布线9发生电气断线。
(第2实施例)
以下参照附图说明本发明的第2实施例。
图8(a)～(d)和图9(a)～(c)为表示与本发明第2实施例有关的多层金属布线形成方法各工序的断面图。
与第1实施例相同，如图8(a)所示在半导体基片1上形成了第一层金属布线2，然后，如图8(b)所示，在形成了第一层金属布线2的半导体基片1上形成第一SiO2膜3，作为第一层间绝缘膜然后如图8(c)所示，在第一SiO2膜3上形成SOG膜4，作为第二层间绝缘膜。
下一步与第1实施例不同，不是形成分子层10，而是如图8(d)所示在SOG膜4上形成第二SiO2膜5作为第三层间绝缘膜。
接着，如图9(a)所示，在第二SiO2膜5上形成所要求的形状的抗蚀剂图形7。然后，如图9(b)所示以该抗蚀剂图形7作掩模，对第一SiO2膜3、SOG膜4及第二SiO2膜5进行刻蚀，形成连通孔8。然后与第1实施例相同，在第二SiO2膜5上形成具有憎水性的分子层10。
接着如图9(c)所示，在第一层金属布线2及第二SiO2膜5上依次淀积膜厚30nm的Ti膜、膜厚70nm的TiN膜、膜厚700nm的铝合金膜及膜厚70nm的TiN膜，然后在由上述Ti膜、TiN膜、铝合金膜及TiN膜构成的多层金属层上按照布线图形形成第二层金属布线9。
以下说明为评价第2实施例而进行的鉴定测试。
按照上述各工序制成具有图7所示断面的多层金属布线，用来测定2500个试片的电气特性并求出合格率。其结果如表2所示，求得的合格率在97％以上。此时的连通孔直径为1.0微米。而按照除分子层10形成工序以外与以往相同的工序制作的、其连通孔直径为1.0微米的多层金属布线，合格率却为57％。
〔表2〕
布线的合格率(正品率)
第2实施例     97.4％
以往例     57.0％
对于连通孔直径为11.0微米的多层金属布线来说，在连通孔处形成的SOG膜4非常薄，因而第二层金属布线9很容易发生断线，但如按照第2实施例，由于是在对吸湿剧烈的SOG膜4进行刻蚀之后才形成由具有憎水性的六甲基二硅氧烷构成的分子层10，所以能够阻止SOG膜4吸湿、从而可靠地防止第二层金属布线9发生电气断线。
(第3实施例)
以下参照附图说明本发明的第3实施例。
图10(a)～(d)和图11(a)～(c)为表示与本发明第3实施例有关的多层金属布线形成方法各工序的断面图。
与第1实施例相同，如图10(a)所示在半导体基片1上形成了第一层金属布线，然后，如图10(b)所示，在形成了第一层金属布线2的半导体基片1上形成第一SiO2膜3，作为第一层间绝缘膜再如图10(c)所示，在第一SiO2膜3上形成SOG膜4，作为第二层间绝缘膜。
下一步，与第1实施例相同，在SOG膜4上形成具有憎水性的第1分子层10A，然后，如图10(d)所示，在形成了第1分子层10A的SOG膜4(在图10d中第1分子层10A省略)上形成第二SiO2膜5作为第三层间绝缘膜。
接着，如图11(a)所示，在第二SiO2膜5上形成所要求形状的抗蚀剂图形7，然后，以该抗蚀剂图形7作掩模，对第一SiO2膜3、SOG膜4及第二SiO2膜5进行刻蚀，形成如图11(b)所示的连通孔8。
接着，在第一层金属布线2及第二SiO2膜5上形成第2分子层10B后，如图11(c)所示，在第一层金属布线2及第二SiO2膜5上依次淀积膜厚30nm的Ti膜、膜厚70nm的TiN膜、膜厚700nm的铝合金膜及膜厚70nm的TiN膜，然后在由上述Ti膜、TiN膜、铝合金膜及TiN膜构成的多层金属层上按照布线图形形成第二层金属布线9。
以下说明为评价第3实施例而进行的鉴定测试。
按照上述各工序制成具有如图11(c)所示断面的多层金属布线，用来测定2500个试样的电气特性，并求出合格率。其结果如表3所示，求得的合格率在99％以上。此时的连通孔直径为1.0微米。而按照除分子层10形成工序以外与以往相同的工序制作的、其连通孔直径为1.0微米的多层金属布线，合格率却为57％。
〔表3〕
布线的合格率(正品率)
第3实施例     99.4％
以往例     57.0％
如按照第3实施例，在由于在SOG膜4上形成具有憎水性的第1分子层10A的同时，对SOG膜4进行刻蚀之后又形成了具有憎水性的第2分子层10B，几乎可以完全阻止强吸湿性的SOG膜4吸湿，所以大致能够完全防止连通孔直径为1.0微米的多层金属布线的第二层金属布线9发生电气断线。
另外，在上述各实施例中，虽然层间绝缘膜为由第一SiO2膜3、SOG膜4及第二SiO2膜5组成的三层结构，但不论有多少层间绝缘膜，其效果一律相同。
在上述各实施例中，虽然第一SiO2膜3和第二SiO2膜5是通过供给SiH4和N2O的混合气，采用等离子体CVD法形成的，但是，也可以代之以供给四乙氧基硅烷和O2的混合气或四乙氧基硅烷和O3的混合气，采用等离子体CVD法或常压CVD法来形成第一和第二层间绝缘膜。
另外，在上述各实施例中，虽然是用SOG膜4用作第二层间绝缘膜，但是如果代之以采用在以往技术项中说明的TEOS—O3膜时，也可获得本发明的效果。
图12为说明TEOS—O3膜具有的吸湿性的特性图，图中示出了将TEOS—O3膜加热并对该TEOS—O3膜放出的水分进行质量分析所得的结果。在图12中，作为试片的是淀积后在大气中放置了24小时的TEOS—O3膜试片及放置了144小时的试片，并且为了显示出TEOS—O3膜的吸湿量大，在图中还示出了供给四乙氧基硅烷和O2的混合气，采用等离子体CVD法淀积而成的P—TEOS膜(膜淀积后在大气中放置了24小时)的试片。由图12可以看出，当加热温度为100℃～200℃时，放出的吸附水分达到峰值、而在峰值处TEOS—O3膜的吸湿量约为P—TEOS膜的6倍。由此可知，TEOS—O3膜是与SOG膜4同样的吸湿性强的膜，都存在着在以往技术项中说明的问题。表4列出了构成层间绝缘膜的材料及形成方法与层间绝缘膜的致密性及吸湿性的关系。〔表4〕
Figure A9510422700281
除了用SiH4系列材料以等离子体CVD法形成的层间绝缘膜以外，吸湿量都不低，所以在使用SiH4系列材料以等离子体CVD法形成的层间绝缘膜的场合，应用本发明是令人满意的。
在在上述各实施例中，虽然使用了二硅氮烷化合物中的六甲基二硅氮烷，作为形成分子层的材料但也可以代之以使用其他的二硅氮烷化合物、硅烷化合物、硅氧烷化合物、三硅氮烷化合物、哌嗪化合物、氨基锗化合物、或卤化锗化合物。
再者，在上述各实施例中，使用的是第1种分子层形成装置，将气化了的六甲基二硅氮烷供入几分钟，形成具有憎水性的分子层10、10A、10B，但也可代之以使用第2种分子层形成装置来形成分子层，即一边转动承片台62进而转动半导体基片1，一边将六甲基二硅氮烷溶液滴到半导体基片1上。

Claims (23)

1.多层金属布线的形成方法，其中包括：
在半导体基片上形成用铝或铝合金形成的第一层金属布线的第1道工序、
在形成了上述第一层金属布线的半导体基片上在500℃以下的温度下形成层间绝缘膜的第2道工序、
在上述在500℃以下温度下形成的层间绝缘膜上形成具有憎水性分子层的第3道工序、
将形成上述分子层的层间绝缘膜经过刻蚀形成所要求的形状的第4道工序、以及
在上述经过刻蚀的层间绝缘膜上形成第二层金属布线的第5道工序。
2.如权利要求1的多层金属布线的形成方法，其中：
上述分子层采用甲硅烷化反应形成。
3.如权利要求1的多层金属布线的形成方法，其中：
上述分子层采用界面活性剂形成。
4.如权利要求3的多层金属布线的形成方法，其中：
上述界面活性剂含有硅或锗。
5.如权利要求3的多层金属布线的形成方法，其中：
上述界面活性剂是：硅烷化合物、硅氧烷化合物、二硅氮烷化合物、三硅氮烷化合物、哌嗪化合物、氨基锗化合物、或卤化锗化合物。
6.如权利要求1的多层金属布线的形成方法，其中：
在上述第2道工序和上述第3道工序之间进一步备有把形成了上述层间绝缘膜的半导体基片在500℃以下的温度下加热，将上述层间绝缘膜内部的水分除去的工序。
7.如权利要求1的多层金属布线的形成方法，其中：
在上述第2道工序中采用CVD法将有机硅烷系列材料淀积在形成了上述第一层金属布线的半导体基片上，从而形成层间绝缘膜的工序。
8.如权利要求1的多层金属布线的形成方法，其中：
在上述第2道工序中采用液体涂布法，将硅烷醇系列材料涂布在形成了上述第一层金属布线的半导体基片上，从而形成层间绝缘膜的工序。
9.多层金属布线的形成方法，其特征是包括：
在半导体基片上用铝或铝合金形成的第一层金属布线的第1道工序、
在形成了上述第一层金属布线的半导体基片上在500℃以下的温度下形成层间绝缘膜的第2道工序、
将上述在500℃以下的温度下形成的层间绝缘膜经过刻蚀形成所要求的形状的第3道工序、
在上述经过刻蚀的层间绝缘膜上形成具有憎水性分子层的第4道工序、以及
在上述分子层上形成第二层金属布线的第5道工序。
10.如权利要求9的多层金属布线的形成方法，其中：
上述分子层采用甲硅烷化反应形成。
11.如权利要求9的多层金属布线的形成方法，其中：
上述分子层采用界面活性剂形成。
12.如权利要求11的多层金属布线的形成方法，其中：
上述界面活性剂含有硅或锗。
13.如权利要求11的多层金属布线的形成方法，其中：
上述界面活性剂是：硅烷化合物、硅氧烷化合物、二硅氮烷化合物、三硅氮烷化合物、哌嗪化合物、氨基锗化合物、或卤化锗化合物。
14.如权利要求9的多层金属布线的形成方法，其中：
在上述第2道工序和上述第3道工序之间进一步还有一道把形成了上述层间绝缘膜的半导体基片在500℃以下的温度下加热，以将上述层间绝缘膜内部的水分除去的工序。
15.如权利要求9的多层金属布线的形成方法，其中：
在上述第3道工序和上述第4道工序之间还有一道把形成了上述层间绝缘膜的半导体基片在500℃以下的温度以下加热，将上述层间绝缘膜内部的水分除去的工序。
16.如权利要求9的多层金属布线的形成方法，其中：
在上述第2道工序中采用CVD法将有机硅烷系列材料淀积在形成了上述第一层金属布线的半导体基片上，从而形成层间绝缘膜的工序。
17.如权利要求9的多层金属布线的形成方法，其中：
在上述第2道工序中采用液体涂布法将硅烷醇系列材料涂布在形成了上述第一层金属布线的半导体基片上，从而形成层间绝缘膜的工序。
18.多层金属布线的形成方法，其特征是包括：
在半导体基片上用由铝或铝合金形成的第一层金属布线的第1道工序、
在形成了上述第一层金属布线的半导体基片上在500℃以下的温度下形成层间绝缘膜的第2道工序、
在上述500℃以下的温度下形成的层间绝缘膜上形成具有憎水性的第1分子层的第3道工序、
将形成了上述第1分子层的层间绝缘膜，经过刻蚀形成所要求形状的第4道工序、
在上述经过刻蚀的层间绝缘膜上形成具有憎水性的第2分子层的第5道工序、以及
在上述第2分子层上形成第二层金属布线的第6道工序。
19.如权利要求18的多层金属布线的形成方法，其中：
上述第1分子层及第2分子层采用界面活性剂形成。
20.如权利要求19的多层金属布线的形成方法，其中：
上述界面活性剂含有硅或锗。
21.如权利要求19的多层金属布线的形成方法，其中：
上述界面活性剂是：硅烷化合物、硅氧烷化合物、二硅氮烷化合物、三硅氮烷化合物、哌嗪化合物、氨基锗化合物、或卤化锗化合物。
22.如权利要求19的多层金属布线的形成方法，其中：
在上述第2道工序中采用CVD法将有机硅烷系列材料淀积在形成了上述第一层金属布线的半导体基片上，从而形成层间绝缘膜的工序。
23.如权利要求19的多层金属布线的形成方法，其中：
在上述第2道工序中采用液体涂布法将硅烷醇系列材料涂布在形成了上述第一层金属布线的半导体基片上，从而形成层间绝缘膜的工序。
CN 95104227 1994-04-15 1995-04-13 多层金属布线的形成方法 Withdrawn CN1118520A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP076875/94 1994-04-15
JP7687594 1994-04-15

Publications (1)

Publication Number Publication Date
CN1118520A true CN1118520A (zh) 1996-03-13

Family

ID=13617818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 95104227 Withdrawn CN1118520A (zh) 1994-04-15 1995-04-13 多层金属布线的形成方法

Country Status (2)

Country Link
EP (1) EP0678913A1 (zh)
CN (1) CN1118520A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403265A (zh) * 2010-09-19 2012-04-04 北大方正集团有限公司 一种半导体器件通孔的形成方法
CN111952156A (zh) * 2019-05-17 2020-11-17 珠海零边界集成电路有限公司 一种向硅衬底扩散铂或金的方法及快恢复二极管制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3827056B2 (ja) * 1999-03-17 2006-09-27 キヤノンマーケティングジャパン株式会社 層間絶縁膜の形成方法及び半導体装置
US6576980B1 (en) * 1999-11-30 2003-06-10 Agere Systems, Inc. Surface treatment anneal of hydrogenated silicon-oxy-carbide dielectric layer
US6605549B2 (en) * 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US11315828B2 (en) 2018-08-15 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal oxide composite as etch stop layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2017720C (en) * 1990-05-29 1999-01-19 Luc Ouellet Sog with moisture-resistant protective capping layer
JPH0766287A (ja) * 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403265A (zh) * 2010-09-19 2012-04-04 北大方正集团有限公司 一种半导体器件通孔的形成方法
CN111952156A (zh) * 2019-05-17 2020-11-17 珠海零边界集成电路有限公司 一种向硅衬底扩散铂或金的方法及快恢复二极管制备方法

Also Published As

Publication number Publication date
EP0678913A1 (en) 1995-10-25

Similar Documents

Publication Publication Date Title
CN1050694C (zh) 半导体器件及其制造方法
CN104593747B (zh) 使用含氧前体的介电阻挡层沉积
CN1279588C (zh) 恢复电介质膜及电介质材料中疏水性的方法
CN1160766C (zh) 半导体器件及其制造方法
KR100816698B1 (ko) 다공성 ｓｏｇ 필름의 제조방법
CN1139977C (zh) 具有低介电常数绝缘膜的半导体器件及其制造方法
EP1786028B1 (en) Coating solution for forming adhesion reinforcing layer and method of manufacturing a semiconductor device
KR101105622B1 (ko) 다공질막의 전구체 조성물 및 그 조제 방법, 다공질막 및 그 제조 방법, 그리고 반도체 장치
JP2008117903A (ja) 半導体装置の製造方法
CN1645608A (zh) 低k和超低k SiCOH介质膜及其制作方法
CN1788347A (zh) 多孔低k介质互连结构
CN1309074C (zh) 衬底上的电互连结构及其制作方法
EP1867687B9 (en) Precursor composition for porous membrane and process for preparation thereof, porous membrane and process for production thereof, and semiconductor device
CN1208247A (zh) 生成加氟绝缘薄膜的方法
CN1728375A (zh) 半导体装置及其制造方法
CN1823406A (zh) 低介电常数膜及其制造方法、以及使用它的电子器件
KR100743440B1 (ko) 노광광 차폐막 형성용 재료, 다층 배선 및 이의 제조 방법,및 반도체 장치
CN1118520A (zh) 多层金属布线的形成方法
JPH07335758A (ja) 多層金属配線の形成方法
JP4563894B2 (ja) シリカ系被膜の製造方法および半導体装置の製造方法
KR101013483B1 (ko) 반도체 장치의 제조 방법
JP5267552B2 (ja) 配線基板、半導体装置及び半導体装置の製造方法
CN1096704C (zh) 包括绝缘膜的半导体器件及其制造方法
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
JP4982012B2 (ja) 疎水性多孔質ｓｏｇ膜の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C03 Withdrawal of patent application (patent law 1993)
WW01 Invention patent application withdrawn after publication