JPH0549126B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路における出力駆動回路
に関し、特に出力側を駆動するバイポーラトラン
ジスタのベース電流を負荷電流の変動に対して調
整し一定のドライブ比を得るようにした半導体集
積回路における出力駆動回路に関する。

〔従来の技術〕

従来、この種の出力駆動回路としては、バイポ
ーラトランジスタを二段に用いて形成したものが
ある。

第５図は従来のかかる一例を示す出力駆動回路
図である。

第５図に示すように、この出力駆動回路は、一
端が第二の電源端子６に且つ他端が節点２４に接
続された抵抗２１と、一端が第二の電源端子に且
つ他端が節点２５に接続された抵抗２２と、コレ
クタが節点２５に、ベースが節点２４に且つエミ
ツタが節点２６に接続されたNPN型バイポーラ
トランジスタ２０と、一端が節点２６に且つ他端
が第一の電源端子５に接続された抵抗２３と、コ
レクタが出力端子７に、ベースが節点２６に且つ
エミツタが第一電源端子５に接続されたNPN型
バイポーラトランジスタ４とを有している。

この出力駆動回路は抵抗２１を介してバイポー
ラトランジスタ２０のベース電流が第二の電源端
子６より供給されて能動状態となり、コレクタ電
流が流れる。この時、バイポーラトランジスタ２
０のコレクタ電流は抵抗２２により制限されてい
る。このバイポーラトランジスタ２０のベース電
流とコレクタ電流の和がエミツタ電流となり、抵
抗２３を流れる電流とバイポーラトランジスタ４
のベース電流とに分流する。これにより、バイポ
ーラトランジスタ４は能動状態となり、出力端子
７および第二の電源端子６間に接続されている負
荷の駆動用電流がとりだされる。

〔発明が解決しようとする問題点〕

上述した従来の出力駆動回路は、出力トランジ
スタ４のベース電流駆動を抵抗２３により制限し
ているが、負荷電流の変動に依らずベース電流が
一定となつている。従つて、負荷電流が小さい場
合にはベース電流が過大になり、無駄な電力の消
費となるという欠点がある。

一方、負荷電流が大きい場合にはベース電流が
過少となるので、出力トランジスタ４のエミツ
タ・コレクタ間電圧が大きくなり、コレクタ損失
が大きくなるという欠点がある。

また、出力トランジスタ４のエミツタ・コレク
タ間電圧は出力電圧であるので、負荷電流の変動
に対し出力電圧の変動が大きいという欠点も生ず
る。

本発明の目的は、かかるバイポーラトランジス
タのベース電流を負荷電流の変動に対して調整し
一定のドライブ比を得ること、すなわち出力電圧
の変動を少なくすること、およびベース電流の過
大による消費電力を少なく且つコレクタ損失を抑
制することを実現する半導体装置における出力駆
動回路を提供することにある。

〔問題点を解決するための手段〕

本発明の半導体集積回路における出力駆動回路
は、エミツタおよびコレクタをそれぞれ第一の電
源端子および外部出力端子に接続される第一のバ
イポーラトランジスタと、ベースおよびエミツタ
をそれぞれ前記第一のバイポーラトランジスタの
ベースおよびエミツタに接続される第二のバイポ
ーラトランジスタと、第二の電源端子と前記第二
のバイポーラトランジスタのコレクタおよびベー
スとの間に接続されるカレントミラー回路とを有
し、前記カレントミラー回路により前記第二のバ
イポーラトランジスタのコレクタ電流に比例した
電流を前記第一および第二のバイポーラトランジ
スタのベース電流として供給するように構成され
る。

〔実施例〕

次に、本発明の実施例について図面を参照して
説明する。

第１図は本発明の第一の実施例を示す出力駆動
回路図である。

第１図に示すように、点線で示す回路Ｃは、ソ
ースが第二電源端子６に、ゲートおよびドレイン
がともに節点８に接続されたＰ型MOSトランジ
スタ１と、ソースが第二電源端子６に、ゲートが
節点８に且つドレインが節点９に接続されたＰ型
MOSトランジスタ２とからなるカレントミラー
回路である。

本実施例の出力駆動回路は、上記カレントミラ
ー回路Ｃに加え、コレクタが出力端子７に、ベー
スが節点９に且つエミツタが第一電源端子５に接
続されたNPN型バイポーラトランジスタ（第一
のバイポーラトランジスタ）４と、コレクタが節
点８に、ベースが節点９に且つエミツタが第一電
源端子５に接続されたNPN型バイポーラトラン
ジスタ３（第二のバイポーラトランジスタ）とを
有して構成される。

かかる構成の出力駆動回路においては、あらか
じめＰ型MOSトランジスタ１に対しＰ型MOSト
ランジスタ２に流れる電流の大きさに比率を与え
るもので、Ｐ型トランジスタ１のドレイン電流の
Ｋ倍の電流がＰ型MOSトランジスタ２のドレイ
ン電流として流れる様にしてある。また、第一の
バイポーラトランジスタ４に対し第二のバイポー
ラトランジスタ３に流れる電流の大きさに比率を
与え、第一のバイポーラトランジスタ４のエミツ
タ電流の１／Ｌ倍の電流が第二のバイポーラトラ
ンジスタ３のエミツタ電流として流れる様にして
ある。尚、上述のＫ、Ｌは１より大きい数であ
る。

このように構成することにより、第一のバイポ
ーラトランジスタ４のコレクタ電流のＫ／Ｌ倍の
電流がＰ型MOSトランジスタ２のドレイン電流
として流れる。ここで、Ｌを十分に大きい値に選
べば、第一のバイポーラトランジスタ４のベース
電流に対する第二のバイポーラトランジスタ３の
ベース電流の比率は小さくなり、Ｐ型MOSトラ
ンジスタ２のドレイン電流の全んどが第一のバイ
ポーラトランジスタ４のベース電流となる。

以上により、第一のバイポーラトランジスタ４
には、常時負荷電流と一定の比率にあるベース電
流が流れることになる。尚、負荷は出力端子７と
第二の電源端子６間に接続される。

第２図は本発明の第二の実施例を示す出力駆動
回路図である。

第２図に示すように、カレントミラー回路Ｃ
は、エミツタが第二電源端子６に、ベースおよび
コレクタが節点８に接続されたPNP型バイポー
ラトランジスタ１０と、エミツタが第二電源端子
６に、ベースが節点８に且つコレクタが節点９に
接続されたPNP型バイポーラトランジスタ１１
とから構成される。また、第一のバイポーラトラ
ンジスタはコレクタが出力端子７に、ベースが接
点９に且つエミツタが第一電源端子５に接続され
たNPN型バイポーラトランジスタ４であり、第
二のバイポーラトランジスタはコレクタが節点８
に、ベースが節点９に且つエミツタが第一電源端
子５に接続されたNPN型バイポーラトランジス
タ３である。

かかる構成の出力駆動回路の動作は、第１図に
示したカレントミラー回路ＣがPNP型バイポー
ラトランジスタ１０，１１に置換えられている点
を除いては同様の動作を行う。

第３図は本発明の第三の実施例を示す出力駆動
回路図である。

第３図に示すように、カレントミラー回路Ｃ
は、ドレインおよびゲートが節点１６に、ソース
が第二電源端子６に接続されたＮ型MOSトラン
ジスタ１４と、ドレインが節点１７に、ゲートが
節点１６に且つソースが第二電源端子６に接続さ
れたＮ型MOSトランジスタ１５とから構成され、
第一のバイポーラトランジスタはエミツタが第一
電源端子５に、ベースが節点１７に且つコレクタ
が出力端子７に接続されたPNP型バイポーラト
ランジスタ１３からなり、また第二のバイポーラ
トランジスタはエミツタが第一電源端子５に、ベ
ースが節点１７に且つコレクタが節点１６に接続
されたPNP型バイポーラトランジスタ１２から
なる。

本実施例は第１図に示した第一の実施例におけ
るNPN型バイポーラトランジスタ３，４をPNP
型バイポーラトランジスタ１２，１３に置換え、
同様にカレントミラー回路Ｃを構成するＰ型
MOSトランジスタ１，２をＮ型MOSトランジス
タ１４，１５に置換えたものであり、回路の動作
原理は前記第一の実施例と同様である。

第４図は本発明の第四の実施例を示す出力駆動
回路図である。

第４図に示すように、カレントミラー回路Ｃ
は、コレクタおよびベースが節点１６に、エミツ
タが第二電源端子６に接続されたNPN型バイポ
ーラトランジスタ１８と、コレクタが節点１７
に、ベースが節点１６に且つエミツタが第二電源
端子６に接続されたNPN型バイポーラトランジ
スタ１９とから構成され、また第一のバイポーラ
トランジスタはエミツタが第一電源端子５に、ベ
ースが節点１７に且つコレクタが出力端子７に接
続されたPNP型バイポーラトランジスタ１３か
らなり、第二のバイポーラトランジスタはエミツ
タが第一電源端子５に、ベースが節点１７に且つ
コレクタが節点１６に接続されたPNP型バイポ
ーラトランジスタ１２からなる。

本実施例は第２図に示した第二の実施例におけ
るNPN型バイポーラトランジスタ３，４をPNP
型バイポーラトランジスタ１２，１３に置換え、
同様にカレントミラー回路を構成するPNP型バ
イポーラトランジスタ１０，１１をNPN型バイ
ポーラトランジスタ１８，１９に置換えたもので
あり、回路の動作原理は前記第一および前記第二
の実施例と等しいものである。

〔発明の効果〕

以上説明したように、本発明は出力端子側を駆
動するバイポーラトランジスタのベース電流が負
荷電流に対し一定の比率となること、即ちドライ
ブ比が負荷電流値に依らず一定となることによ
り、負荷電流が小さい場合にベース電流が過大と
なつて損失が大きくなるということがないという
効果がある。

また、負荷電流が大きい場合にも十分なベース
電流が供給されコレクタ損失の増大とはならない
という効果がある。

更に、負荷変動全体を通じて出力電圧の変動が
小さくなるという効果もある。

【図面の簡単な説明】

第１図は本発明の第一の実施例を示す出力駆動
回路図、第２図は本発明の第二の実施例を示す出
力駆動回路図、第３図は本発明の第三の実施例を
示す出力駆動回路図、第４図は本発明の第四の実
施例を示す出力駆動回路図、第５図は従来の一例
を示す出力駆動回路図である。 １，２……Ｐ型MOSトランジスタ、３，４，
１８，１９……NPN型バイポーラトランジスタ、
５……第一電源端子、６……第二電源端子、７…
…出力端子、８，９，１６，１７……節点、１０
〜１３……PNP型バイポーラトランジスタ、１
４，１５……Ｎ型MOSトランジスタ、Ｃ……カ
レントミラー回路。

Claims (1)

1. 【特許請求の範囲】 １ エミツタおよびコレクタをそれぞれ第一の電
   源端子および外部出力端子に接続される第一のバ
   イポーラトランジスタと、ベースおよびエミツタ
   をそれぞれ前記第一のバイポーラトランジスタの
   ベースおよびエミツタに接続される第二のバイポ
   ーラトランジスタと、第二の電源端子と前記第二
   のバイポーラトランジスタのコレクタおよびベー
   スとの間に接続されるカレントミラー回路とを有
   し前記カレントミラー回路により前記第二のバイ
   ポーラトランジスタのコレクタ電流に比例した電
   流を前記第一および前記第二のバイポーラトラン
   ジスタのベース電流として供給することを特徴と
   する半導体集積回路における出力駆動回路。 ２ 第一のバイポーラトランジスタおよび第二の
   バイポーラトランジスタをともにNPN型バイポ
   ーラトランジスタとし、カレントミラー回路をＰ
   型MOSトランジスタにより構成した特許請求の
   範囲第１項記載の半導体集積回路における出力駆
   動回路。 ３ 第一のバイポーラトランジスタおよび第二の
   バイポーラトランジスタをともにNPN型バイポ
   ーラトランジスタとし、カレントミラー回路を
   PNP型バイポーラトランジスタにより構成した
   特許請求の範囲第１項記載の半導体集積回路にお
   ける出力駆動回路。 ４ 第一のバイポーラトランジスタおよび第二の
   バイポーラトランジスタをともにPNP型バイポ
   ーラトランジスタとし、カレントミラー回路をＮ
   型MOSトランジスタにより構成した特許請求の
   範囲第１項記載の半導体集積回路における出力駆
   動回路。 ５ 第一のバイポーラトランジスタおよび第二の
   バイポーラトランジスタをともにPNP型バイポ
   ーラトランジスタとし、カレントミラー回路を
   NPN型バイポーラトランジスタにより構成した
   特許請求の範囲第１項に記載の半導体集積回路に
   おける出力駆動回路。