JPH03244011A - 定電流回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は定電流回路に関し、特にバイポーラトランジス
タによるカレントミラー構成の定電流回路に関するもの
である。

従来技術 この種の定電流回路の基本構成を第２図に示す。

Ｎ　Ｐ　Ｎ　ｌ−ランジスタ］及び２は−ｒ７いにベー
スが共通接続され、！・ランジスタ１はベースとコレク
タとが接続されてダイオード接続構成とされている。

そしてこれ等２つのトランジスタ］および２は集積回路
チップ上において形、大きさ及び配置方向等が同一とな
る様に形成されているものとする。

かかる構成において、図示せぬ電流源によってトランジ
スタ１のコレクタ、ベース及びトランジスタ２のベース
に電流源電流１０を供給する。このとき、トランジスタ
１のコレクタ電流１２は供給電流１０からベース電流１
３を差引いたちのであり、トランジスタ１のベース電流
］４により決まる。

ベース電流１３はトランジスタ］のベース電流］４とト
ランジスタ２のベース電流１５との和である。

トランジスタ２のコレクタ電流である負荷電流１１は、
ベース電流１５にて決まり、トランジスタ１のベース電
流１４とトランジスタ２のベース電流１５とは等しいの
で、当該負荷電流１１はトランジスタ１のコレクタ電流
］２と等しくなる。

ここで、トランジスタ１．２の電流増幅率βが十分大き
く、ベース電流がコレクタ電流に対して無視可能である
とすれば、トランジスタ１のコレクタ電流１−２と供給
電流１０とは等しくなる。いま、トランジスタ１及び２
の両コレクタ電流１］及び１２は等しいので、供給電流
１０と負荷電流１１とは共に等しくなる。

この様な回路はカレントミラー回路と称され、供給電流
１０によって負荷電流を一義的に定めることができるの
で、集積回路におけるバイアス電流を設定する定電流回
路゛として広く用いられている。

しかしながら、第２図の回路では、トランジスタ２のコ
レクタに接続される負荷によっては、トランジスタ２の
コレクタ電位が変動してトランジスタ２が飽和する可能
性かあるという欠点がある。

発明の目的 そこで、本発明はこの様な従来技術の欠点を解決すべく
なされたものであって、その１．１的とするところは、
カレントミラートランジスタ作を防雨することが可能な
定電流回路を提供することにある。

発明の構成 本発明によれば、互いにベースが共通接続された第１及
び第２のバイポーラＩ・ランジスタからなり、前記第１
のトランジスタはダイオード接続構成とされ、前記第１
のトランジスタのコレクタ電流と同一電流を前記第２の
トランジスタのコレクタに生成するよう構成された定電
流回路であって、前記第１のトランジスタのコレクタに
人力か接続されたコンプリメンタリ電界効果トランジス
タ構成のインバータと、前記インバータの出力によりイ
ンピーダンスが制御され第１及び第２のトランジスタの
ベース電流を分流制御する可変インピーンス素子とを含
むことを特徴とする定電流回路が得られる。

実施例 以下、図面を用いて本発明の実施例について説明する。

第１図は本発明の実施例の回路図であり、第２図と同等
のものは同一符号により示している。本実施例では、第
２図の従来例に対してＭＯＳ＋−ランジスタ３〜５及び
電源ＶＤを追加した構成である。

すなわち、ＰチャンネルＭＯＳ）ランジスタ３とＮチャ
ンネルＭＯＳトランジスタ４とからなるＣ　Ｍ　Ｏ　Ｓ
インバータ回路があり、このインバータの入力（トラン
ジスタ３，４の共通ゲート）はｌ・ランジスタ２のコレ
クタに接続され、インバータ出力は別に設けられたＮチ
ャンネルＭＯＳ＋−ランジスタ５のゲート人力となって
いる。

このトランジスタ５はトランジスタ］及び２の各ベース
電流１４，１．５を分流制御するものてあり、その分流
制御は、インバータ出力に応じて行われる。ＶＤはこの
インバータの動作電源である。

尚、ＰチャンネルＭＯＳＩ−ランジスタ３を形成するｎ
型半導体領域と、ＮチャンネルＭＯＳ＋−ランジスタ４
　５を形成するＰ型半導体基板との間のＰＮ接合分離を
行うために、トランジスタ３の０型領域のアイソレーシ
ョン端子を高電圧ＶＤに接続し、ｌ・ランジスタ４，５
のＰ型基板のアイソレーション端子をクランド電位とし
ている。

かかる構成において、ＣＭＯＳインバータを構成するｌ
・ランジスタ３，４の各閾電圧ｖＳをトランジスタ２が
飽和したときのトランジスタ２のコレクタ電圧値と同電
位にするように、電源電圧■Ｄを設定する。

先ず、トランジスタ２が飽和していない場合の通常動作
について説明する。このとき、トランジスタ２のコレク
タ電圧は当該閾電圧ＶＳよりも高いので、トランジスタ
３には電流が流れず、トランジスタ４に電流が流れる。

よって、インバータ出力はグランド電位となる。

その結果、トランジスタ５はオフとなり無限大のインピ
ーダンス状態とみなせるので、ｌ・ランジスタｉ、、２
は第２図と同等のカレントミラー動作を行う。

一方、トランジスタ２が飽和した場合の動作について説
明する。このとき、トランジスタ２のコレクタ電圧は閾
電圧Ｖｓよりも低くなるので、トランジスタ３はオン、
トランジスタ４はオフとなり、インバータ出力は電源Ｖ
Ｄと同電位になる。

その結果、トランジスタ５に電流が流れることになり、
よって、トランジスタ１−１２のベース電流１４．１５
が分流されて減少し、トランジスタ１１，２のコレクタ
電流１０，１］も減少する。そのために、トランジスタ
２のコレクタ電圧が上昇する。

トランジスタ２のコレクタ電圧が閾電圧Ｖｓより高くな
ると、トランジスタ３はオフとなり、トランジスタ４が
オンとなるので、インバータ出力は再びグランド電位と
なってトランジスタ５はインピーダンスが無限大となる
。その結果、トランジスタ１．０．１１はカレントミラ
ー動作を行う。

すなイっち、トランジスタ２か飽和動作した場合には、
ＣＭＯＳインバータ回路により、トランジスタ２のコレ
クタ電圧の低下を検出して、トランジスタ５のインピー
ダンス状態を低下させ、トランジスタ１，２のベース電
流をこの低インピーダンス状態のトランジスタ５により
分流して減少させるようにし、その結果、トランジスタ
２の飽和を防止しているのである。

そのために、トランジスタ５としてはＭＯ３＋−ランジ
スタに限らず、他の電界効果トランジスタやバイポーラ
型トランジスタ等の可変インピーダンス素工を用いるこ
とができる。

尚、インバータ回路としては、トランジスタ２のコレク
タに入力が接続されるために、電圧駆動制御型の電界効
果トランジスタを用いるのが良く、電流駆動制御型のバ
イポーラトランジスタを用いた場合には、トランジスタ
２のコレクタ電流１１がインバータの駆動に消費されて
好ましくない。

発明の効果 叙」二の如く、本発明によれば、電界効果トランジスタ
によるインバータと、可変インピーダンス素工とを用い
るのみて、カレントミラートランジスタの飽和動作を防
１１ニすることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図は従来のカレ
ントミラー構成の定電流回路を示す図である。 主要部分の符号の説明

Claims (1)

【特許請求の範囲】
1. （１）互いにベースが共通接続された第１及び第２のバ
   イポーラトランジスタからなり、前記第１のトランジス
   タはダイオード接続構成とされ、前記第１のトランジス
   タのコレクタ電流と同一電流を前記第２のトランジスタ
   のコレクタに生成するよう構成された定電流回路であっ
   て、前記第１のトランジスタのコレクタに入力が接続さ
   れたコンプリメンタリ電界効果トランジスタ構成のイン
   バータと、前記インバータの出力によりインピーダンス
   が制御され第１及び第２のトランジスタのベース電流を
   分流制御する可変インピーダンス素子とを含むことを特
   徴とする定電流回路。