JPS5827697B2 - トランジスタカイロ - Google Patents

Description

【発明の詳細な説明】 本発明は集積回路上に集積されているＮＰＮトランジス
タのベースに制御電圧を印加し、コレクタ端子から出力
電流を取り出す回路に適するトラジスタ回路に関する。

Ｐ形のサブストレート上に形成されたＮＰＮ）ランジス
タのコレクタは第１図に示すようにＰ形のサブストレー
トで囲１れている。

このＰ形のサブストレート部分はＰＮＰトランジスタの
コレクタＣ２ＮＰＮトランジスタのコレクタＣはＰＮＰ
）ランジスタのベースＢ、ＮＰＮトランジスタのベース
ＢはＰＮＰ）ランジスタのエミッタＥ′に相当すると考
えられるから、この集積回路は寄生的ＰＮＰトランジス
タを有しているということになる。

第２図はこの状態を回路図で示したものである。

各図から明らかなようにＮＰＮ）ランジスタ１のベース
コレクタ間が順方向ダイオードとして働くようにすると
、寄住ＥＰＮＰトランジスタ２にベース電流が供給され
ることになり、ＮＰＮ）ランジスタのベースからサブス
トレートに電流、すなわちＰＮＰ ）ランジスタのコレ
クタ電流、が流れてし１いＮＰＮトランジスタ１のコレ
クタＣから取り出される電流はＮＰＮ）ランジスタのベ
ースから注入される電流より著るしく減少した値いなる
。

本発明は上記の問題を考慮してなされたものであって、
ＮＰＮトランジスタのコレクタ端子からベース電流を取
り出すことが可能である集積化されたトランジスタ回路
を提供することを目的とするものである。

上記目的を達成するために本発明によるトランジスタ回
路は、集積回路中に集積されているＮＰＮトランジスタ
と、前記トランジスタと同一チップ上に集積されていて
、かつ、その戸しクタがＰ型の基板より独立して構成さ
れたたて型ＰＮＰのトランジスタと、前記ＰＮＰ ）ラ
ンジスタのベースと二□ツタを前記ＮＰＮ）ランジスタ
のコレクタとベースにそれぞれ接続し前記ＰＮＰトラン
ジスタのペースエミッタ間ダイオードを前記ＮＰＮ）ラ
ンジスタのベースコレクタ間に挿入する手段とから成り
、ＮＰＮトランジスタのベース電極ニベース電圧を加え
てベース電流を供給しこの電流をコレクタ端子から負荷
に供給するように構成しである。

上記構成によれば寄生ＰＮＰ トランジスタの影響を減
少せしめることができ本発明の目的は完全に達成できる
。

以下図面を参照しながら本発明をさらに詳しく説明する
。

第３図は集積化されたＮＰＮ）ランジスタ１をサンプリ
ングホールド回路として使用する場合を示した図である
。

エミッタには信号源瞥たは電圧源４の電圧か与えられて
おり、ベースにはサンプリングに必要なベース電流、ま
たは制御電流が供給されるようになっている。

コレクタにはある電圧にバイアスされた負荷５が接続さ
れている。

この回路においてエミッタに与えられた電圧Ｖｅとコレ
クタに与えられる電圧Ｖｃは互いに独立であって、それ
等の間にＶＣ〉■ｅ１■Ｃ−■ｅ、Ｖｃ（Ｖｅの関係が
考えられる。

Ｖｃ≦Ｖｅ の場合について考えると、ＮＰＮ）ランジ
スタ１はベース電流が充分に供給されているときは飽和
状態にあり、負荷５を介してコレクタ電流が供給されて
エミッタに与えられた電圧とコレクタに与えられた電圧
とが等しくなる。

Ｖｃ〈Ｖｅの場合は、ＮＰＮ トランジスタ１０ベース
・エミッタ、むよびベース・コレクタ間が順方向ダイオ
ードとして働き、ベース電圧は工□ツタ電圧によって決
筐り、その結果コレクタ電圧はエミッタ電圧と等しくな
り、ベースからコレクタに電流が流れ負荷に電流が供給
されるべきであるが、前述したように寄生ＰＮＰ）ラン
ジスタ２が作動してベースに加えられた電流はベースよ
りサブストレート、寄生ＰＮＰ ）ランジスタのコレク
タ、を介して基準電位に流出し負荷５に供給される電流
が激減し、きわめて効率が悪くなる。

第４図は本発明によるトランジスタ回路を示す図である
。

本発明による回路ではＮＰＮ）ランジスタ１のベースコ
レクタ間に同じサブストレート上に集積されたＰＮＰ
トランジスタのペースエミッタ間ダイオードが接続され
ている。

このＮＰＮトランジスタを上記のサンプリングホールド
回路に適用した場合について検討する。

Ｖｃ＜Ｖｅ の場合、ＮＰＮ ）ランジスタ１のベース
コレクタを流れる電流は一部ＰＮＰトランジスタ３の工
□ツタベースを流れるために、寄生ＰＮＰトランジスタ
２に流れる電流が減少する。

寄生ＰＮＰ）ランジスタ２に流れる電流は、ＰＮＰトラ
ンジスタ３のベースエミッタ間ダイオードの順方向％性
と、ＮＰＮトランジスタ１のベース・コレクタ間ダイオ
ードの順方向特性との関係で決定される。

Ｖｃ）Ｖｅの場合、集積されているＰＮＰトランジスタ
３のベースエミッタ間の耐圧はＮＰＮトランジスタ１の
ベースコレクタ間の耐圧に匹敵するものであるから、そ
のためにコレクタ側の電圧が制限され、実用上不都合な
範囲に限定するというようなことはナイ。

以上の説明から明らかなように本発明による回路ではベ
ース電流を有効にコレクタ端子から取り出すことができ
、昔たコレクタ電圧を従来の場合よりも一層エミッタ電
圧に近づけることが可能となる。

以上具体例を示して詳細な説明を行なったがこの具体例
に特許請求の範囲内で種々の変形を施すコトカできる。

例えばＰＮＰ）ランジスタ３のコレ２ぞは図示したよう
にベースに接続しない開放の状態にしてむいても良い。

さらに丑たこの回路の応用範囲に例示したサンプリング
回路に限定されるものですく、寄生ＰＮＰトランジスタ
の上記のような作動が回路の機能を害するような場合に
は、応用することができるものである。

要するに本発明の範囲は特許請求の範囲の記載のすべて
に釦よぶものである。

【図面の簡単な説明】

第１図はＰ形のサブストレート中に形成されたＮＰＮト
ランジスタと寄生ＰＮＰＩ−ランジスタの関係を示す説
明図、第２図は第１図に示した関係を回路図で示した図
である。 第３図はＮＰＮ）ランジスタをサンプリング回路に応用
した場合の動作を説明するための図、第４図は本発明に
よるｌ・ランジスタ回路の実施例を示す図である。 １・・・・・・ＮＰＮ トランジスタ、２．、、・・・
寄生ＰＮＰトランジスタ、３・・・・・・ＰＮＰ ）ラ
ンジスタ、４・・・・・信号源、５・・・・・・負荷。

Claims (1)

【特許請求の範囲】
1. １ エミッタおよびコレクタの双方に可変電圧が供給さ
   れ、ベースに制御信号が供給される一導電型式の第１ト
   ランジスタと、該第１トランジスタと共に同一の半導体
   基板上に形成された他導電型式の第２トランジスタとを
   有し、前記第１トランジスタのベース・コレクタ接合と
   前記第２トランジスタのベース・エミッタ接合とを互い
   に同じ向きになるように並列に接続したことを特徴とす
   るトランジスタ回路。