JPS63301557A - 相補型mis集積回路の保護回路 - Google Patents
相補型mis集積回路の保護回路Info
- Publication number
- JPS63301557A JPS63301557A JP62137487A JP13748787A JPS63301557A JP S63301557 A JPS63301557 A JP S63301557A JP 62137487 A JP62137487 A JP 62137487A JP 13748787 A JP13748787 A JP 13748787A JP S63301557 A JPS63301557 A JP S63301557A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- gate
- mis transistor
- side power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 title claims description 13
- 230000001681 protective effect Effects 0.000 title abstract 7
- 239000000758 substrate Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000006855 networking Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、CMOS回路等の相補型MIS(MeLal
In5ulator Sem1conductor
)集積回路の保護回路に関し、特に、逆方向耐圧及びブ
レークダウン後の抵抗を小さくできるようにした保護回
路に関する。
In5ulator Sem1conductor
)集積回路の保護回路に関し、特に、逆方向耐圧及びブ
レークダウン後の抵抗を小さくできるようにした保護回
路に関する。
[従来の技術]
従来、例えば静電気ストレスからの電源端子の保護及び
ネットワーク化を図るための保護回路は、第6図に示す
ように、チップ1の内部回路2の高電位側電源端子3と
低電位側電源端子4との間にPN接合ダイオード5を逆
方向接続して構成するのが一般的であった。
ネットワーク化を図るための保護回路は、第6図に示す
ように、チップ1の内部回路2の高電位側電源端子3と
低電位側電源端子4との間にPN接合ダイオード5を逆
方向接続して構成するのが一般的であった。
[発明が解決しようとする問題点]
しかしながら、上述した従来の保護手段では、PN接合
ダイオード5の逆方向耐圧が高いため、高電位電源端子
3を高電位とする高い電界が印加された場合には、保護
素子として十分に機能しないという欠点があった。しか
も、PN接合ダイオードは、ブレークダウン後の直列抵
抗が高いことからも保護能力が低いという欠点があった
。
ダイオード5の逆方向耐圧が高いため、高電位電源端子
3を高電位とする高い電界が印加された場合には、保護
素子として十分に機能しないという欠点があった。しか
も、PN接合ダイオードは、ブレークダウン後の直列抵
抗が高いことからも保護能力が低いという欠点があった
。
本発明は、かかる問題点に鑑みてなされたものであって
、PN接合ダイオードに代り、逆方向耐圧が低く、ブレ
ークダウン後の直列抵抗も小さい相補型MIS集積回路
の保護回路を提供することを目的とする。
、PN接合ダイオードに代り、逆方向耐圧が低く、ブレ
ークダウン後の直列抵抗も小さい相補型MIS集積回路
の保護回路を提供することを目的とする。
[問題点を解決するための手段]
本発明に係る相補型MIS集積回路の保護回路は、保護
素子として前述のPN接合ダイオードの代りに、Nチャ
ネルMIS)−ランジスタによるダイオードを主体とし
て構成されている。
素子として前述のPN接合ダイオードの代りに、Nチャ
ネルMIS)−ランジスタによるダイオードを主体とし
て構成されている。
即ち、本発明の保護回路は、ドレインが高電位側電源端
子に接続され、ソース及びバックゲートが低電位側電源
端子に接続されたNチャネルMIS +−ランジスタを
備えた第1の手段と、上記NチャネルMISトランジス
タのゲートを前記低電位側電源端子の電位と同電位に保
つための第2の手段とを有している。
子に接続され、ソース及びバックゲートが低電位側電源
端子に接続されたNチャネルMIS +−ランジスタを
備えた第1の手段と、上記NチャネルMISトランジス
タのゲートを前記低電位側電源端子の電位と同電位に保
つための第2の手段とを有している。
〔作用]
第2図は従来用いられていたPN接合ダイオードと、本
発明で用いるNチャネルMISトランジスタによるダイ
オード(以下、BVDSNダイオードと称す)の逆方向
電圧−電流特性である。通常、逆方向の耐圧はPN接合
ダイオードのそれ(以下、B V Jと記す)とBVD
SNダイオードのそれ(BVDS)とを比較すると、ド
レイン部ゲート近傍の電界集中のために、B V Ds
< B V Jなる関係が成立する。またBVDSNダ
イオードは、逆方向ブレークダウン後、ドレインをコレ
クタ、ソースをエミッタ、バックゲートをベースとする
寄生NPNトランジスタがオンし、負性抵抗特性を示し
た後、極めて低インピーダンスの特性を示す。ダイオー
ドとしてのオン抵抗として見ると、同一面積でB■Ds
NダイオードがPN接合ダイオードの1/10〜1/2
0の抵抗値を示す。このため、BVos、ダイオードは
、保護素子として要求される低インピーダンス及び低ク
ランプ電圧という点から、PN接合ダイオードに比して
はるかに優れた利点を有しており、保護能力を格段に向
上させることができる。また、保護回路のネットワーク
化という観点からいっても、電源間ダイオードの特性は
重要であり、上述の利点が集積回路の高信頼度化に大き
く帰与する。
発明で用いるNチャネルMISトランジスタによるダイ
オード(以下、BVDSNダイオードと称す)の逆方向
電圧−電流特性である。通常、逆方向の耐圧はPN接合
ダイオードのそれ(以下、B V Jと記す)とBVD
SNダイオードのそれ(BVDS)とを比較すると、ド
レイン部ゲート近傍の電界集中のために、B V Ds
< B V Jなる関係が成立する。またBVDSNダ
イオードは、逆方向ブレークダウン後、ドレインをコレ
クタ、ソースをエミッタ、バックゲートをベースとする
寄生NPNトランジスタがオンし、負性抵抗特性を示し
た後、極めて低インピーダンスの特性を示す。ダイオー
ドとしてのオン抵抗として見ると、同一面積でB■Ds
NダイオードがPN接合ダイオードの1/10〜1/2
0の抵抗値を示す。このため、BVos、ダイオードは
、保護素子として要求される低インピーダンス及び低ク
ランプ電圧という点から、PN接合ダイオードに比して
はるかに優れた利点を有しており、保護能力を格段に向
上させることができる。また、保護回路のネットワーク
化という観点からいっても、電源間ダイオードの特性は
重要であり、上述の利点が集積回路の高信頼度化に大き
く帰与する。
[実施例]
次に本発明の実施例について、添付の図面を参照して説
明する。第1図は本発明の第1の実施例に係る保護回路
のブロック図である。保護回路11はチップ1の内部回
路2の高電位側電源端子3と、低電位側電源端子4との
間に接続されている。この保護回路11.は、ドレイン
が高電位側電源端子(Voo)3に接続され、ソース、
ゲート及びバックゲートが低電位側電源端子(Vss)
4に接続されたNチャネルMISトランジスタ12を有
する。この実施例においては、NチャネルMISトラン
ジスタ12が第1の手段を構成し、同トランジスタ12
のゲートと端子4との間の金属配線5が第2の手段を構
成している。
明する。第1図は本発明の第1の実施例に係る保護回路
のブロック図である。保護回路11はチップ1の内部回
路2の高電位側電源端子3と、低電位側電源端子4との
間に接続されている。この保護回路11.は、ドレイン
が高電位側電源端子(Voo)3に接続され、ソース、
ゲート及びバックゲートが低電位側電源端子(Vss)
4に接続されたNチャネルMISトランジスタ12を有
する。この実施例においては、NチャネルMISトラン
ジスタ12が第1の手段を構成し、同トランジスタ12
のゲートと端子4との間の金属配線5が第2の手段を構
成している。
このような保護回路11においては、第2図に示したよ
うに、逆方向電圧が低く、ブレークダウン後のインピー
ダンスが低いので、保護素子として良好に機能する。
うに、逆方向電圧が低く、ブレークダウン後のインピー
ダンスが低いので、保護素子として良好に機能する。
第3図は本発明の第2の実施例を示す。第3図において
、第1図と同一物には同一符号を付して説明を省略する
。この実施例において、第2の手段としてトランジスタ
12のゲートと低電位側電源端子4との間に接続された
抵抗体13を用いることにより、静電気ストレス印加時
のゲート電界による破壊を防止している。抵抗体として
は、多結晶シリコン等の非接合型抵抗体、又は、ソース
・ドレイン拡散層、基板、若しくは反対導電型ウェル等
の接合型抵抗体を用いることができる。
、第1図と同一物には同一符号を付して説明を省略する
。この実施例において、第2の手段としてトランジスタ
12のゲートと低電位側電源端子4との間に接続された
抵抗体13を用いることにより、静電気ストレス印加時
のゲート電界による破壊を防止している。抵抗体として
は、多結晶シリコン等の非接合型抵抗体、又は、ソース
・ドレイン拡散層、基板、若しくは反対導電型ウェル等
の接合型抵抗体を用いることができる。
第4図に第3の実施例を示す。この実施例は、Nチャネ
ルM■Sトランジスタ12のゲート・を、同−電源系の
インバータ14により、高インピーダンス化し、かつ、
インバータ14の入力を前述の抵抗体13により保護し
た例である。
ルM■Sトランジスタ12のゲート・を、同−電源系の
インバータ14により、高インピーダンス化し、かつ、
インバータ14の入力を前述の抵抗体13により保護し
た例である。
第5図は本発明の第4の実施例を示すブロック図である
。この実施例では、第4図に示す回路11に対し、更に
PチャネルMISトランジスタ15と、そのゲート保護
用インバータ16と、抵抗体17とを追加している。P
チャネルMISI〜ランジスタ15は、ソース及びバッ
クゲーhか高電位側電源端子3に接続され、ドレインが
低電位側電源端子4に接続されている。
。この実施例では、第4図に示す回路11に対し、更に
PチャネルMISトランジスタ15と、そのゲート保護
用インバータ16と、抵抗体17とを追加している。P
チャネルMISI〜ランジスタ15は、ソース及びバッ
クゲーhか高電位側電源端子3に接続され、ドレインが
低電位側電源端子4に接続されている。
この回路によれば、PチャネルM I S ?−ランジ
スタ15によるダイオード(以下、BVospダイオー
ドと称す)が並列に入るため、逆方向のストレスが加わ
った場合、まず、BVDSNダイオード及びBVDSP
ダイオードのうちのいずれか逆方向耐圧が低い方でクラ
ンプが可能となる。また、P型基板の場合、N型ウェル
をベースとするPNP縦形トランジスタも保護素子とし
て動作をし、N型基板の場合、P型ウェルをベースとす
るNPN縦形トランジスタも保護素子として動作しうる
ため、保護能力が更に一層向上するという利点がある。
スタ15によるダイオード(以下、BVospダイオー
ドと称す)が並列に入るため、逆方向のストレスが加わ
った場合、まず、BVDSNダイオード及びBVDSP
ダイオードのうちのいずれか逆方向耐圧が低い方でクラ
ンプが可能となる。また、P型基板の場合、N型ウェル
をベースとするPNP縦形トランジスタも保護素子とし
て動作をし、N型基板の場合、P型ウェルをベースとす
るNPN縦形トランジスタも保護素子として動作しうる
ため、保護能力が更に一層向上するという利点がある。
[発明の効果]
以上説明したように、本発明によれば、電源間の保護素
子として、NチャネルMISトランジスタをダイオード
として使用することにより、低クランプ電圧及び低オン
抵抗の保護能力を有し、従来に比して信頼度が著しく向
上した相補型MIS集積回路を得ることができる。
子として、NチャネルMISトランジスタをダイオード
として使用することにより、低クランプ電圧及び低オン
抵抗の保護能力を有し、従来に比して信頼度が著しく向
上した相補型MIS集積回路を得ることができる。
第1図は本発明の第1の実施例を示すブロック図、第2
図は従来のPN接合ダイオードと本発明で用いるNチャ
ネルMI Sトランジスタを用いたダイオードの逆方向
電圧−電流特性図、第3図乃至第5図は本発明の第2乃
至第4の実施例を夫々示すブロック図、第6図は従来の
保護手段を示すブロック図である。 1;チップ、2;内部回路、3;高電位側電源端子、4
;低電位側電源端子、5.PN接合ダイオード、11.
保護回路、12;NチャネルMISトランジスタ(BV
DSNダイオ−トン、13゜17、抵抗体、14,16
;インバータ、15:PチャネルMISトランジスタ(
BVDSPダイオード)
図は従来のPN接合ダイオードと本発明で用いるNチャ
ネルMI Sトランジスタを用いたダイオードの逆方向
電圧−電流特性図、第3図乃至第5図は本発明の第2乃
至第4の実施例を夫々示すブロック図、第6図は従来の
保護手段を示すブロック図である。 1;チップ、2;内部回路、3;高電位側電源端子、4
;低電位側電源端子、5.PN接合ダイオード、11.
保護回路、12;NチャネルMISトランジスタ(BV
DSNダイオ−トン、13゜17、抵抗体、14,16
;インバータ、15:PチャネルMISトランジスタ(
BVDSPダイオード)
Claims (8)
- (1)ドレインが高電位側電源端子に接続されソース及
びバックゲートが低電位側電源端子に接続されたNチャ
ネルMISトランジスタを備えた第1の手段と、前記N
チャネルMISトランジスタのゲートを前記低電位側電
源端子と同電位に保つ第2の手段とを具備したことを特
徴とする相補型MIS集積回路の保護回路。 - (2)前記第2の手段は、前記NチャネルMISトラン
ジスタのゲートと前記低電位側電源端子とを接続する金
属配線であることを特徴とする特許請求の範囲第1項に
記載の相補型MIS集積回路の保護回路。 - (3)前記第2の手段は、前記NチャネルMISトラン
ジスタのゲートと前記低電位側電源端子とを接続する抵
抗体であることを特徴とする特許請求の範囲第1項に記
載の相補型MIS集積回路の保護回路。 - (4)前記抵抗体は、多結晶シリコン等の非接合型抵抗
体であることを特徴とする特許請求の範囲第3項に記載
の相補型MIS集積回路の保護回路。 - (5)前記抵抗体は、ソースドレイン拡散層、基板、及
び反対導電型ウェルのいずれかによる接合型抵抗体であ
ることを特徴とする特許請求の範囲第3項に記載の相補
型MIS集積回路の保護回路。 - (6)前記第2の手段は、前記高電位側電源端子の電位
を反転させて、前記NチャネルMISトランジスタのゲ
ートに与えるインバータを有することを特徴とする特許
請求の範囲第1項に記載の相補型MIS集積回路の保護
回路。 - (7)前記第1の手段は、ソース及びバックゲートが高
電位側電源端子に接続されドレインが低電位側電源端子
に接続されたPチャネルMISトランジスタを備え、か
つ前記第2の手段は、前記PチャネルMISトランジス
タのゲートを前記高電位側電源端子と同電位に保つ手段
を備えたことを特徴とする特許請求の範囲第1項に記載
の相補型MIS集積回路の保護回路。 - (8)前記第2の手段は、前記高電位側電源端子の電位
を反転させて前記NチャネルMISトランジスタのゲー
トに与える第1のインバータと、前記低電位側電源端子
の電位を反転させて前記PチャネルMISトランジスタ
のゲートに与える第2のインバータとを備えたことを特
徴とする特許請求の範囲第7項に記載の相補型MIS集
積回路の保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62137487A JPH0770609B2 (ja) | 1987-05-31 | 1987-05-31 | 相補型mis集積回路の保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62137487A JPH0770609B2 (ja) | 1987-05-31 | 1987-05-31 | 相補型mis集積回路の保護回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63301557A true JPS63301557A (ja) | 1988-12-08 |
JPH0770609B2 JPH0770609B2 (ja) | 1995-07-31 |
Family
ID=15199791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62137487A Expired - Lifetime JPH0770609B2 (ja) | 1987-05-31 | 1987-05-31 | 相補型mis集積回路の保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0770609B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653419A (ja) * | 1992-07-31 | 1994-02-25 | Kawasaki Steel Corp | 半導体装置の電源保護回路 |
-
1987
- 1987-05-31 JP JP62137487A patent/JPH0770609B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653419A (ja) * | 1992-07-31 | 1994-02-25 | Kawasaki Steel Corp | 半導体装置の電源保護回路 |
Also Published As
Publication number | Publication date |
---|---|
JPH0770609B2 (ja) | 1995-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4851721A (en) | Semiconductor integrated circuit | |
US6215135B1 (en) | Integrated circuit provided with ESD protection means | |
US5504361A (en) | Polarity-reversal protection for integrated electronic circuits in CMOS technology | |
JPH0290570A (ja) | 電力mosfetに対するゲート・ソース保護回路 | |
JPS63301557A (ja) | 相補型mis集積回路の保護回路 | |
JP2753191B2 (ja) | 半導体装置 | |
JP3128813B2 (ja) | 半導体集積回路 | |
JPH0282570A (ja) | 半導体装置 | |
JPH06177662A (ja) | 入出力保護回路 | |
JPS63301558A (ja) | 半導体集積回路装置 | |
JP3313324B2 (ja) | 電源の接続極性に関わりなく正規の極性で負荷に電源を印加するための自動スイッチ回路 | |
JPH0532908B2 (ja) | ||
JP2870923B2 (ja) | 半導体集積回路の保護回路 | |
JPH01278771A (ja) | 半導体集積回路の入力保護装置 | |
JPH0669429A (ja) | 半導体回路 | |
JPH0312786B2 (ja) | ||
JPS6024594B2 (ja) | 相補型mosトランジスタの保護装置 | |
JPS6336559A (ja) | Cmos型集積回路装置 | |
JPS6290963A (ja) | Mos半導体回路 | |
JPH10294425A (ja) | 集積回路用保護装置 | |
JPH0242759A (ja) | 半導体入力保護回路 | |
JPH0449671A (ja) | 半導体装置 | |
JPS60115253A (ja) | 半導体集積回路装置 | |
JPH0244153B2 (ja) | ||
JPH04230072A (ja) | 半導体集積回路の保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |