JPH0282570A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0282570A JPH0282570A JP63235505A JP23550588A JPH0282570A JP H0282570 A JPH0282570 A JP H0282570A JP 63235505 A JP63235505 A JP 63235505A JP 23550588 A JP23550588 A JP 23550588A JP H0282570 A JPH0282570 A JP H0282570A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- diode
- bvds
- lead terminal
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 230000003068 static effect Effects 0.000 abstract description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 abstract 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 abstract 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 abstract 2
- 230000000593 degrading effect Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は静電気保護回路を有する半導体に関するもので
ある。
ある。
従来ＣＭＯ８−ＩＣに使用されている静電保護回路には
第３図の等価回路図に示すように、外部リード端子ｌと
の間な形成された抵抗体４とＰ＋−ｎ−接合ダイオード
５．Ｐ−−ｎ＋接合ダイオード６により形成されている
。外部リード端子１に静電気が印加されると、内部回路
への過電圧がダイオード５，６の導通抵抗と低抗体４に
より抵抗分割されるため、過電圧が緩和され、静電気等
の過大電圧入力に対する保護機能を果している。
第３図の等価回路図に示すように、外部リード端子ｌと
の間な形成された抵抗体４とＰ＋−ｎ−接合ダイオード
５．Ｐ−−ｎ＋接合ダイオード６により形成されている
。外部リード端子１に静電気が印加されると、内部回路
への過電圧がダイオード５，６の導通抵抗と低抗体４に
より抵抗分割されるため、過電圧が緩和され、静電気等
の過大電圧入力に対する保護機能を果している。
上述した従来の静電保護回路は、ＥＩＡＪ規格に対して
は抵抗４の抵抗値を大きくして対撚してきたが、ＭＩＬ
規格に対しては印加電圧が高いため抵抗４お抵抗値を大
きくすると抵抗４自体に印加される電圧が大きくなり、
抵抗４をポリシリ抵抗を用いている場合にはポリシリ抵
抗と基板との絶縁破壊をおこし、抵抗値は大きくするこ
とが出来ずＭＩＬ規格に対撚できないという欠点があっ
た。
は抵抗４の抵抗値を大きくして対撚してきたが、ＭＩＬ
規格に対しては印加電圧が高いため抵抗４お抵抗値を大
きくすると抵抗４自体に印加される電圧が大きくなり、
抵抗４をポリシリ抵抗を用いている場合にはポリシリ抵
抗と基板との絶縁破壊をおこし、抵抗値は大きくするこ
とが出来ずＭＩＬ規格に対撚できないという欠点があっ
た。
本発明による保護回路は、内部回路と外部リード端子と
の間抵抗体を接続し、かつ抵抗体の両端にＭＯＳ）ラン
ジスタでなるダイオードをそれぞれ配置ことを特徴とす
る。
の間抵抗体を接続し、かつ抵抗体の両端にＭＯＳ）ラン
ジスタでなるダイオードをそれぞれ配置ことを特徴とす
る。
本発明の一実施例を第１図に基づいて説明する。
第１図で１は外部リード端子で外部リード端子にＰチャ
ンネルのソースゲートを接続したＭＯＳトランジスタ（
以下、ＢＶゎ、ダイオードという）、ＮチャンネルのＢ
Ｖ ｐｇダイオード３、およびポリシリコンで形成し
た抵抗体４の一端と接続する。
ンネルのソースゲートを接続したＭＯＳトランジスタ（
以下、ＢＶゎ、ダイオードという）、ＮチャンネルのＢ
Ｖ ｐｇダイオード３、およびポリシリコンで形成し
た抵抗体４の一端と接続する。
抵抗体４のもう一方の端にもう一対のＰチャンネルＥＶ
ｏｓダイオード７とＮチャンネルＢＶａｓダイオード８
を接続する。
ｏｓダイオード７とＮチャンネルＢＶａｓダイオード８
を接続する。
外部リード端子１と抵抗体４０間にＢＶＤ、ダイオード
２および３を接続することにより、外部リード端子１に
過電圧入力が印加された場合、過電圧は外部リード端子
に接続されたＢＶｏｓダイオード２，３により緩和され
、抵抗体４に印加される電圧が低くなるため、抵抗体４
の破壊を防げる。又、内部回路に接続されたＢＶｎｓダ
イオード７．８の導通抵抗と抵抗体４との抵抗分割によ
り、゛内部回路はさらに過電圧入力がかかりにくくなる
、これにより、従来例でのＭＩＣ規格での抵抗体４の破
壊を防ぐとともに、ＭＩＬ規格をも満たすことができる
。
２および３を接続することにより、外部リード端子１に
過電圧入力が印加された場合、過電圧は外部リード端子
に接続されたＢＶｏｓダイオード２，３により緩和され
、抵抗体４に印加される電圧が低くなるため、抵抗体４
の破壊を防げる。又、内部回路に接続されたＢＶｎｓダ
イオード７．８の導通抵抗と抵抗体４との抵抗分割によ
り、゛内部回路はさらに過電圧入力がかかりにくくなる
、これにより、従来例でのＭＩＣ規格での抵抗体４の破
壊を防ぐとともに、ＭＩＬ規格をも満たすことができる
。
他の実施例を第２図に基づいて説明する。
本実施例では第２図のように片側しかＢＶｔ、、ダイオ
ードを入れられない場合（例えば外部リード端子が電源
以上あるいは電源以下となる場合）、外部リード端子１
と抵抗体４の間にＮチャンネルＢＶｏｓダイオード３を
入れ過大電圧が抵抗体４に直接印加されるのを防ぎ、又
５抵抗体４と内部回路の間のＮチャンネルＢＶｏｓダイ
オード８の導通抵抗と抵抗体４により抵抗分割され内部
回路には過電圧はかからない。すなわち、前の実施例と
同様にＥＩＡＪ規格の静電耐圧を弱めることなくＭＩＬ
と規格を満足する。
ードを入れられない場合（例えば外部リード端子が電源
以上あるいは電源以下となる場合）、外部リード端子１
と抵抗体４の間にＮチャンネルＢＶｏｓダイオード３を
入れ過大電圧が抵抗体４に直接印加されるのを防ぎ、又
５抵抗体４と内部回路の間のＮチャンネルＢＶｏｓダイ
オード８の導通抵抗と抵抗体４により抵抗分割され内部
回路には過電圧はかからない。すなわち、前の実施例と
同様にＥＩＡＪ規格の静電耐圧を弱めることなくＭＩＬ
と規格を満足する。
第２図はＮチャンネルＢＶｂｓダイオードの例であるが
、ＰチャンネルＢ Ｖ Ｄｓダイオードについても同様
である。
、ＰチャンネルＢ Ｖ Ｄｓダイオードについても同様
である。
以上説明したように本発明はダイオードを導通抵抗の小
さいＢ Ｖ Ｄｓダイオードに変え、かつ外部リード端
子１と抵抗体４の間にＰ ｃ ｈ Ｂ Ｖ ａｓダイオ
−トドＮ Ｃｈ Ｂ Ｖ Ｈダイオードを接続すること
により、ＥＩＡＪ規格での静電耐圧を弱めることなく、
抵抗体４に過電圧がかかるのを防ぐことにより、ＭＩＬ
規格及びＥＩＡＪ規格を満足する静電保護回路を提供出
来る。
さいＢ Ｖ Ｄｓダイオードに変え、かつ外部リード端
子１と抵抗体４の間にＰ ｃ ｈ Ｂ Ｖ ａｓダイオ
−トドＮ Ｃｈ Ｂ Ｖ Ｈダイオードを接続すること
により、ＥＩＡＪ規格での静電耐圧を弱めることなく、
抵抗体４に過電圧がかかるのを防ぐことにより、ＭＩＬ
規格及びＥＩＡＪ規格を満足する静電保護回路を提供出
来る。
第１図
４−一一低汎体
第１図、第２図は夫々本発明の実施例による半導体装置
の入力保護部の等価回路図、第３図は従来の半導体装置
の入力保護部の等何回路である。 １・・・・・・外部リード端子、２・・・・・・Ｐｃｈ
ＢＶｔ＋ｓダイオード、３・・・・・・Ｎ ｃ ｈ Ｂ
ＶＤ８ダイオード、４・・・・・・抵抗体、５・・・
・・・Ｐ”−ｎ−接合ダイオード、６・・・・・・１”
−ｎ＋接合ダイオード、７・・・・・・ＰｃｈＢＶＤ
８ダイオード、８・・・・・・ＢＶｏｓダイオード。 第２図 第３図
の入力保護部の等価回路図、第３図は従来の半導体装置
の入力保護部の等何回路である。 １・・・・・・外部リード端子、２・・・・・・Ｐｃｈ
ＢＶｔ＋ｓダイオード、３・・・・・・Ｎ ｃ ｈ Ｂ
ＶＤ８ダイオード、４・・・・・・抵抗体、５・・・
・・・Ｐ”−ｎ−接合ダイオード、６・・・・・・１”
−ｎ＋接合ダイオード、７・・・・・・ＰｃｈＢＶＤ
８ダイオード、８・・・・・・ＢＶｏｓダイオード。 第２図 第３図
Claims (1)
- 外部リード端子と内部回路との間に静電保護回路を有す
る半導体装置において、この静電保護回路が前記外部リ
ード端子と前記内部回路との間に接続された抵抗と、こ
の抵抗の両端にそれぞれ設けられＭＯＳトランジスタで
なるダイオードとを有することを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235505A JPH0282570A (ja) | 1988-09-19 | 1988-09-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63235505A JPH0282570A (ja) | 1988-09-19 | 1988-09-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0282570A true JPH0282570A (ja) | 1990-03-23 |
Family
ID=16987007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63235505A Pending JPH0282570A (ja) | 1988-09-19 | 1988-09-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0282570A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514893A (en) * | 1992-01-05 | 1996-05-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device for protecting an internal circuit from electrostatic damage |
| JPH09293832A (ja) * | 1996-04-25 | 1997-11-11 | Nec Corp | 半導体装置 |
| KR100218621B1 (ko) * | 1995-10-24 | 1999-09-01 | 다니구찌 이찌로오, 기타오카 다카시 | 저소비 전력형의 반도체 기억장치 및 저소비 전력화를 실현하기 위해 반도체 기억장치에 이용하는 박막 트랜지스터 |
| US8058879B1 (en) * | 2009-01-06 | 2011-11-15 | Atherton John C | Voltage indicating coupling for metal conduit systems |
| KR101153524B1 (ko) * | 2010-02-01 | 2012-06-12 | 한국과학기술원 | Ｒｆ 스위치 회로 |
-
1988
- 1988-09-19 JP JP63235505A patent/JPH0282570A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514893A (en) * | 1992-01-05 | 1996-05-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device for protecting an internal circuit from electrostatic damage |
| KR100218621B1 (ko) * | 1995-10-24 | 1999-09-01 | 다니구찌 이찌로오, 기타오카 다카시 | 저소비 전력형의 반도체 기억장치 및 저소비 전력화를 실현하기 위해 반도체 기억장치에 이용하는 박막 트랜지스터 |
| US6218724B1 (en) | 1995-10-24 | 2001-04-17 | Mitsubishi Denki Kabushiki Kaisha | Thin film transistor used in semiconductor memory for achieving reduction in power consumption |
| JPH09293832A (ja) * | 1996-04-25 | 1997-11-11 | Nec Corp | 半導体装置 |
| US8058879B1 (en) * | 2009-01-06 | 2011-11-15 | Atherton John C | Voltage indicating coupling for metal conduit systems |
| KR101153524B1 (ko) * | 2010-02-01 | 2012-06-12 | 한국과학기술원 | Ｒｆ 스위치 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5227327A (en) | Method for making high impedance pull-up and pull-down input protection resistors for active integrated circuits | |
| JPH0282570A (ja) | 半導体装置 | |
| JPS5980973A (ja) | ゲ−ト保護回路 | |
| JPH0379120A (ja) | 入力保護回路 | |
| JPH0218968A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
| KR970053847A (ko) | 반도체 장치용 정전기 방지회로 및 그 제조방법 | |
| JPS6395667A (ja) | 入力保護装置 | |
| EP0921619A3 (en) | A power source circuit of a semiconductor integrated circuit | |
| JPH06112422A (ja) | 半導体集積回路装置 | |
| JPH0669429A (ja) | 半導体回路 | |
| JPS61100954A (ja) | 半導体装置 | |
| JPS6276815A (ja) | 半導体集積回路の出力バツフア回路 | |
| JPH04213869A (ja) | 集積回路の端子保護用回路装置 | |
| JPS61137358A (ja) | 半導体集積回路装置 | |
| JPS63301557A (ja) | 相補型ｍｉｓ集積回路の保護回路 | |
| JPS6355871B2 (ja) | ||
| JPH0770707B2 (ja) | Ｃｍｏｓ入力保護回路 | |
| JPH05198801A (ja) | 半導体装置 | |
| JPH06310714A (ja) | 半導体装置における入力保護回路 | |
| JPS62229871A (ja) | 入力保護装置 | |
| JPH01214225A (ja) | 半導体装置 | |
| JPH0666428B2 (ja) | 半導体装置 | |
| JPH0449671A (ja) | 半導体装置 | |
| JPH02144959A (ja) | 容量素子接続方法 |