JPS5885362U - 半導体集積装置 - Google Patents
半導体集積装置Info
- Publication number
- JPS5885362U JPS5885362U JP18115081U JP18115081U JPS5885362U JP S5885362 U JPS5885362 U JP S5885362U JP 18115081 U JP18115081 U JP 18115081U JP 18115081 U JP18115081 U JP 18115081U JP S5885362 U JPS5885362 U JP S5885362U
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- field effect
- insulated gate
- region
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来例説明のためのインバータ回路、第2図は
従来例および本考案説明のためのインバータ回路、第3
図は従来例の半導体集積装置の構造断面図、第4図は部
分回路図、第5図は本考案実施の半導体集積装置の構造
断面図である。 2・・・・・・P型MO3)ランジスタ、3・・・・・
・N型MO3)ランジスタ、5・・・・・・負荷容量、
6・・曲双極トランジスタ、8. 9. 13. 16
. 24・・・・・・n型半導体領域、10. 11.
12. 14. 15・・・・・・p型半導体領域、
21・・・・・・寄生pnp )ランジスタ。
従来例および本考案説明のためのインバータ回路、第3
図は従来例の半導体集積装置の構造断面図、第4図は部
分回路図、第5図は本考案実施の半導体集積装置の構造
断面図である。 2・・・・・・P型MO3)ランジスタ、3・・・・・
・N型MO3)ランジスタ、5・・・・・・負荷容量、
6・・曲双極トランジスタ、8. 9. 13. 16
. 24・・・・・・n型半導体領域、10. 11.
12. 14. 15・・・・・・p型半導体領域、
21・・・・・・寄生pnp )ランジスタ。
Claims (1)
- 第1導電型半導体基板中に互いに隔離されて形成された
1対の第2導電型ソース・ドレイン領域を有する第1の
絶縁ゲート型電界効果型トランジスタと、該半導体基板
中に形成された第2導電型の半導体領域中に互いに隔離
されて形成された1対の第1導電型ソース・ドレイン領
域を有する第2の絶縁ゲート型電界効果型トランジスタ
と該半導体基板中に該第2導電型半導体領域と同時に形
成された第2導電型ベース領域と、このベース領域中に
互いに隔離されて、該第2の絶縁ゲート型電界効果トラ
ンジスタのソース番ドレイン領域と同時に形成された第
1導電型コレクタ領域とエミッタ領域とから成る双極ト
ランジスタを具備してなり、該第1および第2の絶縁ゲ
ート型トランジスタで構成される回路の出力電極を該双
極トランジスタのベース電極に接続して成ることを特徴
とする半導体集積装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18115081U JPS5885362U (ja) | 1981-12-07 | 1981-12-07 | 半導体集積装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18115081U JPS5885362U (ja) | 1981-12-07 | 1981-12-07 | 半導体集積装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5885362U true JPS5885362U (ja) | 1983-06-09 |
Family
ID=29978373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18115081U Pending JPS5885362U (ja) | 1981-12-07 | 1981-12-07 | 半導体集積装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5885362U (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5314584A (en) * | 1976-07-26 | 1978-02-09 | Hitachi Ltd | Forming method for mosic and bipolar ic on one semiconductor substrate |
JPS564269A (en) * | 1979-06-25 | 1981-01-17 | Hitachi Ltd | Bipolar cmos semiconductor device and manufacture thereof |
-
1981
- 1981-12-07 JP JP18115081U patent/JPS5885362U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5314584A (en) * | 1976-07-26 | 1978-02-09 | Hitachi Ltd | Forming method for mosic and bipolar ic on one semiconductor substrate |
JPS564269A (en) * | 1979-06-25 | 1981-01-17 | Hitachi Ltd | Bipolar cmos semiconductor device and manufacture thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5856457U (ja) | 半導体装置 | |
JPS5885362U (ja) | 半導体集積装置 | |
JPS58168149U (ja) | トランジスタ | |
JPS59151305U (ja) | 半導体集積回路 | |
JPS62122358U (ja) | ||
JPS61102057U (ja) | ||
JPH0440867B2 (ja) | ||
JPS59211260A (ja) | 半導体記憶装置 | |
JPS61188366U (ja) | ||
JPS5815363U (ja) | Cmos集積回路 | |
JPS5827936U (ja) | 半導体装置 | |
JPS59161654U (ja) | 半導体装置 | |
JPS63132452U (ja) | ||
JPS60166158U (ja) | メモリーセル | |
JPS5827697B2 (ja) | トランジスタカイロ | |
JPS59161643U (ja) | 半導体集積回路装置 | |
JPS59161655U (ja) | 半導体装置 | |
JPS63127152U (ja) | ||
JPS58168150U (ja) | コンデンサマイクロホン用fet | |
JPS58164250U (ja) | 半導体感温素子 | |
JPS59131156U (ja) | 半導体集積回路 | |
JPS60181054U (ja) | 半導体記憶装置 | |
JPS58106953U (ja) | トランジスタ | |
JPS58164251U (ja) | 半導体感温素子 | |
JPS59128748U (ja) | 半導体装置 |