JPH0546190U - バースト信号の連続化回路 - Google Patents

Abstract

(57)【要約】 【目的】 映像信号中のバースト信号に位相同期する連
続バースト信号を水平同期周期で連続化する。 【構成】 水平同期分離回路６より得られる水平同期パ
ルスは、ＰＬＬ回路を構成する位相比較回路７の基準入
力とされ、ＰＬＬ出力である電圧可変発振出力はタイミ
ングパルスとしてＡＤ変換回路２とメモリ３とＤＡ変換
回路４にそれぞれ入力され、バースト信号がディジタル
化されメモリに記憶され循環的に読み出されてアナログ
化され連続バースト信号として導出される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、バースト信号の連続化回路に関する。

【０００２】

【従来の技術】

出願人は特開昭６４−６９１８９号公報（Ｈ０４Ｎ９／４５）に於て、バース ト信号を水平同期周期の整数分の１の周期で循環させ、循環バースト信号に位相 同期してその周波数を４倍に設定した連続タイミングパルスをＰＬＬ回路より発 生し、このタイミングパルスを循環用遅延手段のシフトパルスとして利用すると 共に、タイミングパルスを分周して連続バースト信号を形成する回路が提案され ている。

【０００３】

【考案が解決しようとする課題】

しかし、上述する構成は、タイミングパルスをバースト信号のみに位相同期さ せるため、連続バーストと続くラインで入力される新たなバースト信号との間に 位相の不連続を生じる虞があった。

【０００４】 そこで、連続バースト信号を各ラインで連続させる必要がある。

【０００５】

【課題を解決するための手段】

そこで、本考案は連続バースト信号を発生する為に、映像信号をディジタル化 するＡＤ変換回路と、タイミングパルスに同期してバースト期間のＡＤ変換出力 を記憶し循環的に読み出すメモリと、メモリ出力をアナログ化するＤＡ変換回路 と、水平同期信号に周波数同期するタイミンクパルスを発生するＰＬＬ回路とを 設けることを特徴とする。

【０００６】

【作用】

よって、本考案によればタイミングパルスは水平同期パルスの所定逓倍の周波 数にロックされ、連続バースト信号の位相の連続性が保たれる。

【０００７】

【実施例】

以下、本考案を図示する実施例に従い説明する。図は、バースト信号連続化回 路に本考案を採用するものであり、まず、入力端子にはＮＴＳＣカラー信号が入 力される。この入力信号は、バースト信号分離回路１と水平同期分離回路６に入 力される。前記水平同期分離回路６より得られる水平同期パルスは、バーストゲ ートパルス作成回路１１と、ＰＬＬ回路の一部を構成する位相比較回路７とリセ ット信号作成回路１２に入力される。

【０００８】 前記バーストゲートパルス発生回路１１は、水平同期パルスを遅延して形成し たバーストゲートパルスを、前記バースト信号分離回路１に供給しており、前記 バースト信号分離回路１よりバースト信号のみを選択導出している。一方、前記 位相比較回路７は、水平同期パルスを基準入力として、分周回路９より導出され る水平同期相当の分周出力を比較入力として位相比較出力を、位相保障用のロー パスフィルタ８に入力している。このローパス出力は、電圧可変発振回路１０の 発振周波数を制御している。この発振出力はＰＬＬ回路を構成するため前記分周 回路９に帰還される。その結果、発振出力は水平同期パルスに常に位相ロックし てカラーサブキャリア周波数の４倍の周波数で発振する。

【０００９】 この発振出力は、循環用のタイミングパルスとして利用される。まず、ＡＤ変 換回路２は、このタイミングパルスに同期してバースト信号をＡＤ変換する。ま た、リセット信号作成回路１２は、水平同期パルスを開始点としてこのタイミン グパルスを計数し、バースト信号発生より１周期遅れたタイミングで書込リセッ トパルスを発生すると共に、書込開始パルスより１６クロック遅れて１６クロッ ク周期で読出リセットパルスを発生する。

【００１０】 ＤＡ変換出力を入力するメモリ３は、書込リセットパルスを基準にカラーバー スト８周期分のＡＤ変換出力をタイミングパルスに同期して記憶する。また、前 記メモリ３は、読出リセットパルスを基準にタイミングパルスに同期して記憶し たＡＤ変換出力をカラーバースト４周期づつを繰り返し読み出し、書込リセット 信号発生の直後にカラーバースト８周期分のＡＤ変換出力を読み出している。 この読出データは、ＤＡ変換回路４に於てアナログ信号に変換されバンドパス フィルタ１５を介して連続バースト信号として導出される。

【００１１】 本実施例では、図２にも図示する様に前記メモリ３に記憶した７周期目以降の ＡＤ変換出力が平坦になっており、書込リセットパルス発生直後に１．５周期分 だけバースト波形が欠落するが、バンドパスフィルタを介して連続バースト信号 を導出しており、連続性に関しては実用上問題がなかった。尚図中の丸付きの数 字はバーストと連続バーストの対応関係を示すものであり、白抜き部分は図示し ていない前のラインのバースト信号に対応する部分である。

【００１２】

【考案の効果】

よって、本考案によれば、ライン周期での連続バースト信号の位相の連続性は 保たれその効果は大である。

【図面の簡単な説明】

【図１】本考案の１実施例を示す回路ブロック図であ
る。

【図２】回路ブロック図内の要部信号波形説明図であ
る。

【符号の説明】

２ ＡＤ変換回路 ３ メモリ ４ ＤＡ変換回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 タイミングパルスに同期してカラー映像
   信号をディジタル化するＡＤ変換回路と、 前記ディジタル化映像信号をバースト期間に選択記憶
   し、非バースト期間に記憶情報を循環的に読み出すメモ
   リと、 該メモリの出力をアナログ化して連続バースト信号に変
   換するＤＡ変換手段と、 水平同期パルスを基準入力として前記タイミングパルス
   を発生するＰＬＬ回路とを、 配することを特徴とするバースト信号の連続化回路。