JPS5918906B2 - 時間軸変動補正方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、電荷結合素子を用いたビデオ信号の時間軸変
動を補償する方式に関するものである。

従来、上記補償を行なうビデオ信号のタイムベースコレ
クターとして、１水平走査期間（以下、ＩＨと略記する
）の信号を、時間軸変動に応じて記憶装置に書き込み、
読み出しを一定のタイミングで読み出すことによつて時
間軸変動を除去する方式がある。この方式の原理を簡単
に説明すると第１図において、１は入力端子、２は書き
込みモード切換えスイッチ、３〜５は記録装置、６は読
み出しモード切換えスイッチ、Ｔは出力端子である。第
２図はタイミングチャートであり、各水平走査期間Ｈ１
、Ｈ２・・・・・・・・・が時間軸変動で変化している
入力ビデオ信号が入力端子１に与えられる。

この時、書き込みモード切換えスイッチ２はａ端子に閉
じているものとすると、記憶装置３にＨ、の信号が書き
込まれる。記憶装置３にＨ、の信号の書き込みが終了す
ると、書き込みモード切換えスイッチ２は切換えられて
ｂ端子に閉じる。そこで、記憶装置４にＨ２の信号が書
き込まれる。記憶装置４のＨ２の信号の書き込みが終了
すると、切換えスイッチ２は切換えられてｃ端子に閉じ
、記憶装置５にＨ３の信号が書き込まれる。記憶装置５
にＨ３の信号の書き込みが終了すると、切換えスイッチ
２は切換えられてａ端子に閉じ、記憶装置３にＨ４が書
き込まれる。以上の様に、各記憶装置に順次、時間軸変
動に応じて、各水平走査期間が書き込まれる。各記憶装
置の読み出しは、第２図の様な一定のタイミングで、各
記憶装置から、読み出しモード切換えスイッチ６を通つ
て順次読み出され、時間軸変動のない信号が出力端子Ｔ
に得られる。第２図で実線が書き込みモード、破線が読
み出しモードであり、書き込みモードと読み出しモード
が重ならない様な時間軸変動まで補正できることになる
。この場合は、±−Ｈの時間軸変動まで補正できること
になる。

以上が基本原理の説明であるが、記憶装置としては、入
力信号をＡＤ変換して、デジタル信号をデイジタルメモ
リ一に記憶する装置があるが、ＡＤ変換器、デイジタル
メモリ一が高価であり、低コスト化に限界がある。本発
明は記憶装置に電荷結合素子（例えば、チヤージカツプ
ルドデバイス（ＣＣＤ）、バヶッドブリゲードデバイス
（ＢＢＤ）を用いて、低コスト Ｊのタイムベースコレ
クタを実現できる方式を提供することを目的とする。

以下、記憶装置にＣＣＤを用いた場合について説明する
。

ＣＣＤは入力信号をクロツクパルスによつてサンプリン
グして、信号に対応した電荷量 １に変換し、転送電極
をクロツクパルスで駆動して転送し、出力で転送された
電荷量を元の信号に変換して、信号の遅延を行うもので
あるが、入力信号を転送して、記憶すべき信号が出力さ
れる前で転送を停止すれば、信号の記憶ができる。入力
信 〉号はクロツクパルスでサンプリングされることに
なり、ビデオ信号を伝送するには、サンプリング定理か
らビデオ信号の最大周波数（４．５ＭＨｚ）の２倍以上
の周波数に、クロツク周波数を設定しなけれはならない
、クロツク周波数としては、色副 乏搬送波周波数の３
倍の周波数にした方が最適である。理由としては、次の
点があげられる。（１）色信号の場合には位相にも情報
（色相情報）を含んでおり、色信号の位相を正確に伝送
するには、色副搬送波周波数の３倍以上の周波数にクロ
ック周波数を設定する必要がある。（２）正確に１Ｈの
遅延時間を得るには、水平同期信号よりも色信号のバー
スト信号に同期させて得る方が同期の安定度が良く、色
副搬送波周波数の整数倍にクロック周波数を設定すれば
、クロツクを色副搬送波周波数と同一の周波数に分周し
て、色信号のバースト信号と位相比較するために信号を
得る分周回路が簡単になる。従つて、以上１、２の条件
を満足する周波数で、最も低い周波数は色副搬送波周波
数の３倍の周波数となる。

ＮＴＳＣ方式では、色副搬送波周波数は水平同期信号周
波数）であるから、クロツク周波数はとなる。

ＮビツトのＣＣＤを用いて、信号遅延を行わせた場合の
遅延時間は、となるから、ＴＨ＝７＝（＝１Ｈ）とすれ
ば、必要なピット数Ｎは、（１）、（２）式から従つて
、１Ｈの信号を記憶するためのＣＣＤのビツト数は、６
８２．５ビットとなり、端数のビツト数となる。

ＡＤ変換して、デイジタルメモリ一に記録する方式では
、端数のビット数の記憶ができないので、１Ｈ毎に６８
２ビットと６８３ビットを交互に切り換える方法が考え
られている。本発明では、２相及び４相駆動のＣＣＤの
転送電極数、駆動方法を整数ビットの場合の駆動方式に
比べて若干変えることによつて得られた、端数のビツト
数のＣＣＤを記憶装置として用いている。記憶装置とし
て４相駆動のＣＣＤを用いた堪をについて説明する。第
３図はＣＣＤの構造を示す断面図であるが、８はＰ型半
導体基板、１０はｎ型半導体の入力ダイオード、９は酸
化膜、１１は入力ゲート電極、１２は転送電極、１３は
出力ゲート電極、１４はｎ型半導体の出力ダイオードで
ある。このＣＣＤは入力ダイオードから注入された電荷
を、転送電極の電圧によつて、ポテンシヤルの井戸を設
けて電荷を蓄積し、転送電極の電圧を制御して、ポテン
シャルの井戸を移動することによつて電荷を転送し、出
力ダイオードで電流として取り出すものである。

次に、端数の段数を実現するための実施例として説明を
容易にするために２．５ビットのＣＣＤについて説明す
る。

第４図は４相駆動の場合の構造と、各時間における電位
状態を示す説明図である。

第５図は各電極に与えられるクロックパルスの波形と、
電荷の注入及び出力のタイミングを示す図である。同図
において、転送電極Ａ，ｂ，ｃ，ｄにそれぞれφ１，φ
２，φ３，φ４のクロツクパルスが与えられ、１ビツト
の転送を行い、転送電極Ｅ，ｆ，ｇ，ｈに同様にφ１，
φ２，φ３，φ４のクロツクパルスが与えられ次の１ビ
ットの転送を行う。次の転送電極１クｊにφ１，φ２の
クロツクパルスが与えられて、０．５ｂｉｔの転送を行
い、端数のビットの転送を行うものである。最後の転送
電極ｋには、φ４のクロツクパルスを与えて、出力のタ
イミングが正確になる様にする。入力ゲート電極には、
φ４のクロックを与えて、φ４に同期した入力タイミン
グになる様にしている。出力ゲート電極には、一定の直
流電圧を与えて、出力に電荷を誘導し、かつ、転送電極
ｋからのクロツクノイズの出力への漏れを軽減している
。入力ダイオードには入力信号が与えられ、入力信号に
よつて、そのポテンシヤルは制御されている。出力ダイ
オードには、転送されてきた電荷を取り出すための一定
の直流電圧が与えられている。次に転送動作について説
明すると、第５図における、時間Ｔ１において、電圧の
状態を高い状態をＨ、低い状態をＬとすると、φ１はＨ
、φ２はＬ１φ３はＬ１φ４はＨの状態にあり、ＣＣＤ
の各位置のポテンシヤル状態は転送電荷のキャリヤーが
電子であるので、クロックの電圧が高い場合は深いポテ
ンシヤルとなり、イの状態となる。

イの状態ではポテンシャルは、入力ゲートでＬ１転送電
極ａ（′Ｌとなつて、入カダイオードポテンシャルより
低く、電荷が注入されてこれらの電極におけるポテンシ
ャルは上がり、入カダイオードポテンシヤルに等しくな
るまで、電荷が注入される。従つて、入カダイオードポ
テンシヤルに応じた電荷が注入されることになる。時間
Ｔ１においては、入力信号の変化に応じて注入される電
荷は変化しているが、時間Ｔ１から時間Ｔ２に移る時点
ｔ１に、入力ゲート電極におけるポテンシヤルはＨとな
つて、入力ダイオードからの電荷の注入が停止する。従
つて、時点ｔ１における入力信号に応じた電荷Ｑ１が注
入されたことになり、換言すれば、時点ｔ１における入
力信号がサンプリングされて、入力されたことになる。
次に、時間Ｔ２では口の様なポテンシヤル状態となつて
、イの状態に対して、位置的に１電極分転送されること
になる。時間Ｔ３，Ｔ４，Ｔ５ではハ，二，ホの状態と
なつて、電荷は逐時転送され、次に時間Ｔ６で、次の電
荷Ｑ２が注入される。電荷Ｑ２は電荷Ｑ１と同様に、時
間Ｔ５と時間Ｔ６の間に時点Ｔ２における入力信号に応
じた電荷である。つまりクロツクパルスφ４の立下り時
点の入力信号が入力されることになる。この様にして、
クロツクパルスの１Ｈｚで、１ｂｉｔの信号が転送され
ることになる。時間Ｔ６から、クロツクパルスの１周期
Ｔｃの時間後の時間ＴｌＯには、同様に転送が行われて
、卜の状態となる。次に、時間Ｔｌｌでは、チの状態と
なり、電荷Ｑ１を蓄積するポテンシヤルの井戸の巾は狭
くなるが、注入電荷量の最大値を、転送効率、歪を良く
するために、ポテンシヤルの井戸に最大蓄積可能な電荷
量の数分の１にしているので、ポテンシヤルの井戸から
あふれることはない。次に、時間Ｔｌ２になると、りの
状態となつて、Ｑ，が出力ダイオードに出力される。

従つて、時間Ｔｌｌと時間Ｔｌ２の間の時点ｔｌ′に出
力されることになる。以上の様に、ｔ１の時点に入力さ
れた入力信号はｔ／の時点に出力されることになり、遅
延時間Ｔだけ遅れて出力されることになる。

そして、遅延時間Ｔはクロツクパルスの周期Ｔｃの２．
５倍の値となる。以上は、２．５ビツトの場合について
説明したが前記した様に、１Ｈメモリーの場合のビツト
数６８２．５ビツトの場合も、同様にして実現できる。

以上の実施例としては、４相駆動方式のＣＣＤについて
説明したが、次に２相駆動方式の場合について説明する
。説明を容易にするために、２．５ビットのＣＣＤにつ
いて、説明すると、第６図は２相駆動方式のＣＣＤの構
造と、各時間における各部の電位状態を示す図、第７図
は各電極に与えられるクロツクパルスの波形と、電荷の
注入及び出力のタイミングを示す図である。第６図にお
いて、転送電極Ａ，ａ′，Ｃ，ｃ′，Ｅ，ｅ′にφ１、
転送電極Ｂ，ｂ′，Ｄ，ｄ′，ｆにφ２のクロツクパル
スが与えられている。ここで、転送電極の構造について
説明する。

第８図はＣＣＤの断片を示す図であるが、１５はＡｌの
転送電極、１６はポリシリコンの転送電極、１７はシリ
コン酸化膜の絶縁層、１８はシリコン基板である。転送
電極１５は転送電極１６に比べて、転送電荷に対して位
置的により離れているので、同一の電圧を与えた場合、
転送電荷に作用する電位効果はより少くなる。従つて、
第６図において転送電極Ａ，ｂ，ｃ，ｄ，ｅ，ｆをＡｌ
の転送電極ａ′，ｂ′，ｃ′，ｄ′，ｅ′をポリシリコ
ンの転送電極にすれば、時間Ｔ１における各部の電位状
態はレの様になる。図の様に転送電極Ａ，ｂ，ｃ，ｄ，
ｅと転送電極ａ′，ｂ′，ｃ′，ｄ′，ｅ′との電極下
の電位に差が生じ、この電位差によつて、電荷の転送方
向が規制されることになる。入力ダイオードはこの場合
、一定の直流電圧が与えられており、入力ゲート電極１
には第７図オの様な、入力信号によつて、パルス振巾変
調（ＰＡＭ）された信号φｉが与えられている。この信
号φｉが零レベルの時は、第６図レの実線で示している
様な電位となつて、入力ダイオードからの電荷注入はな
されない。信号φｉが信号レベルの時には、破線になつ
て、入力ダイオードより低い電位となつて、電荷注入が
行われるが、注入電荷量は、入力ダイオードとの電位差
に比例し、入力信号に応じた電荷が注入されることにな
る。従つて、時間Ｔ１には入力電圧Ｅ１に応じた電荷Ｑ
，が時点ｔ１に注入される。注入された電荷は電位の最
も低い電極ａ′の下に転送され、レの様になる。次に、
時間Ｔ２では、電極Ａ，ａ′の下の電位は、Ｈ状態とな
つて電荷Ｑ１は規制されずに自由になるが、電位が低く
位置的に近い電極ｂの下に移動し、さらに電位の低い電
極ｂ′の下に移動して、ソの状態となり、電荷Ｑ１は２
電極分転送されたことになる。同様にして時間Ｔ３では
電荷Ｑ２が注入されると共に電荷Ｑ１は２電極分転送さ
れ、ツの状態となる。同様に時間Ｔ４ではネの状態とな
り、時間Ｔ５ではナの状態となる。次に時間Ｔ６で、ラ
の状態となつて、電荷Ｑ１は出力ダイオードに出力され
ることになる。つまり、時点ｔ１に入力された信号が、
時点ｔ／（時間Ｔ５と時間Ｔ６の間の時点）に出力され
たことになる。すなわち、４相駆動方式の場合と同様に
、遅延時間Ｔは、クロツクパルスの周期の２，５倍とな
る。以上は、２．５ビツトの場合について説明したが同
様にして、１Ｈメモリの場合のビツト数、６８２．５ビ
ットの場合について実現できる。

次に、この６８２，５ビツトの２相駆動方式のＣＣＤを
記憶装置に用いたタイムベースコレクタについて説明す
る。第６図、第７図で説明した様にクロックパルスφ１
がＬのときのＣＣＤの電位状態をＬ，ＨのときのＣＣＤ
の電位状態をＨとすると、電位状態がＬからＨの状態に
変化するときに、入力信号が入力され、ＨからＬの状態
に変化するときに出力されることになる。

タイムベースコレクタの場合のＣＣＤの動作としては、
書き込みモードと読み出しモードとの間に保持モード（
不動作）があるが、この保持モードのときの電位状態は
特定の状態でなければならない。この理由を２．５ビツ
トの場合について更に詳しく説明すると、第９図は各モ
ードの電位状態と、信号の入出力タイミングを示すタイ
ムチヤートであるが、ヨは各モードのタイミングを示し
、ＴＮは保持モード、Ｔｗは書き込みモード、ＴＲは読
み出しモードである。ここで、夕の様な電位状態でＣＣ
Ｄを駆動した場合には、書き込みモードの直前の電位状
態がＬであり、次の書き込みモードでＨの状態になり、
信号Ｓ１が書き込まれる。次に１クロック毎にＬからＨ
に変る時に、Ｓ２，Ｓ３が書き込まれ、２．５ビツトで
あるので２．５クロックで書き込みモードが終了するか
ら、書き込みモードの最後の電位状態はＨの状態となる
。次の保持モードはＨであるので、Ｓｌ，Ｓ２，Ｓ３は
そのまま保持される。次に、読み出しモードで、Ｌの状
態に変るので、この変化した時にＳ１が出力される。次
に、１クロツク毎にＨからＬに変る時にＳ２，Ｓ３が出
力され、Ｌの状態で終る。次の保持モードは第９の夕に
示すように図Ｌの状態で、次の書き込みモードでＨとな
り、次の書き込み、読み出しが同様になされる。この様
に、保持モードのときの電位状態を直前の書き込みモー
ド又は読み出しモードの電位状態と等しい状態にすれば
、第９図、レ，ソの様に、書き込まれた信号Ｓｌ，Ｓ２
，Ｓ３が書き込み時と同じタイミングで、読み出し時に
読み出される。ところが第９図ツの様に、書き込みモー
ドの最後のＨ状態から次の保持モードで、ＨでなくＬ状
態になつた場合には、電位状態がＨからＬに変化するこ
とになり、最初に書き込まれた信号Ｓ１が出力されるこ
とになる。

この場合、書き込みは、第９図ネの様に正常になされる
が、読み出しは、第９図ナの様に、信号Ｓ１は書き込み
モードの最後の時点で出力されてしまい、記憶されない
ことになる。

また第９図夕の様に書き込みモードの直前の保持モード
がＬ状態の場合には、３信号が記憶されることになる。

書き込みモードの直前の保持モードがＨ状態には第９図
ラ，ウの様になり、２信号が記憶されることになる。以
上説明した様に、保持モードの電位状態は直前の、書き
込みモード又は読み出しモードの電位状態でなければな
らない。

第９図の夕，ラはクロツクパルスφ１の波形を示してお
り、以下、この様なクロツクパルスを発生する方法につ
いて説明する。

書き込みモードのクロックパルスは時間軸変動に応じて
変化しており、書き込みモードのタイミングも又変化し
ている。従つて、書き込み用クロツクパルスと読み出し
用クロックパルスを個々に発生させて、各々のモードで
ゲートして、各々のゲートされたクロツクパルスを加え
合わせる方法が考えられる。しかし第９図で説明した様
に、書き込みクロックパルスと読み出しクロツクパルス
、及び保持モードの電位状態との関係を特定の関係にし
なければならず、この方法での構成は複雑となる。第９
図夕，ラの様なクロックパルスを得る簡単な方法につい
て図と共に説明すると、第１０図で、１９は駆動クロッ
クパルスの２倍の周波数の反転用書き込みクロックパル
スを入力する反転用書き込みクロツクパルス入力端子、
２０は書き込みモード時に反転用書き込みクロックパル
スをゲートするための書き込みゲートパルスを入力する
書き込みゲートパルス入力端子、２１は駆動クロツクパ
ルスの２倍の周波数の反転用読み出しクロツクパルスを
入力する反転用読み出しクロックパルス入力端子、２２
は読み出しモード時に反転用読み出しクロツクパルスを
ゲートするための読み出しゲートパルスを入力する読み
出しゲートパルス入力端子、２３，２４はＡＮＤ回路、
２５は０Ｒ回路、２６はＴフリツプフロツプである。次
に動作を説明する。

第１１図は各部の波形図であるが、入力端子１９に、１
の様な時間軸変動に応じて周期の変化している反転用書
き込みクロックパルスが入力されＡＮＤ回路２３に与え
られる。一方、入力端子２０に、オの様な書き込みゲー
トパルスが入力されて、ＡＮＤ回路２４に与えられ、出
力に７の様なゲートされた反転用書き込みクロツクパル
スが得られる。第１１図では、２．５ビツトの場合につ
いて記しており、ゲートされた反転用クロックパルスの
パルス数は５個である。入力端子２１に、ヤの様な一定
周期の反転用読み出しクロックパルスが入力されＡＮＤ
回路２４に与えられる。一方、入力端子２２に、マの様
な読み出しゲートパルスが入力されて、ＡＮＤ回路２４
に与えられ、出力にケの様なゲートされた反転用読み出
しクロツクパルスが得られる。次にＡＮＤ回路２３とＡ
ＮＤ回路２４からの出力信号は、０Ｒ回路２５に与えら
れて、出力として、コの様な、反転用クロツクパルスが
得られる。この反転用クロツクパルスでＴフリツプフロ
ツプ２６をトリカーすれば出力端子２７に工の様なクロ
ツクパルスφ１が得られる。出力端子２８には、クロツ
クパルスφ１と逆相のクロツクパルスφ２が得られる。
以上の様にして、第９図夕の様なクロックパルスが得ら
れることになる。

次に、第１図、第２図で説明した様な、３個の記憶装置
を用いたタイムベースコレクタの記憶装置にＣＣＤを用
いた場合について説明する。

第１２図は、２．５ビットのＣＣＤを用いた場合のタイ
ムチヤートであるが、アは書き込みクロツクパルスの電
位状態の変化時点を示すタイムチヤート、サは読み出し
クロックパルスの電位状態の変化時点を示すタイムチヤ
ート、キ，ユ，メは各ＣＣＤの電位状態を示すタイムチ
ヤート（実線は書き込みモード、破線は読み出しモード
、一点鎖線は保持モードを示す）、ミは入力される信号
のタイミングを示すタイムチヤート、シは出力される信
号のタイミングを示すタイムチヤート、工は出力信号の
各水平走査期間のタイミングを示すタイムチヤートであ
る。キ，ユ，メで動作しているＣＣＤをそれぞれＣＣＤ
−Ａ，ＣＣＤ−Ｂ，ＣＣＤ−Ｃとすると、ＣＣＤ−Ａで
は時点ＴＯ，ｔ２，ｔ４に信号Ｓｌ，Ｓ２，Ｓ３が書き
込まれて保持され、時点Ｔｄ，ｔｌ，ｔｌに出力される
。次のＣＣＤ−Ｂでは、時点Ｔ６，ｔ８に信号Ｓ４，Ｓ
５が書き込まれて保持され、時点Ｔ６′，Ｔ８′に出力
される。同様に、ＣＣＤ−Ｃでは、時点ＴｌＯ，ｔｌ２
，ｔｌ４に信号Ｓ６，Ｓ７，Ｓ８が書き込まれて保持さ
れ、時点ＴｌＣ！，Ｔｌｌ，ｔｌ４′に出力される。次
に、ＣＣＤＡでは、信号Ｓｌ，Ｓ２，Ｓ３の読み出しの
後はＬ状態であり、次の保持モードもＬ状態にある。従
つて次の書き込みモードでは時点Ｔｌ５，ｔｌ７，ｔｌ
９に信号Ｓ，，ＳｌＯ，Ｓｌｌが書き込まれて保持され
、時点Ｔ，５′，ＴｌＪ，ｔｌ９′に出力されることに
なる。以下、順次、ＣＣＤ−Ｂ，ＣＣＤ−Ｃに信号Ｓｌ
２ＦＳｌ３ラＳｌ４７Ｓｌ５゛゜゛゛゜゛゜が書き込ま
れて）保持され、各時点で出力される。そこで書き込ま
れる信号のタイミングはミの様になり、読み出される信
号のタイミングはシの様になる。以上が、２．５ビツト
のＣＣＤを用いた場合の各ＣＣＤの動作及び入出力のタ
イミングを説明したが、６８２．５ビツトのＣＣＤを用
（・た場合も同様な動作となる。

次に、タイムベースコレクタの実施例について説明する
と、第１３図において、２９は時間軸変動のあるビデオ
信号を入力する入力端子、３０，３１，３２は、記憶装
置として用いられ、ビット数６８２．５ビットのＣＣＤ
、３３，３４，３５はＣＣＤの出力信号から時間軸補正
された信号のみをゲートするゲート回路、３６はゲート
回路３３，３４，３５でゲートされた各信号を加算する
加算回路、３７は加算回路３６からの時間軸補正された
ビデオ信号からクロック成分を除去する低域フイルタ、
３８は出力端子、３９は入力端子２９に入力されたビデ
オ信号から同期信号を分離する同期信号分離回路、４０
は位相比較回路、４１は反転用書き込みクロツクパルス
を発生する可変周波数発振器（ＶＣＯ）、４２はＶＣＯ
４ｌの信号を同期信号周波数まで分周する分周回路、４
３は分周回路４２の出力信号で駆動されて書き込みゲー
トパルスを発生するリングカウンタ、４４は基準の同期
信号を入力する入力端子、４５は入力端子４４からの基
準同期信号と同期信号分離回路３９からの同期信号とを
切り換える切換えスイッチ、４６は位相比較回路、４７
は反転用読み出しクロツクパルスを発生するＣＯｌ４８
はＣＯ４７の信号を同期信号周波数まで分周する分周回
路、４９は分周回路４８からの信号で駆動され読み出し
ゲートパルスを発生するリングカウンタ、５０，５１，
５２は各ＣＣＤ３Ｏ，３ｌ，３２を駆動するクロックパ
ルスを発生するクロックパルス発生回路である。

次に以上のように構成された実施例の動作について説明
する。

入力端子２９に入力された時間軸変動のあるビデオ信号
はＣＣＤ３Ｏ，３ｌ，３２及び同期信号分離回路３９に
与えられる。同期信号分離回路３４で分離された同期信
号は位相比較回路４０に与えられる。一方、ＶＣＯ４ｌ
からの反転用書き込みクロックパルス（発振周波数はク
ロック周波数１ＵＵ／ＸＵ ？ＦＨ（＝６８２．５ｆＨ）の２倍の １３６５ｆＨである。

ＦＨは水平同期信号周波数）は分周回路４２（分周比は
１／１３６５である）で分周されて、位相比較回路４０
に与えられる。位相比較回路４０では、同期分離回路３
９からの同期信号と、分周回路４２からの出力信号とを
位相比較して、その誤差信号でＣＯ４ｌの発振周波数を
制御して、ＶＣＯ４ｌの出力信号位相が時間軸変動して
いる同期信号と同期する様に制御する。従つて、ＶＣＯ
４ｌで発生する反転用書き込みクロツクパルスは時間軸
変動に応じて周波数が変化していることになる。又、分
周回路４２の出力信号（同期信号と同一周波数である。
）も、同期信号に位相同期している。第１４図は各部の
波形を示す図であるが、イが時間軸変動している同期信
号である。町ま時間軸変動のない基準の同期信号である
。ハは分周回路４２の出力信号で同期信号イに位相同期
している。この出力信号ハでリングカウンタ４３が駆動
され出力として二，ホ，への様な書き込みゲートパルス
が発生する。これらの書き込みゲートパルスは各クロッ
クパルス発生回路５０〜５２に与えられる。同時に、Ｃ
Ｏ４ｌからの反転用書き込みクロックパルスも各クロッ
クパルス発生回路５０〜５２に与えられる。クロツクパ
ルス発生回路５０〜５２は、以前説明した、第１０図の
様な構成から成つており、第１１図の様に反転用書き込
みクロックパルスは書き込みゲートパルスでゲートされ
る。この場合は６８２，５ビツトのＣＣＤを用いている
ので、ゲートされる反転用書き込みクロツクパルスの数
は、６８２．５の２倍の１３６５個である。この反転用
書き込みクロツクパルスは０Ｒ回路を通つて、Ｔフリツ
プフロツプを駆動して書き込みクロックパルスを発生さ
せる。次に、読み出しクロックパルスの発生について説
明すると、入力端子４４に入力された基準の同期信号口
が切換スイツチ４５（この場合はａ側に閉じているもの
とする）を通つて位相比較回路４６に与えられる。

一方、ＣＯ４７からの反転読み出しクロツクパルス（周
波数は１３６５ｆＨである）は分周回路４８（分周比は
１／１３６５である）で分周されて位相比較回路４６に
与えられて、前記同期信号と位相比較される。そして、
位相比較回路４６の誤差信号でＶＣＯ４７の発振周波数
が制御され、反転用読み出しクロックパルスは同期信号
と位相同期される。分周回路４８の出力信号も第１４図
卜の様に基準同期信号に同期されることになり、この出
力信号卜でリングカウンタ４９を駆動すると、チ，り，
ヌの様な読み出しゲートパルスが出力として得られる。
以上の様にして得られた読み出しゲートパルス又は反転
用読み出しクロックパルスと共に、クロツクパルス発生
回路５０〜５２に与えられた読み出しクロツクパルスが
出力として得られる。以上の様にして得られた各クロッ
クパルスは、各ＣＣＤ３Ｏ〜３２を駆動する。第１４図
ル，ヲ，ワの様なタイミング（実線は書き込みモード破
線は読み出しモード、一点鎖線は保持モードである）で
駆動され、各ＣＣＤから読み出されたビデオ信号（時間
軸補正されたビデオ信号）はチ，り，ヌの様なゲートパ
ルスによつて、ゲート回路３３〜３５でそれぞれゲート
される。これらのゲートされたビデオ信号は加算回路３
６で加算されて、力の様な時間的に連続したビデオ信号
となり、低域フイルタ３７でクロック成分が除去されて
、出力端子３８に出力される。以上の説明では、読み出
しクロツクパルスを得るのに、基準の同期信号を用いた
が、基準の同期信号が得られない場合には、切換えスイ
ツチ４５をｂ側に閉じ時間軸変動ある同期信号を代りに
用いる。

この場合、位相比較回路４６の誤差信号の低周波成分の
み取り出して、ＣＯ４７を制御すればＣＯの出力信号の
位相は時間軸変動のある同期信号の平均位相に同期する
ことになり、基準信号を用いた場合とほぼ同等の動作を
することになる。以上実施例の説明から明らかなように
、本発明によれば、従米のＡＤ変換してデジタルメモリ
に記憶する方式に比べて、メモリーとして電荷結合素子
を用いてアナログ的に記憶するので、高価なＡＤ変換器
や、記憶容量の大きいデイジタルメモリ一が不用となり
、かなり低コストのタイムベースコレクターが実現でき
る。

【図面の簡単な説明】

第１図はタイムベースコレクタの基本原理を説明するプ
ロツク図、第２図は第１図の各部の動作を示すタイムチ
ヤート、第３図はＣＣＤの構造を示す構造図、第４図は
４相駆動方式のＣＣＤの動作を示す説明図、第５図は第
４図のＣＣＤのクロック波形と信号の入出力のタイミン
グを示すタイムチヤート、第６図は２相駆動方式のＣＣ
Ｄの動作を示す説明図、第７図は第６図におけるＣＣＤ
のクロック波形と信号の入出力のタイミングを示すタイ
ムチヤート、第８図は第６図のＣＣＤの要部を示す構造
図、第９図は第６図のＣＣＤの動作及び信号の入出力の
タイミングを示すタイムチヤート、第１０図はクロツク
パルス発生回路のプロック図、第１１図は第１０図の各
部の波形を示す波形図、第１２図は本発明による時間軸
変動補正方式を用いたタイムベースコレクタにおける各
ＣＣＤの動作と、入出力信号のタイミングを示すタイム
チヤート、第１３図は本発明による時間軸変動補正方式
を適用した実施例のプロツク図、第１４図は第１３図の
各部の波形と、各ＣＣＤの動作を示す図である。 ３０，３１，３２・・・・・・ＣＣＤ、５０，５１，５
２・・・・・・クロツクパルス発生回路。

Claims (1)

【特許請求の範囲】
1. １ 時間軸変動のあるビデオ信号を、１水平走査期間ゲ
   ートして時間変動に応じたタイミングでサンプリングし
   て電荷結合素子に書き込み、その書き込み後、前記電荷
   結合素子の転送動作を停止し、その後に、時間軸変動の
   ない一定のタイミングで前記ビデオ信号を読み出すこと
   によつて時間軸変動のないビデオ信号を得るとともに、
   その読み出し後前記電荷結合素子の転送動作を停止する
   系統を複数系統設け、各水平走査期間のビデオ信号を順
   次各系統で時間軸補正して時間的に連続した、時間軸変
   動のないビデオ信号を得る時間軸補正方式であつて、前
   記電荷結合素子の構成が、駆動クロックパルスの立ち上
   り又は、立ち下り時点で信号を入力し、立ち下り又は、
   立ち上り時点で信号を出力する構成であつて、前記駆動
   クロックパルスの電位状態を、前記電荷結合素子の転送
   動作を停止している保持期間において、その保持間の直
   前の書き込み動作又は読み出し動作の電位状態と同一の
   電位状態に保つことを特徴とした時間軸変動補正方式。