JPS599998B2 - チエンカイロ - Google Patents

Description

【発明の詳細な説明】 本発明は、電荷結合素子を用いたビデオ信号の１水平走
査期間（以下、ＩＨと略記する）の遅延回路に関する。

従来、ビデオ信号をＩＨ遅延させる方法に超音波遅延線
を用いた方法が考えられたが、該超音波遅延線は正確に
ＩＨの遅延を行なわせる場合、遅延伝送媒体（例えばガ
ラス）の寸法が正確になるように加工しなければならず
、量産性の点で劣り、また形状がかなり大きくなると共
に、小型化に限度があつた。

本発明はかかる問題を解決すべく、電荷結合素子（例え
ば、チヤージカツプルドデイバイスーｃｃｔ）、バケツ
トブリゲードデイバイスーＢＢＤ）を用いて、小型で量
産性がよく、遅延時間の正確なＩＨ遅延回路を提供しよ
うとするのである。

以下、本発明の一実施例を説明する。電荷結合素子は、
入力アナログ信号をクロックパルスによつてサンプリン
グして、信号レベルに対応した電荷量に変換し、転送電
極をクロックパルスで駆動して転送Ｌ出力で電荷量を元
の信号に変換して、信号の遅延を行なうものである。従
つて、ビデオ信号を伝送するには、サンプリング定理か
ら、ビデオ信号の最大周波数（４．５ＭＨ２）の２倍以
上の周波数にクロック周波数を設定しなければならない
。クロック周波数としては、色副搬送波周波数の３倍に
設定した場合が最適である。理由として、次の点があげ
られる。（１）色信号の場合には、位相にも情報（色相
情報）を含んでおり、位相を正確に伝送するには、色副
搬送波周波数の３倍以上の周波数にクロック周波数を設
定する必要がある。

（２）正確にＩＨの遅延時間を得るためには、水平同期
信号に同期させるよりも色信号のバース・ト信号に同期
させてクロック信号を得る方が同期の安定度がよく、色
副搬送波周波数の整数倍にクロック周波数を設定すれば
、クロックを色副搬送波周波数と同一の周波数に分周し
て、色信号と位相比較するための信号を得る分周回路が
簡単になる。

フ 従つて、以上の（１）、（２）項の条件を満たし、
周波数が最も低い周波数である、色搬送周波数の３倍の
周波数が最適となる。

ＮＴＳＣ方式では、色副搬送波周波数ｆｏは３．５７９
５４５ＭＨｚ（＝一丁−ｆＨ、ｆＨ：水平同期信号周波
数）である５ から、クロック周波数は３×４５５ ｆｃ■３ｆｏ■ ２ｆＨ■６８２．５ｆＨ・・・・・・
（１）となる。

ＮビツトのＣＣＤを用いて、信号遅延を行なわせた場合
の遅延時間は、↓ニニ：Ｔ峰闇丁ＭＣ゛二１，二３。

亀す・・・・必Ｎ＝ＴＨｆＣ＝Ｒｉ×６８２．５ｆＨ×
６８２．５ヒ６ントとなり、０．５ビツトの端数のある
ビツト数となる。本発明は２相および４相駆動の電荷結
合素子の電極数、駆動方法を従来の整数ビツトの場合よ
り若干変えることによつて実質的に端数のあるビツト数
を実現するものである。以下、電荷結合素子として４相
駆動のＣＣＤを用いた場合について説明すると、第１図
はＣＣＤの構造を示す断面図で、１はｐ型半導体基板、
２はｎ型半導体の入力ダイオード、３は酸化膜、４は入
力ゲート電極、５は転送電極、６は出力ゲート電極、７
はｎ型半導体の出力ダイオードである。

動作としては、入力ダイオード２から注入された電荷を
、転送電極の電圧によつて且つポテンシヤルの井戸を設
けて蓄積し、転送電極の電圧を制御してポテンシヤルの
井戸を移動することによつて電荷を転送し、出力ダイオ
ード７で電流として取出す。次に、本発明の端数の段数
を実現するための実施例を２．５ビツトのＣＣＤについ
て説明すると、第２図は４相駆動の場合の構造と、各時
間における電位状態を示す説明図である。

第３図は各電極に与えられるクロツクパルスの波形と、
電荷の注入および出力のタイミングを示す図である。第
２図において、転送電極Ａ，ｂ，ｃ，ｄにそれぞれφ１
，φ２，φ３，φ４のクロツクパルスが与えらへ１ビツ
トの転送が行なわ法転送電極Ｅ，ｆ，ｇ，ｈに同様にφ
１，φ２，φ３，φ４、のクロツクパルスが与えら八次
の１ビツトの転送が行なわれる。次の転送電極１，ｊに
φ１，φ，のクロツクパルスが与えられて、０．５ビツ
トの転送が行なわれる。最後の転送電極ｋにはφ４のク
ロツクパルスを与えて、出力のタイミングが正確になる
ようにする。入力ゲート電極４にはφ４のクロツクパル
スを与えて、φ４に同期した入力タイミングになるよう
にしている。出力ゲート電極６には一定の直流電つ圧を
与えて出力に電荷を誘導し、且つ転送電極ｋからのクロ
ツクノイズの出力・＼の漏れを軽減している。

入力ダイオード１には入力信号が与えられ、該入力信号
によつて、そのポテンシヤルは制御されている。出力ダ
イオード７には転送されてきた電荷を取出すための一定
の直流電圧が与えられている。次に、転送動作について
説明すると、第３図における時間Ｔ１において、電圧の
状態を高い状態をＨ１低い状態をＬとすると、φ１はＨ
１φ２はＬ１φ３はＬ１φ４はＨの状態にあり、ＣＣＤ
の各位置のポテンシヤル状態は転送電荷のキヤリアが電
子であるので、クロツク電圧が高い場合は深いポテンシ
ヤルになり、第２図イの状態となる。

このイの状態ではポテンシヤルは、入力ゲートでＬ１転
送電極ａでＬとなつて、入カダイオードポテンシヤルよ
り低く、電荷が注入されて、此等の電極におけるポテン
シヤルは上がり、入カダイオードポテンシヤルに等しく
なるまで電荷が注入される。従つて、入カダイオードポ
テンシヤルに応じた電荷が注入されることになる。時間
Ｔ１においては、入力信号の変化に応じて注入される電
荷は変化しているが、時間Ｔ１からＴ２に移る時点ｔ１
に、入力ゲート電極４におけるポテンシヤルはＨとなつ
て、入力ダイオード２からの電荷の注入が停止する。従
つて、時点ｔ１における入力信号に応じた電荷Ｑ１が注
入されたことになり、換言すれば時点ｔ１における入力
信号がサンプリングされて入力されたことになる。次に
、時間Ｔ２では、第２図１２のようなポテンシヤル状態
となつてイの状態に対して位置的に１電極分転送される
ことになる。時間Ｔ３，Ｔ４，Ｔ５ではハ，二，ホの状
態となつて、電荷は逐時転送され、次に時間Ｔ６で次の
電荷が注入される。電荷ｑは電荷Ｑ１と同様に、時間Ｔ
５と時間Ｔ６の間の時点Ｔ２における入力信号に応じた
電荷である。つまり、クロツクパルスφ４の立下り時点
の入力信号が入力されることになる。このようにして、
クロツクパルスの１サイクルで１ビツトの信号が転送さ
れることになる。時間Ｔ６からクロツクパルスの１周期
Ｔｃの時間後の時間Ｔ，Ｏには、同様に転送が行なわれ
て卜の状態となる。次に、時間Ｔｌｌではチの状態とな
り、電荷Ｑｌを蓄積するポテンシヤルの井戸の幅は狭く
なるが、注入電荷量の最大値を、転送効率、歪をよくす
るためにポテンシヤルの井戸に最大蓄積可能な電荷量の
数分の１にしているので、ポテンシヤルの井戸から溢れ
ることはない。次に、時間Ｔｌ２になるとりの状態とな
つて、Ｑ１が出力ダイオード７に出力される。従つて、
時間Ｔｌｌと時間 ＪＴｌ２の間の時点ｔ１′に出力さ
れることになる。以上のように、ｔ１の時点に入力され
た入力信号はｔ１′の時点に出力されることになり、遅
延時間Ｔだけ遅れて出力されることになる。遅延時間Ｔ
はクロツクパルスの周期Ｔｃの２．５倍の値となる。以
上の実施例は２．５ビツトの場合のものであるが、前記
したように１Ｈ遅延の場合のビツト数が６８２．５ビツ
トの場合にもこのようにして実現できる。

１Ｈ遅延の応用には、一例としてクシ形フイルタとして
用いる場合がある。

即ち、第４図のように１Ｈ遅延信号と遅延しない信号と
を減算することによつて、第５図のように水平走査周波
数ＦＨの倍数の周波数で利得特性が零になるようなクシ
形フイルタが得られる。このようなクシ形フイルタを用
いることによつて、輝度信号と周波数インターリピング
の関係にある色信号成分を輝度信号成分から分離するこ
とができる。つまり、１Ｈ遅延の色信号は、遅延しない
信号に対して位相が逆相になつているので、減算するこ
とによつて同相したのち加算して、クシ形効果が色信号
について働くことになる。従つて、１Ｈ遅延時間が正確
でないと、遅延信号と遅延しない信号とが同相にならず
、クシ形効果が不充分となる。本発明では、クロツクパ
ルスのみに依存して遅延時間は決る。従つて、上記のよ
うに色信号分離のクシ形フイルタとして１Ｈ遅延回路を
用いる場合は、色信号に同期したクロツクパルスでＣＣ
Ｄを駆動することによつて、遅延時間誤差によるクシ形
効果の悪影響を完全に除去できる。この場合の１Ｈ遅延
回路が第６図であり、これを説明すると、８は入力端子
、９はＣＣＤｌｌＯは入力ビデオ信号からカラーバース
ト信号を分離するカラーバースト分離回路、１１は分離
されたカラーバースト信号と分周されたクロツクパルス
の位相を比較する位相比較回路、１２はクロツクパルス
を分周する分周回路、１３はＣＣＤを駆動するためのク
ロツクパルスを発生するクロツクパルス発生回路、１４
はビデオ）信号から同期信号を分離する同期信号分離回
路、１５は可変周波数発振器（ＶＣＯ）、１６は出力端
子である。

入力端子８に入力されたビデオ信号は、ＣＣＤ９、カラ
ーバースト分離回路１０、同期信号分離回路１４に与え
られる。同期信号分離回路１４で分離された同期信号に
よつて、カラーバースト分離回路１０で分離されたカラ
ーバースト信号が位相比較回路１１に与えられる。ＶＣ
Ｏｌ５の信号によつてクロツクパルス発生回路１３にお
いて、ＣＣＤ９を駆動するためのクロツクパルスが発生
し、これがＣＣＤ９に与えられて、該ＣＣＤ９が駆動さ
れる。一方、クロツクパルス発生回路１３からのクロツ
クパルスは分周回路１２においてカラーバースト信号と
同一周波数になるように分周され、位相比較器１１に与
えられる。そして、該位相比較器１１からの誤差信号で
ＶＣＯｌ５の発振周波数が制御され、結果としてクロツ
クパルスがカラーバースト信号に同期される。以上のよ
うに、バースト信号に同期したクロツクパルスでＣＣＤ
９を駆動することによつて、出力端子１６に遅延時間誤
差のない遅延信号が得られる。本発明１Ｈ遅延回路をク
シ形フイルタとして用いる場合は、ＣＣＤ９からの遅延
信号と、入力端子８からの遅延されない信号とを減算し
てから、クロツクノイズを除去する低域フイルタを通せ
ば、該低域フイルタによる時間遅れの影響を除去するこ
とができる。第６図の１Ｈ遅延回路では、カラーバース
ト信号に同期したクロクパルスを発生させたが、水平同
期信号に同期させる方法も同様に可能である。

また、本実施例の１Ｈ遅延回路を用いたクツ形フイルタ
では時間軸変動のあるビデオ信号に対し、時間軸変動に
応じて遅延時間が変わり、固定遅延線を用いて場合に比
べて完全にクシ形効果が得られる。上記の実施例は４相
駆動方式のＣＣＤについて説明したもので、次に２相１
駆動方式の場合の実施例について説明する。

説明を容易にするために、２．５ビツトのＣＣＤについ
て述べる。第７図は２相駆動方式のＣＣＤの構造と、各
時間における各部の電位状態を示す図、第８図は各電極
に与えられるクロツクパルスの波形と、電荷の注入およ
び出力のタイミングを示す図である。第７図において１
転送電極Ａ９ａ′９ｃ９ｃ′９ｅＰｅへにφ１ｓ転送電
極Ｂ，ｂ′，Ｄ，ｄ′，ｆにφ２のクロツクパルスがそ
れぞれ与えられている。ここで、転送電極について説明
すると、第９図はＣＣＤの断面を示し、１７はアルミニ
ウムの転送電極、１８はポリシリコンの転送電極、１９
はシリ．コン酸化膜の絶縁層、２０はシリコン基板であ
る。転送電極１７は転送電極１８に比べて、転送電荷に
対して位置的により離れているので、同一の電圧を与え
た場合転送電荷に作用する電位効果はより少なくなる。
従つて、第７図において、転送電極Ａ，ｂ，ｃ，ｄ，ｅ
，ｆをアルミニウムの転送電極、転送電極ａ′，ｂ′，
ｃ′，ｄ′，ｅ′をポリシリコンの転送電極にすれば、
時間Ｔ１における各部の電位状態はＶのようになる。図
のように転送電極ａ〜ｅと転送電極ａ′〜ｅ′との電極
下の電位に差が生じ、この電位差によつて電荷の転送方
向が規制されることになる。入力ダイオードはこの場合
、一定の直流電圧が与えられており、入力ゲート電極４
には第８図オのような入力信号によつてパルス振幅変調
ＰＡＭされた信号φ１が与えられている。この信号φ１
が零レベルの時は、第７図の実線で示しているような電
位となつて、入力ダイオード２からの電荷注入はなされ
ない。信号φｉが信号レベルの時には破線のようになり
、入力ダイオード２より低い、電位となつて電荷注入が
行なわれる力注入電荷量は入力ダイオード２との電位差
に比例し、入力信号に応じた電荷が注入されることにな
る。従つて、時間Ｔ１には入力電圧Ｅ１に応じた電荷Ｑ
１が時点ｔ１に注入される。注入された電荷は電位の最
も低い電極ａ′の下に転送され、のようになる。次に、
時間Ｔ２では電極Ａ，ａ′の下の電位はＨ状態となつて
電荷Ｑ１は規制されずに自由になる力ζ電位が低く位置
的に近い電極ｂの下に移動レ更に電位の低い電極ｂ′の
下に移動してソの状態となり、電荷Ｑ１は２電極分転送
されたことになる。同様にして時間Ｔ３では電荷Ｑ２が
注入されると共に、電荷Ｑ１は２電極分転送され、ツの
状態となる。同じく時間Ｔ４ではネの状態となり、時間
Ｔ５ではナの状態となる。次に、時間Ｔ６でラの状態と
なつて、電荷Ｑ，は出力ダイオード７に出力されること
になる。つまり、時点ｔ１に入力された信号が、時点ｔ
１′（時間Ｔ５とＴ６の間の時点）に出力されることに
なる。したがつて、４相駆動方式の場合と同様に、遅延
時間Ｔはクロツクパルスの周期の２．５倍となる。以上
は、２．５ビツトの場合について説明したが、同様にし
て１Ｈ遅延の段数、６８２．５段の場合についても実施
できる。以上説明したように本発明によれば、小型化及
び量産性の向上を図り得ると共に、早Ｎ個の転送電極の
他に出力タイミングを規制する１個の転送電極を設けた
ので、所望の遅延時間を正確に得ることができる。

【図面の簡単な説明】

図面は本発明遅延回路を説明するためのもので、第１図
はＣＣＤの構造を示す断面図、第２図は４相駆動の実施
例におけるＣＣＤ構造と各時間における電位状態を示す
説明図、第３図は第２図の各電極に与えられるクロツク
パルスの波形と電荷の注入および出力のタイミングを示
す図、第４図はクシ形フイルタを示すプロツク図、第５
図は第４図のフイルタから得られる周波数対利得特性図
、第６図は色信号に同期したクロツクパルスでＣＣＤを
駆動する一実施例を示すプロツク図、第７図は２相駆動
方式のＣＣＤ構造と各時間における各部の電位状態を示
す図、第８図は第７図各電極に与えられるクロツクパル
スの波形と電荷の注入および出力のタイミングを示す図
、第９図は他の実施例におけるＣＣＤの断面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・入力ダ
イオード、５・・・・・・転送電極、６・・・・・・出
力ゲート電極、７・・・・・・出力ダイオード、８・・
・・・・入力端子、９・・・・・・ＣＣＤｌｌＯ・・・
・・・カラーバースト分離回路、１１・・・・・・位相
比較回路、１２・・・・・・分周回路、１３・・・・・
・クロツクパルス発生回路、１４・・・・・・同期信号
分離回路、１５・・・・・・可変周波数発振器、１６・
・・・・・出力端子。

Claims (1)

【特許請求の範囲】
1. １ 偶数Ｎ相の駆動クロックパルスで駆動される電荷転
   送素子を用いた遅延回路において、転送電極として、［
   （２ｍ＋１）／２］Ｎ（ｍは自然数）個の転送電極と、
   出力タイミングを規制する１個の転送電極とを具備し、
   駆動クロックパルス周期の（２ｍ＋１）／２倍の遅延時
   間を有せしめたことを特徴とする遅延回路。