JPS6245291A - 自動カラ−位相調整器 - Google Patents
自動カラ−位相調整器Info
- Publication number
- JPS6245291A JPS6245291A JP60183886A JP18388685A JPS6245291A JP S6245291 A JPS6245291 A JP S6245291A JP 60183886 A JP60183886 A JP 60183886A JP 18388685 A JP18388685 A JP 18388685A JP S6245291 A JPS6245291 A JP S6245291A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- subcarrier
- timing
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はテレビジョン技術に関し、特にカラー位相の
自動調整器に関するものである。
自動調整器に関するものである。
第３図は従来の自動カラー位相調整器を示すブロック図
である。同図において、１はビデオ信号が入力する入力
端子、２は基準サブキャリア信号が入力する入力端子、
３は固定遅延線の切替えでなる粗調部分と、 ＦＥＴを
使用し′ｆＣ電圧’ｒｔｉＪ御の抵抗と固定コンデンサ
を組合せてなる微調部分で構成されたｏ’ｆ変遅延器、
４はビデオイム号からバースト信号？検出するバースト
検出器、５は位相検波器、６は出力端子である。
である。同図において、１はビデオ信号が入力する入力
端子、２は基準サブキャリア信号が入力する入力端子、
３は固定遅延線の切替えでなる粗調部分と、 ＦＥＴを
使用し′ｆＣ電圧’ｒｔｉＪ御の抵抗と固定コンデンサ
を組合せてなる微調部分で構成されたｏ’ｆ変遅延器、
４はビデオイム号からバースト信号？検出するバースト
検出器、５は位相検波器、６は出力端子である。
次に上記構成による自動カラー位相調整器の動作につい
て説明する。まず、入力端子１に入力したビデオ信号は
ｏＴ変遅延器３により遅延されたのち、バースト検出器
４に入力する。このバースト検出器４は人力するビデオ
信号からバースト１ｇ号を検出して位相検波器５に出力
する。したかつて、この位相検波器５はこのバースト信
号と入力端子２を介して入力する基準サブキャリア信号
との位相差に比例した４に号を町変遅延器３に出力する
。
て説明する。まず、入力端子１に入力したビデオ信号は
ｏＴ変遅延器３により遅延されたのち、バースト検出器
４に入力する。このバースト検出器４は人力するビデオ
信号からバースト１ｇ号を検出して位相検波器５に出力
する。したかつて、この位相検波器５はこのバースト信
号と入力端子２を介して入力する基準サブキャリア信号
との位相差に比例した４に号を町変遅延器３に出力する
。
したがって、ＯＴ変遅延器３はこの信号の入力によシ遅
延証を変化させ、位相用波器５に入力するバースト信号
と基準サブキャリア毎号との位相差が零になるようにｆ
ｆ７１Ｊ御する。このようにして、出力端子６から出力
される出力信号のカラー位相金相対的に基準サブキャリ
ア信号の位相に合わせることができる。
延証を変化させ、位相用波器５に入力するバースト信号
と基準サブキャリア毎号との位相差が零になるようにｆ
ｆ７１Ｊ御する。このようにして、出力端子６から出力
される出力信号のカラー位相金相対的に基準サブキャリ
ア信号の位相に合わせることができる。
上述した従来の自動カラー位相調整器は１位相調犯を行
なうための５７変遅延器が固定遅延線の切替えによる粗
調部分とＦＥＴを使用した電圧制御の抵抗と固定コンデ
ンサを組合せでなる微調部分で構成され′Ｃいるため、
温度安定度および周波数特性が恕い問題があった。
なうための５７変遅延器が固定遅延線の切替えによる粗
調部分とＦＥＴを使用した電圧制御の抵抗と固定コンデ
ンサを組合せでなる微調部分で構成され′Ｃいるため、
温度安定度および周波数特性が恕い問題があった。
この発明に係る目動カラー位相調整器は、入力ビデオ信
号のバーストにロックしたサンプリングパルスで入力ビ
デオ信号をディジタルデータ信号に変換して９０″以内
の微調位相調整を行なう手段と、このディジタルデータ
信号を基準クロック信号のタイミングに変換し、基準サ
ブキャリア信号との位相比ｄＫよって９０″ごとの粗調
位相調整を行なう手段とを有している。
号のバーストにロックしたサンプリングパルスで入力ビ
デオ信号をディジタルデータ信号に変換して９０″以内
の微調位相調整を行なう手段と、このディジタルデータ
信号を基準クロック信号のタイミングに変換し、基準サ
ブキャリア信号との位相比ｄＫよって９０″ごとの粗調
位相調整を行なう手段とを有している。
この発明は、ディジタル状態での位相合わせが９０″ス
テツプであるが、入力ビデオ信号のバーストにロックし
て９０″以内の微調位相調整されたサンプリングパルス
で入力ビデオ信号をに勺変化しているので３６０″の自
動カラー位相調整することができる。
テツプであるが、入力ビデオ信号のバーストにロックし
て９０″以内の微調位相調整されたサンプリングパルス
で入力ビデオ信号をに勺変化しているので３６０″の自
動カラー位相調整することができる。
第１図はこの発明に係る自動カラー位相調整器の一実施
例を示すブロック図である。同図において、７は入力端
子７ａＫ第２図（ｂ）に示すバースト信号の入力により
発振動作し、出力端子γｂからこのバースト信号にロッ
クしｆｃ第２図（Ｃ）に示す１４．３１８１８ＭＨｚの
サンプリングパルスを出力し、出力端子１ｃから第２図
（ｄ）に示すサブキャリア周期信号を出力する発振器、
８は入力端子８ａに入力する第２図（ａ）Ｋ示す入力ビ
デオ信号を入力端子８ｂに入力する第２図（ｅ）に示す
サンプリングパルスによすＡ／Ｄ変換され、出力端子８
Ｃから第２図（ｅ）に示すＡ／ＤＲ換信号全信号全出力
／Ｄ ｆ換器、９は第２図（ｆ）に示す１４．３１８１
８ＭＨｚ の基準クロック信号が入力する基準クロッ
ク入力端子、１０は入力端子１０ａＫ第２図（ｅ）に示
すＡ／Ｄ変換信号が入力し、入力端子１０ｂ Ｋ第２図
（ｄ）に示すサブキャリア周期信号が入力し、入力端子
１０ｃＫ第２図（ｃ）ｉｃ示すサンプリングパルスが入
力し、入力端子１０ｄに第２図（ｆ）に示す基準クロッ
ク信号が入力すると動作し、サンプリングパルスのタイ
ミングで管理されているＡ／Ｄ変換信号およびサブキャ
リア周期信号を基準クロック信号でタイミングをとって
、出カス１ａ子１０ｅから第２図（ｊ）に示すディジタ
ルデータ信号全出力し、出力端子１０ｆから第２図（ト
）に示す調整サブキャリア周期信号を出力するタイミン
グ調整器、１１は入力端子１１ａに入力する基準クロッ
ク信号でタイミング管理された調整サブキャリア周期信
号と入力端子１１ｂに入力する基準サブキャリア信号と
の位相比較し、出力端子１１ｃから同相（０’）のとき
には第２図（４）に示す第１遅延量制岬信号を出力し、
位相差９０°のときには第２図（ロ）Ｋ示す第２遅延量
制御信号を出力し１位相差１８０°のときには第２図（
ｎ）に示す第３遅延’Ａｋ制御信号を出力し、位相差２
７０’のときには第２図（ｏ）に示す第４遅延量制御信
号全出力する遅延量制御器、１２は入力端子１２ａに第
２１Ａ（ｊ）に示すディジタルデータ信号が入力し、入
力端子１２ｂに第２図（ｆ）に示す基準クロックイＨ号
が人力し、入力端子１２ｃにこの第１遅延量：ＵＩＩ御
伯号信号４遅延′Ｉｉｋ制仇信号が入力し、基準クロン
ク信号の周波数は１４゜３１８１８ＭＨｚで４倍のサブ
キャリア周波数なので、ｌクロックデータ全遅延させる
ことは９０″′位相金遅らせたことに相当するので、第
１遅延筺？ｉｉ制御信号〜第４遅延量制御信号によって
ラッテする段数を相対的にＯ〜４クロック変化させるこ
とにより。
例を示すブロック図である。同図において、７は入力端
子７ａＫ第２図（ｂ）に示すバースト信号の入力により
発振動作し、出力端子γｂからこのバースト信号にロッ
クしｆｃ第２図（Ｃ）に示す１４．３１８１８ＭＨｚの
サンプリングパルスを出力し、出力端子１ｃから第２図
（ｄ）に示すサブキャリア周期信号を出力する発振器、
８は入力端子８ａに入力する第２図（ａ）Ｋ示す入力ビ
デオ信号を入力端子８ｂに入力する第２図（ｅ）に示す
サンプリングパルスによすＡ／Ｄ変換され、出力端子８
Ｃから第２図（ｅ）に示すＡ／ＤＲ換信号全信号全出力
／Ｄ ｆ換器、９は第２図（ｆ）に示す１４．３１８１
８ＭＨｚ の基準クロック信号が入力する基準クロッ
ク入力端子、１０は入力端子１０ａＫ第２図（ｅ）に示
すＡ／Ｄ変換信号が入力し、入力端子１０ｂ Ｋ第２図
（ｄ）に示すサブキャリア周期信号が入力し、入力端子
１０ｃＫ第２図（ｃ）ｉｃ示すサンプリングパルスが入
力し、入力端子１０ｄに第２図（ｆ）に示す基準クロッ
ク信号が入力すると動作し、サンプリングパルスのタイ
ミングで管理されているＡ／Ｄ変換信号およびサブキャ
リア周期信号を基準クロック信号でタイミングをとって
、出カス１ａ子１０ｅから第２図（ｊ）に示すディジタ
ルデータ信号全出力し、出力端子１０ｆから第２図（ト
）に示す調整サブキャリア周期信号を出力するタイミン
グ調整器、１１は入力端子１１ａに入力する基準クロッ
ク信号でタイミング管理された調整サブキャリア周期信
号と入力端子１１ｂに入力する基準サブキャリア信号と
の位相比較し、出力端子１１ｃから同相（０’）のとき
には第２図（４）に示す第１遅延量制岬信号を出力し、
位相差９０°のときには第２図（ロ）Ｋ示す第２遅延量
制御信号を出力し１位相差１８０°のときには第２図（
ｎ）に示す第３遅延’Ａｋ制御信号を出力し、位相差２
７０’のときには第２図（ｏ）に示す第４遅延量制御信
号全出力する遅延量制御器、１２は入力端子１２ａに第
２１Ａ（ｊ）に示すディジタルデータ信号が入力し、入
力端子１２ｂに第２図（ｆ）に示す基準クロックイＨ号
が人力し、入力端子１２ｃにこの第１遅延量：ＵＩＩ御
伯号信号４遅延′Ｉｉｋ制仇信号が入力し、基準クロン
ク信号の周波数は１４゜３１８１８ＭＨｚで４倍のサブ
キャリア周波数なので、ｌクロックデータ全遅延させる
ことは９０″′位相金遅らせたことに相当するので、第
１遅延筺？ｉｉ制御信号〜第４遅延量制御信号によって
ラッテする段数を相対的にＯ〜４クロック変化させるこ
とにより。
基準サブキャリアに対して常に同じ位相の出力データを
出力端子１２ｄから出力する可変遅延器である。
出力端子１２ｄから出力する可変遅延器である。
次Ｋ、上記構成による自動カラー位相調整器の動作につ
いて、第２図（ａ）〜第２図（ｏ） ′（＋−参照して
説明する。壕ず、入力端子１に入力した第２図（ａ）に
示す入力ビデオ信号がバースト検出器４およびＡ／Ｄ変
換器８に入力する。したがって、バースト検出器４はこ
の人カピデ第１」号から第２図（ｂ）に示すバースト信
号全検出して発振器７に出力する。
いて、第２図（ａ）〜第２図（ｏ） ′（＋−参照して
説明する。壕ず、入力端子１に入力した第２図（ａ）に
示す入力ビデオ信号がバースト検出器４およびＡ／Ｄ変
換器８に入力する。したがって、バースト検出器４はこ
の人カピデ第１」号から第２図（ｂ）に示すバースト信
号全検出して発振器７に出力する。
この発振器７はこのバースト信号の入力により発振動作
し、出力端子７ｂからこのバースト信号にロックした第
２図（ｃ）に示す１４．３１８１８ＭＨｚ のサンプリ
ングパルスｉｆ Ａ、／’Ｄ変換器８およびタイミング
調整器１０に出力し、出力端子１０ｃから第２図（ｄ）
に示すサブキャリア周期信号をタイミング調整器１０に
出力する。そして、Ａ／Ｄ変換器８は第２図（ａ）に示
す入力ビデオ信号を第２図（Ｃ）に示すサンプリングパ
ルスにより、第２図（ｅ）に示すディジタルデータ信号
に変換し、タイミング調整５１０に出力する。そして、
このタイミング調整器１０はこの第２図（ｅ）に示すデ
ィジタルデータ信号および第２図（ｄ）に示すサブキャ
リア周期信号を第２図（ｆ）に示す基準クロンク信号で
タイミングを取シなおし、出力端子１０ｅから第２図（
ｊ）に示すディジタルデータ１百号全ＯＴ変遅延器１２
に出力し、出力端子１０ｆから第２図（ｋ）に示す調整
サブキャリア周期信号全遅延量制御器１１に出力する。
し、出力端子７ｂからこのバースト信号にロックした第
２図（ｃ）に示す１４．３１８１８ＭＨｚ のサンプリ
ングパルスｉｆ Ａ、／’Ｄ変換器８およびタイミング
調整器１０に出力し、出力端子１０ｃから第２図（ｄ）
に示すサブキャリア周期信号をタイミング調整器１０に
出力する。そして、Ａ／Ｄ変換器８は第２図（ａ）に示
す入力ビデオ信号を第２図（Ｃ）に示すサンプリングパ
ルスにより、第２図（ｅ）に示すディジタルデータ信号
に変換し、タイミング調整５１０に出力する。そして、
このタイミング調整器１０はこの第２図（ｅ）に示すデ
ィジタルデータ信号および第２図（ｄ）に示すサブキャ
リア周期信号を第２図（ｆ）に示す基準クロンク信号で
タイミングを取シなおし、出力端子１０ｅから第２図（
ｊ）に示すディジタルデータ１百号全ＯＴ変遅延器１２
に出力し、出力端子１０ｆから第２図（ｋ）に示す調整
サブキャリア周期信号全遅延量制御器１１に出力する。
このタイミング調整器１０は第２図（ｇ）Ｋ示す斜線部
分に基準クロック信号の立上りがあった場合、第２図（
ｅ）に示すディジタルデータ信号をランチできないため
。
分に基準クロック信号の立上りがあった場合、第２図（
ｅ）に示すディジタルデータ信号をランチできないため
。
このディジタルデータ信号乞第２図（ｈ）ｐよび第２図
（ｉ）に示す半分のデータレートに変換して、矢印の位
置のデー３をラッチするので、基準クロンク信号で管理
された第２因（ｊ）に示すデイジタルデーメイ８＋＋を
出力端子１０ｅから出力し、同様にして、基準クロンク
信号で管理された調蟹すブキャリア７ｉ！ｄＭ信号（第
２図（ト）参照）を出力することかできる。したがって
、遅延址制御器１１は調整サブキャリア周期信号と基準
サブキャリア信号との位相比較し、同相（０°）のとき
には第２図（Ｌ）に示す第１遅延僅ル１］御信号を、位
相差９０゛のときには第２図−に示す第２遅延量制御信
号を１位相差１８０″のときには第２図伝）に示す第３
遅延電制岬イ８号を、位相差２７０′ のときｅごは第
２図（ｏ）に示す第４遅延蓋制御信号を町変遅延器１２
に出力する。したがって、町変遅延器１２に人力する第
１遅延に制御毎号〜第４遅延を制＠信号によｐ４つの状
態金とり、ラッチする段数に相対的に０〜３クロツク変
化させるので、基準サブギヤリアに対して常に同じ位相
の出力データを得ることができる。このように、ディジ
タル状態での位相合わせは９０″ステツプであるが、人
力ビデオ信号のバーストにロックして９０”以内の微調
位相調整されたサンプリングパルスで入カビデオ伯°号
をＡ／Ｄ変換しているので、３６０°の自動カラー位相
祠祭することができる。。
（ｉ）に示す半分のデータレートに変換して、矢印の位
置のデー３をラッチするので、基準クロンク信号で管理
された第２因（ｊ）に示すデイジタルデーメイ８＋＋を
出力端子１０ｅから出力し、同様にして、基準クロンク
信号で管理された調蟹すブキャリア７ｉ！ｄＭ信号（第
２図（ト）参照）を出力することかできる。したがって
、遅延址制御器１１は調整サブキャリア周期信号と基準
サブキャリア信号との位相比較し、同相（０°）のとき
には第２図（Ｌ）に示す第１遅延僅ル１］御信号を、位
相差９０゛のときには第２図−に示す第２遅延量制御信
号を１位相差１８０″のときには第２図伝）に示す第３
遅延電制岬イ８号を、位相差２７０′ のときｅごは第
２図（ｏ）に示す第４遅延蓋制御信号を町変遅延器１２
に出力する。したがって、町変遅延器１２に人力する第
１遅延に制御毎号〜第４遅延を制＠信号によｐ４つの状
態金とり、ラッチする段数に相対的に０〜３クロツク変
化させるので、基準サブギヤリアに対して常に同じ位相
の出力データを得ることができる。このように、ディジ
タル状態での位相合わせは９０″ステツプであるが、人
力ビデオ信号のバーストにロックして９０”以内の微調
位相調整されたサンプリングパルスで入カビデオ伯°号
をＡ／Ｄ変換しているので、３６０°の自動カラー位相
祠祭することができる。。
以上詳細に説明したように、この発明に係る自動カラー
位相調整器によれば、入力ビデオ信号のバーストニロッ
クシン七すンプリンクハルスでＡ／Ｄ変換を行ない９０
°以内の微調位相調整を行なったのち、基準クロックイ
♂°号のタイミングに変換し、基準サブギヤリア毎号と
の位相比較によって９０パごとの粗調位相調整上行なう
ため、安定匿がよく、しかもディジタル状態での遅延の
ため１周波数特性にも変化がないなどの効果がある。
位相調整器によれば、入力ビデオ信号のバーストニロッ
クシン七すンプリンクハルスでＡ／Ｄ変換を行ない９０
°以内の微調位相調整を行なったのち、基準クロックイ
♂°号のタイミングに変換し、基準サブギヤリア毎号と
の位相比較によって９０パごとの粗調位相調整上行なう
ため、安定匿がよく、しかもディジタル状態での遅延の
ため１周波数特性にも変化がないなどの効果がある。
第１図はこの発明に係る自動カラー位相調整器の一実施
例を示すブロック図、第２図（ａ）〜第２図（０）は第
１図の各部の波形を示す図、第３図は従来の自動カラー
位相調整器を示すブロック図である。 １および２・・・・入力端子、４・・・・バースト噴出
器、６・・・・出力端子、７・・・・発振器、８・・・
・Ａ／Ｄ変換器、９・・・・基準クロック入力端子、１
０・・・・タイミング調整器。 １１・・・・遅延量制御器、１２・・・・町変遅延器。 特許用願人 日本電気株式会社 代理人 山用政４＃（ほか２名） 第１図 第３図
例を示すブロック図、第２図（ａ）〜第２図（０）は第
１図の各部の波形を示す図、第３図は従来の自動カラー
位相調整器を示すブロック図である。 １および２・・・・入力端子、４・・・・バースト噴出
器、６・・・・出力端子、７・・・・発振器、８・・・
・Ａ／Ｄ変換器、９・・・・基準クロック入力端子、１
０・・・・タイミング調整器。 １１・・・・遅延量制御器、１２・・・・町変遅延器。 特許用願人 日本電気株式会社 代理人 山用政４＃（ほか２名） 第１図 第３図
Claims (1)
- 入力ビデオ信号のバーストにロックしたサンプリングパ
ルスで入力ビデオ信号をディジタルデータ信号に変換し
て９０°以内の微調位相調整を行なう手段と、このディ
ジタルデータ信号を基準クロック信号のタイミングに変
換し、基準サブキャリア信号との位相比較によつて９０
°ごとの粗調位相調整を行なう手段とを備えたことを特
徴とした自動カラー位相調整器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183886A JPS6245291A (ja) | 1985-08-23 | 1985-08-23 | 自動カラ−位相調整器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60183886A JPS6245291A (ja) | 1985-08-23 | 1985-08-23 | 自動カラ−位相調整器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6245291A true JPS6245291A (ja) | 1987-02-27 |
| JPH0476558B2 JPH0476558B2 (ja) | 1992-12-03 |
Family
ID=16143539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60183886A Granted JPS6245291A (ja) | 1985-08-23 | 1985-08-23 | 自動カラ−位相調整器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6245291A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0518256A2 (en) * | 1991-06-10 | 1992-12-16 | Canon Kabushiki Kaisha | Chrominance signal processing device |
-
1985
- 1985-08-23 JP JP60183886A patent/JPS6245291A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0518256A2 (en) * | 1991-06-10 | 1992-12-16 | Canon Kabushiki Kaisha | Chrominance signal processing device |
| EP0518256A3 (ja) * | 1991-06-10 | 1994-04-13 | Canon Kk |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0476558B2 (ja) | 1992-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0299724B1 (en) | Digitally controlled phase locked loop system | |
| KR890004576A (ko) | 클럭신호 발생시스템 | |
| KR20040015383A (ko) | 아날로그 ｆｉｒ 필터 | |
| US20020057479A1 (en) | PLL circuit and optical communication reception apparatus | |
| JPH07264055A (ja) | 周波数ロックドループ | |
| JPS6245291A (ja) | 自動カラ−位相調整器 | |
| JP2001095005A5 (ja) | ||
| JPH0442851B2 (ja) | ||
| EP0224828A2 (en) | PLL circuit | |
| US5459756A (en) | Sampling phase detector arrangement | |
| US5703656A (en) | Digital phase error detector for locking to color subcarrier of video signals | |
| FR2629657A1 (fr) | Agencement de synchronisation pour appareil de television | |
| JPH07162296A (ja) | ディジタル位相同期回路 | |
| JPH01215122A (ja) | 位相同期信号発生回路 | |
| JP3417793B2 (ja) | クロック同期装置 | |
| KR960006943B1 (ko) | 디지탈 위상동기루프(pll) | |
| KR890004158B1 (ko) | 톤 신호 복조기 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JPH0738910A (ja) | バースト制御発振回路 | |
| JPS5824518Y2 (ja) | 波形整形器 | |
| JPH0568028A (ja) | 位相同期回路 | |
| JP2876847B2 (ja) | 位相同期回路 | |
| JPH04273618A (ja) | Ｐｌｌ回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH06327022A (ja) | クロックパルス発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |