JPH0442851B2

JPH0442851B2 -

Info

Publication number: JPH0442851B2
Application number: JP56216065A
Authority: JP
Inventors: Shazanfuyu Anri
Original assignee: Individual
Current assignee: Individual
Priority date: 1980-12-29
Filing date: 1981-12-23
Publication date: 1992-07-14
Also published as: JPS57133743A; FR2497427B1; CA1177909A; FR2497427A1; EP0055670B1; US4439689A; EP0055670A2; AU7863181A; EP0055670A3; AU550255B2; DE3170659D1

Description

【発明の詳細な説明】本発明は周期的パルス信号のサイクル比制御回
路に係る。

本発明はデジタル伝送、より詳細には位相変位
による４位相変調に使用され得る。

本発明の用途をより十分に理解するために、特
に位相変位による４位相変調を理解するために、
デジタル伝送の分野では変調信号流量、即ち毎秒
当りに伝送されるデータ量（ビツト数／秒）を、
周波数f₀のクロツク又はタイミング信号Ｈと対応
させることを指摘しておきたい。

タイミング信号Ｈはサイクル比0.5の方形波信
号である。４位相変調は２つの変調を２位相変位
で合成して得られる。これに対応するタイミング
信号Ｈの周波数はf₀／２に等しい。従つて、クロ
ツクＨ／２と呼称される。

変調器に対する伝送ラインでは、変調信号が２
つのデジタル列Ａ及びＢに分離される。夫々の列
の流量は被伝送信号の流量の1/2に等しい。対応
するクロツクＨ／２は、通常はフリツプフロツプ
を使用しクロツクＨの周波数を２で除算して形成
される。伝送誤差を別にすれば受信時の復調で、
デジタル列Ａ及びＢが供給される。従つて、クロ
ツク即ちタイミング信号Ｈ／２を再び得ることが
可能である。初期変調信号をインターレースによ
つて再生するためには、クロツクＨ／２のタイミ
ングの周波数を２倍してクロツクＨを再生する必
要がある。

本発明の実施例は特に、後者の動作即ちクロツ
クＨ／２からクロツクＨへの変成を行うために使
用される。

本発明の他の実施例は、周波数に関して周期的
パルス信号の2ⁿ倍の信号を出力するパルス信号の
サイクル比の制御回路を含んでいる。周期的パル
ス信号のサイクル比を迅速に制御し得る簡単な公
知回路は存在しない。又、製造の難しい多数の高
価な手段を使用しないで信号の周波数に２又は２
のｎ乗を乗算し得る公知の乗算器も存在しない。

パルス信号のサイクル比の制御又は調整を行う
ことが可能な回路のうちで最も簡単な回路は、単
安定フリツプフロツプから形成される。

フリツプフロツプの導通周期は、周期の持続時
間を固定し得る適当な値を容量及び抵抗素子の値
として選択することにより調整される。この制御
は極めて正確に行うことはできない。又、その制
御は信号の周波数毎に特定されている。

公知の周波数二倍器は、“アナログ”型、又は
“フエーズロツキングループ”を持つ型の回路で
ある。

アナログ型周波数二倍器では、周波数f₀／２の
クロツク信号Ｈ／２が回路に与えられ、これによ
り倍周波数列f₀が生成される。従つて、クロツク
Ｈの周波数f₀の列を濾波し、増幅、整形、位相再
生を順次行う必要がある。

フエーズロツキングループを使用する周波数二
倍器の場合、電圧制御発振器はクロツクＨ／２の
周波数f₀／２の２倍たる周波数f₀の信号を供給す
る。次に、周波数f₀／２の入力信号と電圧制御発
振器が供給した信号を２で除算したf₀／２の信号
との間の位相比較を行う。この位相比較で得られ
たエラー電圧によつて、電圧制御発振器の周波数
及び位相を周波数f₀にクロツクし得る。発振器出
力は周波数f₀のクロツク信号Ｈを供給する。

従つて、アナログ型周波数二倍器は周波数f₀に
同調した帯域フイルタと、形再生増幅器と、濾波
で生じた時間遅れを補償するための位相再生手段
とを含んでいる。この種の周波数二倍器の主な欠
点は、デジタル流量に関連した各周波数に特定さ
れていることである。更に、入力信号の周波数の
不確実性の範囲の補償が良くない。最後に、低速
流の場合、周波数列分離のために狭い濾波が必要
なので、補償すべき時間遅れが大きくなる。

“フエーズロツキングループ”型の周波数二倍
器の性能特性はもう少し良い。しかしながら、入
力信号周波数に対する周波数二倍器の同期及び追
従範囲が、電圧制御発振器の係数K₀に関連して
いる。この係数K₀は発振器に印加された制御電
圧のボルト毎の周波数掃引である。水晶発振器の
場合、係数K₀は約10^-3〜10^-4である。従つて、周
波数掃引は極めて低く、この種の周波数二倍器は
伝送すべき各パルス流量に特定される。従来の発
振器の場合、被制御流量範囲は最低量と最高量と
の間の比が４となる範囲である。より広い範囲を
カバーするには、範囲スイツチング動作を要す
る、より複雑な装置を使用しなければならない。

本発明の目的は、前述の欠点を除去し、特に単
安定フリツプフロツプを使用する周期的パルス信
号のサイクル比を正確に制御する回路を提供する
ことである。この単安定フリツプフロツプの導通
周期は、フリツプフロツプの出力を導通周期制御
入力に接続する制御ループ内に配置された演算増
幅器を含む比較器に与えられた信号のオフセツト
電圧の制御によつて簡単に制御され得る。単安定
フリツプフロツプ使用の場合、入力に与えられた
d.c.電圧は導通周期を約30倍まで変更することが
可能である。

本発明の他の目的は更に、スイツチングの必要
が無く、構造が簡単で調整及び制御が容易であ
り、周波数に関して周期的パルス信号の2ⁿ倍の信
号を出力する周期的パルス信号のサイクル比を制
御する回路を提供することにある。

本発明の目的は、周期的パルス信号が入力され
るスイツチング入力端子、出力端子、反転出力端
子、及び前記出力端子からの出力信号のサイクル
比を制御する電圧が入力される制御入力端子を有
し、前記各周期的パルス信号の立上り端でスイツ
チする単安定フリツプフロツプと、前記単安定フ
リツプフロツプの前記出力端子及び前記反転出力
端子からの両信号を入力する入力端子、前記単安
定フリツプフロツプの前記制御入力端子と接続さ
れた出力端子、及び前記単安定フリツプフロツプ
の前記出力端子からの出力信号のサイクル比が所
望の値となるように、前記単安定フリツプフロツ
プの前記出力端子及び前記反転出力端子からの信
号の夫々の平均電圧の差であるオフセツト電圧を
調節自在な電圧が印加される制御入力を有し、前
記制御入力へ印加された電圧と前記オフセツト電
圧とに応じて前記単安定フリツプフロツプの前記
制御入力端子へ印加される電圧を補正する比較器
とを備えている周期的パルス信号のサイクル比制
御回路によつて達成され、更に本発明の他の目的
はｎを１以上の整数とした場合、周波数に関して
周期的パルス信号の2ⁿ倍の信号を出力する周期的
パルス信号のサイクル比制御回路であつて、第１
の単安定フリツプフロツプ及び周期的パルス信号
のサイクル比を制御する第１の比較器とを備えた
少なくとも一つの制御回路と、第２の単安定フリ
ツプフロツプ及び第２の比較器を有し前記ｎの値
に応じて前記少なくとも一つの制御回路と直列に
結合され前記2ⁿ倍の信号を出力する少なくとも一
つの補助回路とを含み、前記第１の単安定フリツ
プフロツプは周期的パルス信号が入力されるスイ
ツチング入力端子、出力端子、反転出力端子、及
び該第１の単安定フリツプフロツプの前記出力端
子からの出力信号のサイクル比を制御する電圧が
入力される制御入力端子を有するとともに、前記
各周期的パルス信号の立上り端でスイツチするよ
うに構成され、前記第１の比較器は前記第１の単
安定フリツプフロツプの前記出力端子及び前記反
転出力端子からの両信号を入力する入力端子、前
記第１の単安定フリツプフロツプの前記制御入力
端子と接続された出力端子、及び前記第１の単安
定フリツプフロツプの前記出力端子からの出力信
号のサイクル比が所望の値となるように、前記第
１の単安定フリツプフロツプの前記出力端子及び
前記反転出力端子からの信号の夫々の平均電圧の
差であるオフセツト電圧を調節自在な電圧が印加
される制御入力を有するとともに、前記制御入力
へ印加された電圧と前記オフセツト電圧とに応じ
て前記第１の単安定フリツプフロツプの前記制御
入力端子へ印加される電圧を補正するように構成
され、前記第２の単安定フリツプフロツプは前記
第１の単安定フリツプフロツプの前記出力端子か
らサイクル比が制御された出力信号が入力される
スイツチング入力端子、出力端子、反転出力端
子、及び該第２の単安定フリツプフロツプの前記
出力端子からの出力信号のサイクル比を制御する
電圧が入力される制御入力端子を有するととも
に、前記各周期的パルス信号の立上り端及び立下
り端でスイツチするように構成され、前記第２の
比較器は前記第２の単安定フリツプフロツプの前
記出力端子及び前記反転出力端子からの両信号を
入力する入力端子、前記第２の単安定フリツプフ
ロツプの前記制御入力端子と接続された出力端
子、及び前記第２の単安定フリツプフロツプの前
記出力端子からの出力信号のサイクル比が所望の
値となるように、前記第２の単安定フリツプフロ
ツプの前記出力端子及び前記反転出力端子からの
信号の夫々の平均電圧の差であるオフセツト電圧
を調節自在な電圧が印加される制御入力を有する
とともに、該第２の比較器の前記制御入力へ印加
された電圧と前記オフセツト電圧とに応じて前記
第２の単安定フリツプフロツプの前記制御入力端
子へ印加される電圧を補正するように構成されて
おり、前記第１の単安定フリツプフロツプの出力
信号のサイクル比は0.5の値に設定されている、
周波数に関して前記周期的パルス信号の2ⁿ倍の信
号を出力する周期的パルス信号のサイクル比制御
回路によつて達成される。

第１の発明においては、単安定フリツプフロツ
プが周期的パルス信号の立上り端でスイツチさ
れ、比較器が制御入力へ印加される電圧とオフセ
ツト電圧とに応じて単安定フリツプフロツプの制
御入力端子へ印加される電圧を補正し、第２の発
明においては、第１の単安定フリツプフロツプが
周期的パルス信号の立上り端でスイツチされ、第
１の比較器が制御入力へ印加される電圧とオフセ
ツト電圧とに応じて第１の単安定フリツプフロツ
プの制御入力端子へ印加される電圧を補正し、か
つ第２の単安定フリツプフロツプが周期的パルス
信号の立上り端及び立下り端でスイツチされ、第
２の比較器が制御入力へ印加される電圧とオフセ
ツト電圧とに応じて第２の単安定フリツプフロツ
プの制御入力端子へ印加される電圧を補正するが
故に、極めて広い周波数範囲にわたる所定のサイ
クル比を迅速かつ正確に得ることができる。

添付図面の示す非限定実施例に基づいて本発明
の実施例を更に詳細に以下に説明する。

第１図は本発明の周期的パルス信号のサイクル
比制御回路の概略説明図、及び第２図は制御回路
の単安定フリツプフロツプの出力端子及び反転出
力端子に得られる信号ダイヤグラムである。

この回路は例えば、スイツチング入力端子２に
周波数f₀／２の周期的パルス信号を入力する単安
定フリツプフロツプ１を含んでいる。このパルス
信号は第２図のダイヤグラムで示される。符号３
は単安定フリツプフロツプの残余又は最小導通周
期を固定し得る抵抗／容量回路を概略的に示す。

制御回路は更に、演算増幅器を含む比較器４を
有しており、この比較器４の入力端子５及び６は
夫々、単安定フリツプフロツプ１の出力端子Ｑ及
び反転出力端子から信号を入力する。比較器４
の出力端子７は、単安定フリツプフロツプ１の出
力信号のサイクル比を制御する電圧が印加される
制御入力端子の一例である導通周期制御入力端子
V_Cに接続されている。

比較器４は更に、単安定フリツプフロツプ１の
出力端子Ｑ及び反転出力端子からの信号の夫々
の平均電圧の差であるオフセツト電圧を単安定フ
リツプフロツプ１の出力端子からの出力信号のサ
イクル比が所望の値になるように調整可能な設定
する電圧が印加される制御入力端子の一例である
制御入力８を有しており、この制御入力８は比較
器４の入力端子に入力した信号のオフセツト電圧
をそれ自体公知の方法で制御し得る。

このため、本発明の実施例では単安定フリツプ
フロツプ１の出力信号のサイクル比の制御が可能
である。ここで使用した信号は単安定フリツプフ
ロツプ１の出力端子Ｑの信号である。この制御回
路の単安定フリツプフロツプ１は後述する如く、
単安定フリツプフロツプ１のスイツチング入力端
子２に入力したパルスの立上り端でスイツチング
される。

第２図は単安定フリツプフロツプ１のスイツチ
ング入力端子２に入力したパルス信号をａで示
す。

比較器４が存在しないときは、信号は出力端子
Ｑ及び反転出力端子で収集され、単安定フリツ
プフロツプ１の出力端子Ｑと導通周期制御入力端
子V_Cとの間に比較器４が存在するときは、信号
が出力端子Ｑで収集される。

単安定フリツプフロツプ１のスイツチング入力
端子２で入力される第２図ａのパルス信号は、こ
れらのパルスの立上り端で単安定フリツプフロツ
プ１のスイツチングを生起し得る。単安定フリツ
プフロツプ１の出力端子Ｑ及び反転出力端子で
得られるパルス信号は第２図ｂ及びｃで示され
る。単安定フリツプフロツプ１の出力端子と制御
入力端子_Cとの間に比較器４が存在しないときは、
単安定フリツプフロツプ１の出力パルス信号のサ
イクル比ｔ／Ｔは、主として抵抗／容量回路３の
時定数に従属する。単安定フリツプフロツプ１の
出力端子に接続された入力端子５及び６と制御入
力端子V_Cに接続された出力端子７とを有する演
算増幅器を含む比較器４は、入力端子に入力した
信号のオフセツト電圧を調整して、単安定フリツ
プフロツプ１の導通周期の終了を制御し、従つ
て、例えば単安定フリツプフロツプ１の出力端子
Ｑで得られる信号のサイクル比ｔ／Ｔを制御し得
る。

従つて、比較器４は出力端子７にエラー電圧△
Ｖを供給し、この電圧は単安定フリツプフロツプ
１の導通周期に影響を与える。比較器４の制御入
力８に作用する調整自在なd.c.電圧によつて、エ
ラー電圧△Ｖの値を調整し得る。比較器４を含む
制御ループ内のエラー電圧△Ｖは、単安定フリツ
プフロツプ１の出力端子Ｑ及び反転出力端子に
より夫々供給された信号及び反転信号の電圧の平
均値の比較から得られる。

所与の設定に於いて、単安定フリツプフロツプ
出力の出力端子Ｑ及び反転出力端子で得られた
信号Ｈ／２のサイクル比ｔ／Ｔが0.5の値に近付
くときにエラー電圧△Ｖが安定するように制御が
行われる。サイクル比に何らかの変化が生じると
エラー電圧△Ｖがオフセツト電圧されてこの変化
を補正し、単安定フリツプフロツプ１の時定数を
クロツク信号Ｈ／２の1/2サイクルＴにロツクす
る。

制御によつて例えば出力端子Ｑに、第２図ｄの
パルス信号が得られる。第２図ｄのパルス信号に
於いてサイクル比ｔ／Ｔは0.5に等しい。この制
御は約25倍までの周波数範囲に対して自動的に行
われる。

特定の用途の場合、特にパルス信号の周波数に
2ⁿを乗算し得る本発明の実施例の回路内でサイク
ル比制御回路を使用する場合には、サイクル比
ｔ／Ｔの値が0.5に固定されることが明らかであ
る。別の用途ではサイクル比が別の値であつても
よい。

単安定フリツプフロツプ導通周期は、単安定フ
リツプフロツプ制御入力端子に入力したd.c.電圧
V_Cの関係である。この電圧は単安定フリツプフ
ロツプの時定数を25又は30倍まで変更することが
可能である。

これらの信号のサイクル比が0.5でないときに、
単安定フリツプフロツプの出力端子Ｑ及び反転出
力端子に夫々現われる信号を示す第２図ｂ及び
ｃを考察し、単安定フリツプフロツプの出力端子
Ｑで得られるパルス信号の最大振幅をＥで示す
と、パルス信号の平均値はＶ＝Ｅ×（ｔ／Ｔ）である。

第２図ｂの場合、ｔ／Ｔ＝1/3であるからＶ＝
Ｅ／３である。

次に、第２図ｃに示した反転出力端子に出現
する反転信号に関しては、信号の平均値は V′＝Ｅ×（Ｔ−ｔ）／Ｔであり、図示の例では（Ｔ−ｔ）／Ｔ＝2/3であ
るからV′＝Ｅ×（2/3）である。

サイクル比が0.5に等しいときは、ｔ＝Ｔ／２
及びＶ＝V′＝Ｅ／２である。制御回路を2ⁿ倍周期
として使用するときに、後者の値が選択される。
このことに関しては後述する。

比較器４が存在しないときは、単安定フリツプ
フロツプ１の出力の電圧Ｖ及びV′の平均値は異
なつており、Ｖ−V′＝△Ｖと書くことができる。
単安定フリツプフロツプ１の出力端子Ｑ及び反転
出力端子を比較器４によつて制御入力端子V_C
にフイードバツクすると、明らかに所与の周波数
f₀に対するサイクル比を0.5に調整することによ
つて電圧Ｖを電圧V′に近い値にし、比較器４の
出力端子７でエラー電圧を得ることが可能であ
る。実際のサイクル比は0.5×（１＋ε）に等し
い。ここでεは残余誤差であり△Ｖ＝Ｅ・εであ
る。比較器４はエラー電圧を供給する。エラー電
圧は入力信号の周波数の関数であり、高利得のた
め、△Ｖが極めて低いこと即ち0.5に極めて近い
サイクル比が得られる。従つて、極めて広い周波
数範囲に亘つて同じサイクル比が維持される。

第３図は周波数に関して周期的パルス信号の2ⁿ
倍の信号を出力する周期的パルス信号のサイクル
比制御回路を示す。

この乗算回路には、第１図と同様の制御回路
CRが組込まれている。同じ素子は同じ参照符号
で示される。制御回路CRによつて供給されたク
ロツク信号Ｈ／２のサイクル比が前述の如く0.5
の値に固定されているのは明らかである。

この制御回路CRを補助回路CSに直列接続す
る。補助回路CSは単安定フリツプフロツプ１１
を含んでおり、単安定フリツプフロツプ１１のス
イツチング入力端子１２は、制御回路CRの単安
定フリツプフロツプ１の出力端子Ｑに接続されて
いる。

第３図は更に、単安定フリツプフロツプ１１の
残留導通周期を固定し得る時定数RCを持つ回路
１３を示す。

制御入力端子V′_Cの電圧は、導通周期を25〜30
倍まで変更し得る。この電圧は更に、スイツチン
グ入力端子１２に入力したパルスの立上り端及び
立下り端で単安定フリツプフロツプ１１がスイツ
チングされるように選択される。単安定フリツプ
フロツプ１１の出力端子Q′及び反転出力端子
Ｑ′は夫々、演算増幅器を含む比較器１４の入力
端子に接続されており、出力端子１７は単安定フ
リツプフロツプ１１の制御入力端子V′_Cに接続さ
れている。乗算器の出力信号Ｈは出力端子Q′に
より供給される。制御回路としては比較器１４は
制御入力端子１８を含んでいる。制御入力端子１
８は比較器１４の入力信号のオフセツト電圧を制
御して、この補助回路CSの出力信号のサイクル
比を固定し得る。

第４図は第３図の乗算器のいくつかの特性点に
現れる信号のダイヤグラムである。

第４図ａは制御回路CRの単安定フリツプフロ
ツプ１のスイツチング入力端子２に入力したクロ
ツク信号Ｈ／２を示す。第４図ｂは制御回路CR
の単安定フリツプフロツプ１の出力端子Ｑにより
供給された信号を示す。

前述の如く、制御回路CRの単安定フリツプフ
ロツプ１はスイツチング入力端子２に入力したパ
ルスの立上り端でスイツチングされ、出力端子か
ら供給される信号のサイクル比を0.5に等しくな
るように調整する。

第４図ｃは補助回路CSの単安定フリツプフロ
ツプ１１の出力端子Q′で得られた信号を示す。
この単安定フリツプフロツプ１１は、制御回路
CRの出力端子Ｑから出てスイツチング入力端子
１２に入力したパルスの立上り端及び立下り端で
スイツチングされる。

第４図ｃに対応する制御モードでは、補助回路
CSの単安定フリツプフロツプ１１の出力信号の
サイクル比t′／T′は1/2に等しい。乗算器の所望
の用途に従つてサイクル比t′／T′が異なる値をと
り得ることは明らかである。従つて、補助回路
CRの出力端子Q′は、制御回路CRの単安定フリツ
プフロツプ１のスイツチング入力端子２に入力し
た信号Ｈ／２の周波数f₀／２の２倍の周波数f₀を
持つパルス信号Ｈを供給する。

前述の倍周器に於いて、補助回路CSに別の補
助回路を直列に結合することも可能である。後者
は前者と等価であり、出力信号のサイクル比は2ⁿ
の乗算器を形成すべく0.5の値に設定される。ｎ
の値が乗算器に結合した補助回路の数に従属する
ことは明らかである。

前述の乗算回路は、例えば850KHz〜25MHzの
範囲の周波数を持つパルス信号Ｈ／２の周波数
f₀／２を２倍にし得る。補助回路の単安定フリツ
プフロツプの出力信号のサイクル比を0.5の値に
設定すると、検出される信号は第４図ｃの如き方
形波信号である。

サイクル比の歪は増幅器の出力信号の偶数調波
の振幅に関連する。第１の偶数調波の振幅に対す
る使用信号の振幅比は常に、40デシベルより大で
ある。各回路のエラー差動増幅器の入力オフセツ
ト電圧の制御によつて、出力信号と補助制御回路
の単安定フリツプフロツプの信号とのレベルの間
の変化を極めて容易に補償し得る。乗算器の出力
信号のサイクル比を0.5に等しくする必要がある
ときは、スペクトラムアナライザによつてシステ
ムの動作を開始させて制御を行う。乗算器の出力
と入力との間の時間遅れは約10nsである。最小時
定数は約10nsであり、出力信号の最大周波数は
50MHz以下であろう。各単安定フリツプフロツプ
の最小導通周期のしきい値は、時定数の抵抗／容
量回路３及び１３を用いてユーザーが決定する。
これらの回路では時定数変化範囲の選択が可能で
ある。

従つて、これらの制御によつて、広い周波数範
囲で乗算回路を使用することが可能である。初期
制御及び設定をしておくと、制御ループは各ルー
プが十分な利得を持つならばエラーを自動的に補
償する。サイクル比制御回路のみを使用するとき
は、比較器４のオフセツト電圧の設定によつてサ
イクル比を0.1と0.9との間で変更し得る。所与の
設定に対し、周波数範囲全体に亘つて一定のサイ
クル比を得ることが可能である。

前述の乗算器はデジタル伝送、特に４位相変調
に於ける流量2048〜34368Mビツト／秒の伝送に
使用され得る。

前述の如く本発明の周期的パルス信号のサイク
ル比制御回路によれば、比較器の制御入力端子に
印加される調整自在な電圧によつて所望の値のサ
イクル比になるようにオフセツト電圧が制御さ
れ、従つて、極めて広い周波数範囲に亘つて一定
のサイクル比が得られるように迅速、正確に制御
することができる。

【図面の簡単な説明】

第１図は本発明の実施例の概略説明図、第２図
は単安定フリツプフロツプの出力端子及び反転出
力端子に得られる信号のダイヤグラム、第３図は
他の発明の実施例の概略説明図、第４図は第３図
の単安定フリツプフロツプの出力端子及び反転出
力端子から出力される信号のダイヤグラムであ
る。１，１１……単安定フリツプフロツプ、３，１
３……抵抗／容量回路、４，１４……比較器、
CR……制御回路、CS……補助回路。

Claims

【特許請求の範囲】１周期的パルス信号が入力されるスイツチング
入力端子、出力端子、反転出力端子、及び前記出
力端子からの出力信号のサイクル比を制御する電
圧が入力される制御入力端子を有し、前記各周期
的パルス信号の立上り端でスイツチする単安定フ
リツプフロツプと、前記単安定フリツプフロツプ
の前記出力端子及び前記反転出力端子からの両信
号を入力する入力端子、前記単安定フリツプフロ
ツプの前記制御入力端子と接続された出力端子、
及び前記単安定フリツプフロツプの前記出力端子
からの出力信号のサイクル比が所望の値となるよ
うに、前記単安定フリツプフロツプの前記出力端
子及び前記反転出力端子からの信号の夫々の平均
電圧の差であるオフセツト電圧を調節自在な電圧
が印加される制御入力を有し、前記制御入力へ印
加された電圧と前記オフセツト電圧とに応じて前
記単安定フリツプフロツプの前記制御入力端子へ
印加される電圧を補正する比較器とを備えている
周期的パルス信号のサイクル比制御回路。２ｎを１以上の整数とした場合、周波数に関し
て周期的パルス信号の2ⁿ倍の信号を出力する周期
的パルス信号のサイクル比制御回路であつて、第
１の単安定フリツプフロツプ及び周期的パルス信
号のサイクル比を制御する第１の比較器とを備え
た少なくとも一つの制御回路と、第２の単安定フ
リツプフロツプ及び第２の比較器を有し前記ｎの
値に応じて前記少なくとも一つの制御回路と直列
に結合され前記2ⁿ倍の信号を出力する少なくとも
一つの補助回路とを含み、前記第１の単安定フリ
ツプフロツプは周期的パルス信号が入力されるス
イツチング入力端子、出力端子、反転出力端子、
及び該第１の単安定フリツプフロツプの前記出力
端子からの出力信号のサイクル比を制御する電圧
が入力される制御入力端子を有するとともに、前
記各周期的パルス信号の立上り端でスイツチする
ように構成され、前記第１の比較器は前記第１の
単安定フリツプフロツプの前記出力端子及び前記
反転出力端子からの両信号を入力する入力端子、
前記第１の単安定フリツプフロツプの前記制御入
力端子と接続された出力端子、及び前記第１の単
安定フリツプフロツプの前記出力端子からの出力
信号のサイクル比が所望の値となるように、前記
第１の単安定フリツプフロツプの前記出力端子及
び前記反転出力端子からの信号の夫々の平均電圧
の差であるオフセツト電圧を調節自在な電圧が印
加される制御入力を有するとともに、前記制御入
力へ印加された電圧と前記オフセツト電圧とに応
じて前記第１の単安定フリツプフロツプの前記制
御入力端子へ印加される電圧を補正するように構
成され、前記第２の単安定フリツプフロツプは前
記第１の単安定フリツプフロツプの前記出力端子
からサイクル比が制御された出力信号が入力され
るスイツチング入力端子、出力端子、反転出力端
子、及び該第２の単安定フリツプフロツプの前記
出力端子からの出力信号のサイクル比を制御する
電圧が入力される制御入力端子を有するととも
に、前記各周期的パルス信号の立上り端及び立下
り端でスイツチするように構成され、前記第２の
比較器は前記第２の単安定フリツプフロツプの前
記出力端子及び前記反転出力端子からの両信号を
入力する入力端子、前記第２の単安定フリツプフ
ロツプの前記制御入力端子と接続された出力端
子、及び前記第２の単安定フリツプフロツプの前
記出力端子からの出力信号のサイクル比が所望の
値となるように、前記第２の単安定フリツプフロ
ツプの前記出力端子及び前記反転出力端子からの
信号の夫々の平均電圧の差であるオフセツト電圧
を調節自在な電圧が印加される制御入力を有する
とともに、該第２の比較器の前記制御入力へ印加
された電圧と前記オフセツト電圧とに応じて前記
第２の単安定フリツプフロツプの前記制御入力端
子へ印加される電圧を補正するように構成されて
おり、前記第１の単安定フリツプフロツプの出力
信号のサイクル比は0.5の値に設定されている周
波数に関して前記周期的パルス信号の2ⁿ倍の信号
を出力する周期的パルス信号のサイクル比制御回
路。３前記第２の単安定フリツプフロツプの出力信
号のサイクル比は0.5の値に設定されている特許
請求の範囲第２項に記載のサイクル比制御回路。