JPS5881397A - 自動調整形周波数弁別器 - Google Patents

自動調整形周波数弁別器

Info

Publication number
JPS5881397A
JPS5881397A JP57185332A JP18533282A JPS5881397A JP S5881397 A JPS5881397 A JP S5881397A JP 57185332 A JP57185332 A JP 57185332A JP 18533282 A JP18533282 A JP 18533282A JP S5881397 A JPS5881397 A JP S5881397A
Authority
JP
Japan
Prior art keywords
transistor
input
discriminator
output
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57185332A
Other languages
English (en)
Inventor
マイケル・ジヨン・ゲイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS5881397A publication Critical patent/JPS5881397A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02Automatic frequency control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、一般的には周波数弁別器に関し、特に集積回
路内での集積化に適する自動調整形周波数弁別器に関す
るものである。
従来技術と問題点 多くのエレクトロニックシステムにおいて、FM復調器
は必要とされ、それは可能な限夛簡便かつ経済的に復調
し得ることが望まれている。FM復調器の一形式に、あ
る既知の基準周波数からの入力周波数偏差に比例した出
力電圧を発生する周波数弁別器がある。
そのような復調器が使用される箇所の例に、p−ムL送
信と81CAM送信を受信する多標準方式テレビジ璽ン
におけるカラー処理部がある。SECAMシステムは、
クロマ情報を符号化する丸めに、4.406MHzの副
搬送波及び4.25MHzの副搬送波の周波数変調を利
用している。反対に、PALシステムは、4.433 
MH2m*送波の1角位相成分の振幅変調を利用してい
る。従って、多標準方式カラー解読器は、PAL%[部
とSECAMjllE部の双方を備えなければならない
従来の多標準カラー処理システムは、PALカラー解読
器とSECAMカラー解読器、それに両者を自動的に切
換えるのに必要な信号の識別回路と切換回路とを備えて
いる。そのようなシステムでは、多くの集積回路が使用
されるので、結果として個別部品や外部インターフェイ
スが必要となる。
よシ経済的な多標準方式解読器を開発するに際しては、
PAL解読器と8ICAM解読器の双方を、できるだけ
少ない個別部品を使用して単一の集積回路に収めること
が望まれる。従来の8ECAM解読器は、周波数弁別器
かフェイズ・ロックド・ループ式復調器のいずれかを利
用している。前者の方法は、外部の同調回路部品を使用
する必要がある。
後者は、同−集積回路上にPAL解読器のような他O回
路を付加し得ないほど禎雑な回路を必要とする。従って
、PAL解読器と共に集積化できるほど充分に簡単で且
つ集積化された同調回路部品を有する周波数弁別器は、
81CCAMカラ・−解読器に望ましい選択を与える。
同調回路部品の集積化は、ディスクリートの同調回路部
品を備える弁別器とは無関係な幾つかの問題を生ずる。
集積化された構成部品の値は、公称値から大きくバラツ
クことかあ夛得る。充分に集積化された周波数弁別器は
、これら構成要素のバラツキを調整する手段を備えてい
なければならない。この調整の杷理は、しばしば、自動
的に行なわれることが望まれる。また多くのシステムで
、周波数弁別器が幾つかの異なった搬送波周波数に同調
することを要求する。
発明の目的 本発明の目的は、回路構成要素の許容誤差に対する補正
を自動的に調整することができる周波数弁別器を提供す
ることにある。
本発明の別の目的は、多くの搬送波周波数に同調し得る
改善された周波数弁別器を提供することにある。
本発明の更に別の目的は、単一の集積回路上に容易に集
積化し得る自動同調周波数弁別器を提供することにある
本発明の他の目的は、SECAMカラ・−解読器中での
使用に適した改善された周波数弁別器を提供することに
ある。
本発明の更に別の目的は、SICAMカラー解読器中解
読器用に適し、且つ多標準方式テレビジョンカラー解読
器に含めて、単一の集積回路の中に集積化するに適した
周波数弁別器を提供することにある。
発明の要約 本発明の上記目的及び他の目的を達成するため、本発明
の周波数弁別器は、一形態において、入力信号を第1の
掛は算入力とし、その入力信号をある時間遅延させた信
号を第2の掛は算入力とし、それら入力の積に比例し九
出力を発する掛は算回路を含んで^る。時間的に遅延さ
れた信号を供給する遅延手段は、弁別器入力につながれ
た入力と、掛は算回路の第2の入力につながれた出力と
、少なくとも一つの制御入力とを有する。遅延手段で与
えられる遅延時間は、少なくとも一つの制御入力に応じ
て変化する。掛は算回路の出力は、フィルタの入力につ
ながれ、ここで望ましくない高周波成分が除去される。
フィルタの出力は、周波数弁別器の出力につながれると
共に、帰還手段の入力につながれている。帰還手段は、
上記遅延時間がフィルタの出力に応じて変化するように
、少なくとも一つの出力が遅延手段の少なくとも一つの
制御入力につ表かれている。
発明の実施例 入力信号の周波数の弁別は、入力信号にこれを遅延させ
た信号を掛は合わせ、その結果の積の信号を濾過するこ
とで達成できることは、当技術分野におrて良く知られ
ている。入力信号の位相シフトに相当する遅延は、入力
周波数に依存する。
掛は算は、位相のシストに対しほぼ直線的に変化する直
流成分を有する積信号を生ずる。望ましくない高周波成
分(入力周波数の2倍のところで最も大きく発生する)
社、濾過することによって弁別器から取シ除かれる。掛
は算回路蝶、通常は、出力が入力の振幅変動と無関係に
なるようにスイッチングモードで働かされる。
第1図を参照するに、弁別器入力aは、掛は算器10の
第1の入力と遅延手段11の入力につながれている。遅
延手段11の出力線、掛は算器1oの第2の入力につな
がれる。遅延手段11は、弁別器入力信号の周波数に依
存しえある量だけ弁別器入力の位相をシフトした信号を
、掛は算器10に入力する。
遅延手段としては、単共振回路、能動フィルタ。
表面弾性波遅延線その他人力信号を遅延させる適当な方
法を用いることが可能である。遅延手段11は、弁別器
を使用するシステムの特別の要求に合致した適切な帯域
幅と位相−周波数応答における線形性を有していなけれ
ばならない。掛は算器Wの出力は、掛は算器出力に直流
バイアスを加算するのに使用される加算回路14の$1
の入力につながれている。直流バイアスは、以下でより
詳細に説明するように、掛は算器出力における直流オフ
セット誤差を補償するために用いることができる。
加算回路14の出力は、フィルタnの入力に接続されて
いる。、フィルタνは、掛は算によって生ずるNましく
ない周波数成分を取シ除く。従って、弁別器出力すは、
弁別器入力周波数に依存した直流レベルとなる。帰還回
路13C)llIJlの出力は、ライン15にて遅延手
段Hにつながれている。帰還回路■へのゲート入力肋は
、帰還回路nへの入力を可能とし、を九不可能とするも
のである。
帰還回路13杜、特定9人カ基準周波数に対し既知の弁
別器出力でも、零出力のいずれでも出力するように、遅
延手段の伝達関数を調整する方法を11供する。これを
達成するために、クランプ期間と呼ばれる期間中、弁別
器入力とじて基準周波数の入力信号が用いられる。この
期間中、帰還回路肋はゲート入力用によってイネーブル
状態となっ・、・) て帰還ループを閉じておシー ライン150制御信号は
、弁別a)出力が既知の基準出力か或は零出力になるま
で遅延手段の伝達関数を調整する。ゲート信号19が帰
還回路をディスエーブル状態にしたとき、第1の帰還入
力17にある制御信号が外部蓄積キャパシタに貯えられ
る。その結果、弁別器は基準周波数に同調され、零出力
か或はある他の既知の基準出力を供給する。
帰還回路i3は、ライン16を介して加算回路14の第
2の入力につながれている。加算回路14は、理想的で
ない遅延手段の伝達関数によって引き起こされるオフセ
ット誤差を補償するために使用されるものである。帰還
回路13へ′の第2の制御信号入力18は、遅延手段1
1の伝達関数を外部から変化させるために使用すること
ができる。
第2図は、第1図に示し九遅延手段11の好ましい実施
例として使用する能動フィルタの簡略図である。これは
、周知のサレン・キー形ローパスフィルタを変形したも
のである。入力電圧Vl h %入力接続点昂と電圧バ
ス墓との間に加えられる。入力抵抗加は、入力接続点篇
とトランジスタ21のベース間に接続される。トランジ
スタ21のコレクタは電圧バス29に接続され、抵抗2
2はトランジスタnの工之ツタとトランジスタ羽のベー
スとの間に接続される。トランジスタnのコレクタは電
圧バス29Km!続され、そのエミッタは出力接続点γ
に接続される。キャパシタ部は、トランジスタ210ペ
ースと出力接続点1間に接続される。キャパシタ部は、
トランジスタnのベースとパス4間に接続される。出力
電圧V・は、接続点Tとパス4間の電圧である。トラン
ジスタnの付加が標準サレン・キーの形態の変形に相当
し、このような変形にょシ、このような変形のないフィ
ルタで実現し得る以上の高いクォリティ・7アクタQが
得られる。
高1/%Qが要求されない場合は、第2図におhてトラ
ンジスタnの゛ペースとエンツタが接続されている点を
直結することで、Fランラスタ21を省略す!コトカ”
t’lる。理想的なトランジスタトスレば、$2図のフ
ィルタの伝達特性は次式で与えられる。
Va         1 7、 □+atlas・、1.3    °−°−°−
°(1)ここで、τ1 =ClR1%τ1=C!Rff
i、自とC寓紘それぞれキャパシタス、25の容量%R
1とR,はそれぞれ抵抗加、22の抵抗値である。
(1)式の伝達関数は、以下に示す一組の複素共役極S
l、 S寓を有する。
S、 =す+jaIP S、=αP−jωP ここで α =  1,4゜ よく知られているように、第2図のフィルタは、角周波
数の非線形関数である位相遅延を与える。
入力周波数変化に対して出力の位相変化が最大になるの
は、以下に示す固有周波数ω、のときく起仁る。
位相−周波数5IiIは、#0あたシで線形応答に近づ
〈。(2)式は、7m /4 y t  が1より充分
に小さいとき、#、はほぼ−。に等しくなることを示し
ている。従って、弁別器の線形性と入力周波数範囲は、
ωPが入力基準周波数−refと等しくなるように遅延
フィルタのτ8.τ、を選定することによって、充分に
最適化することができる。
第3図は、第1図示弁別器実施例のよシ詳細を示す図で
ある。掛は算器3oは、接続点62 、 a3における
第10差動入力と、接続点部、69における第2の差動
入力と、接続点間、67における差動出力とを有する。
掛は算器の構成は技術的によく知られてお夛、トランジ
スタ33,34.35.36によって    ゛形成さ
れた上側四差動増幅器と、トランジスタ37゜田によっ
て形成された下側差動増幅器とから成る。
接続点軸は−トランジスタあのベースとトランジスタ羽
のベースにつながれ、接続点田は、トランジスタ詞のぺ
一不とトランジスタ60ベースにつながれる。負荷抵抗
31の一端は電圧バス98にっながれ、その他端はトラ
ンジスタ33.35のコレクタにつながれる。負荷抵抗
諺の一端はバス%につながれ、その他端はトランジスタ
調、36のコレクタに接続される。接続点間はトランジ
スタあのコレクタに接続され、接続点67はトランジス
タあのコレクタにつながれる。接続点団は、コレクタが
トランジスタ(,34のエミッタに接続されたトランジ
スタ37のベースにつながれる。接続点ωは、コレクタ
がトランジスタア、36のエミッタにつながれたトラン
ジスタおのベースに接続される。トランジスタ37のエ
ミッタは、トランジスタ38のエミッタと、掛は算器に
バイアス電流を供給する電流源侃とに接続される。
遅延フィルタ菊は、第2図の説明で述べたようにサレン
・キーフ本ルタを変形したものであるが、ここでは差動
形式で動作する。入力抵抗社は、接続点Bとトランジス
タ410ベース関に接続される。
iランラスタ41のコレクタはバス絽に接続され、その
エミッタは抵抗Iを介してトランジスタ仙のベースに接
続される。キャパシタ43ti、)ランジスタ410ベ
ースとトランジスタ仙のエミッタ間に接続される。トラ
ンジスタ仙のコレクタはバス98に接続され、そのエミ
ッタは掛は算器の入力接続点68に接続される。
同様に、抵抗51は、接続点軸とトランジスタ520ベ
ース間に接続される。トランジスタ52のコレクタはバ
ス98に接続され、そのエミッタは抵抗犯を介してトラ
ンジスタ団のベースに接続される。
キャパシタ(は、トランジスタ52のベースとトランジ
スタ団のエミッタ間に接続される。トランジスタ団のコ
レクタはパス郭に接続され、そのエミッタは掛は算器入
力の接続点θにつながれている。
容量掛は算器61は、トランジスタ45 、55間の実
効容量を変化させることによって、遅延フィルタの固有
周波数−0を変化させる手段を提供する。キャパシタ4
7は、トランジスタ葛のベースとトランジスタ舗のベー
ス間に接続される。また、トランジスタ弱のコレクタは
トランジスタ60ベースに接続され、そのエミッタはト
ランジスタ57のエミッタ及び制御1I85に接続され
る。キャパシタ謁は、トランジスタ団のベースとトラン
ジスタ57のべ−ス間に接続される。また、トランジス
タ57のコレクタは、トランジスタ団のベースにつなが
れている。トランジスタ弱のベースは、ダイオード49
の正極に接続されると共に、抵抗絽を介してバイアス電
圧の接続点%に接続される。トランジスタ57のベース
は、ダイオードIO正極に接続されると共に、抵抗間を
介してバイアス電圧の接続点97に接続される。ダイオ
ード鵠の負極は、ダイオード49の負極及び制御線10
8に接続される。
トランジスタ仙のベースからバス99tでの実効容量C
v1或はトランジスタIのベースからバス9までの実効
容量Cvは、次式で与えられる。
ここで、Cはキャパシタ47 、56の容量で、両キャ
パシタは通常等しく、I、はライン羽を流れるバイアス
電流、IDはライン108を流れるバイアス電流である
掛は算器出力の接続点間、67はフィルタωの差動入力
に接続され、フィルタωの差動出力は接続点6.65に
シける弁別器差動出力に接続される。
帰還回路70がイネーブル状態にされると、帰還回路冗
は、接続点θ、65における差動出力電圧を検知し、遅
狐フィルタを調整するのに必要な制御信号を発生する。
比較器71は、接続点125がち供給されるゲート信号
によってイネーブル状態にされるもので、その出力線蓄
積キャパシタ72の一端に接続される。蓄積キャパシタ
72の他端は、第2の電圧バス99に接続される。
比較器の出力は、また、トランジスタ73のベースに接
続されることKよって帰還増幅器92の入力につながれ
ている。トランジスタ73のエミッタは、トランジスタ
πのエミッタに接続されると共に、抵抗76を介してバ
ス9に接続される。トランジスタ乃のコレクタは、トラ
ンジスタ770ベースに接続されると共に抵抗74を介
してバス郭に接続される。トランジスタn、77のコレ
クタはバス絽に接続され、トランジスタ77のエミッタ
は抵抗78を介してトランジスタ750ベースに接続さ
れる。トランジスタ750ベースは、またトランジスタ
79のコ1ル フタに接続され、トランジスタ79のエミッタ拡抵抗(
資)を介してバス99に接続される。トランジスタ79
0ベースは、バイアス電圧の接続点(イ)につながれて
いる。
第1の電流源93は、容量掛は算器にバイアス電流ID
、ITを供給する。トランジスタ簡のコレクタはライン
108に接続され、そのベースはトランジスタ77のエ
ミッタに接続される。トランジスタ詞のコレクタはライ
ン邪に接続され、そのエミッタは抵抗86を介してトラ
ンジスタ簡のエミッタに、抵抗rを介してバス的にそれ
ぞれ接続される。
第2の電流源偶は、掛は算器園にバイアス電流IMを供
給する。トランジスタ羽、95のコレクタは相互に接続
され、掛は算器(資)におけるトランジスタ37 、3
8のエミッタに接続される。IMは、トランジスタ88
.95のコレクタを流れる電流である。トランジスタ9
50ベースは、バイアス電圧の接続点(イ)に接続され
る。トランジスタ簡のエミッタは抵抗89を介してバス
に)に接続され、トランジスタ郭のエミッタは抵抗91
を介してバス9に接続される。
第1図における加算回路14は、第3図においては、掛
゛け算器加の負荷抵抗によって構成される。
直流オフセットは、抵抗31に不均衡なオフセット電流
”osが発生することによって、掛は算器(9)の差動
出力に加算される。1011は、帰還回路7oにおける
トランジスタ81から供給される。トランジスタ81の
コレクタは掛は算器出力の接続点6に接続され、そのエ
ミッタ社抵抗圏を介してパス的に接続される。
帰還制御人力109は、トランジスタ?5.81,84
゜簡の各ベースに接続されている。
第3図示回路の動作中において、接続点62 、63の
入力信号は、クランプ期間と呼ばれる期間だけ、基準周
波数の信号に置き換えられる。比較器71は、接続点1
25のゲート信号によってイネーブル状態とな)、その
出力信号は、帰還増幅器nに供給され、*遺増幅器拡、
電流源93 、94に必要な入力信号を供給して掛は算
器園及び容量掛は算器61のバイアス電流を調整する。
その結果、遅延フィルタ40は、接続点−,65におけ
る弁別器差動出力信号が実質的に零となる状態に調整さ
れる。クランプ期間が終わると、調整は完了し、接続点
125のゲート信号は比較器71をディスエーブル状態
とする。
キャパシタ72は、クランプ期間で確立された帰還増幅
器の入力電圧レベルを貯えてお〕、従って、弁別器はク
ランプ期間の基準周波数に同調され良状態を保持する。
エレクトロニックシステムの中には、幾つかの異なった
搬送周波数のFM信号を復調し得る弁別器が要求される
。第3図の弁別器は、制御人力109に適当なオフセッ
ト信号を供給することで、異なった搬送周波数に同調す
ることができる。種々の搬送周波数は、すべてクランプ
期間の基準周波数から既知の量だけオフセットしたもの
であるから、弁別器をその搬送周波数に同調させる為に
要求される接置点109の必要オフセ佼トは、決定する
ことができる。たとえば、第3図の弁別器を、多標準方
式WsIl!器のSECAMカラー復調器中で動作させ
ると次のようになる。弁別器は、±2KHzの精度で4
.25 MHzと4.406 MH1のSECAMカラ
ー搬送波周波数に同調しなければならず、また、±5−
の許容誤差の伝達特性を有していなければならない。
遅鷺フィルタ恥は、カラーキャリアの周波数偏差が50
@ KHz K及ぶので、比較的大きな帯域幅、たとえ
ば■αztWしていなければならない。
多標準芳式解読器の基準周波数源は、通常、P−ムL解
読器の4.433 MHzの水晶発振器であろう。
弁別器は、画情報の伝送されないとき、クレーム帰線期
間中に、その基準に同調される。そして、弁別器は、接
続点1090入力信号に応じて4.25M−aZ及び4
.406m、の基準周波数にオフセットされることがで
きる。キャパシタ72線、僅か数ミリボルトの放電が許
されるだけで、画走査期間中、調整電圧を貯えていなけ
ればならない。キャパシタπは、一般的な値が10μF
であろうから、他の適用と同様に章適用に$1−いても
集積化には大き過ぎるであろう。
第3図示回路の構成要素の値及び動作状態を以下説明す
る。最適な線形性を得るには、弁別器は、前述したよう
にω2が基準周波数ωrefに等しくなるように調整さ
れなければならない。しかし、この周波数では、フィル
タFi90°よシ小さい位相シフトを行ない、弁別器出
力拡零にならないであろう。
調整は、フィルタのτ、を変化させて行なわれる。
(3)式を用いれば、τ8は次式で与えられる。
ここで、Rは抵抗1.53の抵抗値で、通常両者線等し
く、Cはキャパシタ47 、56の容量で、通常両者は
等しい。また、Ioはトランジスタが理想的であると仮
定すればITと工。の和に等しい抵抗釘を流れる電流で
ある。
好ましい実施例において、サレン・キーフィルタのT8
は固定であシ、次式で与えられる。
τ、=ClR1・・・・・・・・・・・・・・・(5)
ここで%C1はキャパシタ43.54の容量で、通常両
者は等しく、R1は抵抗42 、51の抵抗値で通常両
者は等し“・          1.37、能動フィ
ルタが所望の中心周波数に同調される    ゛と、出
力の位相角θは次式で与えられる。
=−−Δθ τ、がτ1より充分に小さいとき、Δθはほぼ次式%式
% 基準周波数の入力に対し弁別器出力を所望の零とするに
は、(6)式を用いて位相誤差Δθを補正しなければな
、らない。τ1.ガの代わシに(5)式、(4)式を(
7)式に代入すると次式が得られる。
弁別器出力は、次式で与えられるオフセット電圧VO8
を付加することによって、所望の基準周波数で零にセッ
トされ得る。
ここで% RLは負荷抵抗31の抵抗値、IMは電流源
−によって掛は算器(9)に供給されるバイアス電流、
Δθは(8)式で与えられるものである。 オフセット
電圧VO8は、抵抗31に不均衡電流I08を流すこと
によって、第3図水掛は算器園の出力に加算される。(
9)式よシ、VO8を生起するためトランジスタ81に
よって供給すべき電流IO8は、工M・Δθ/茸で与え
られる。
集積回路の製作分野で見識のある者は、構成要素の許容
誤差の問題が、プロセス変化や温度の影響のため、集積
化され九抵抗やキャパシタに関係することが判るであろ
う。正しい動作のためには・弁別器の伝達特性は、能動
フィルタ調整要素の絶対値の許容誤差に依存してはなら
ない。能動フィルタの位相遅鷺は、極点外の虚数部分が
基準周波数−1゜fに等しくなったとき、2t1で与え
られる。
τlは集積化されたキャパシタや抵抗の値によって定義
されるので、弁別器の伝達関数は構成要素の値の変動に
応じ変化することになるであろう。この変化性、本発明
においては、積rMτ1が実質上一定に表るように掛は
算器のバイアス電流IMを変更することで補償される。
(9)式のオフセット電圧vo8は、ω、がω1゜fに
等しく且つIMflが一定であると仮定した状態の下で
導き出される。(2) 、 (4) l (5)式を使
用すると、弁別器が−rsf K同調されたとき、次の
関係が適用できる。
積IMτ1が一定値Kに等しく維持する九めには、軸式
から、Iwld、次式を満九す必要がある。
(8) 、 (9) 、(ロ)式から次式が与えられる
(ロ)式の分母におけるカッコ内の項が1より充分に大
きいと仮定すると、(2)式は次のようになる。
第3図において、オフセット電流XOSは、トランジス
タ81と(2)式を満足するように選定された抵抗82
によって供給される。Iosと抵抗群を流れる電流工o
トの比は、トランジスタあのベース電圧とトランジスタ
810ペース電圧が等しいことから、抵抗群と抵抗圏の
一定比にほぼ等しい。この結果は、トランジスタ81と
抵抗圏の電圧降下が良く知られている量KT/q (室
温において26mV)より充分に大きい場合に成シ立つ
所望の掛は算器バイアス電流IMを定義する(口)式は
、電流1.の平方根を伴うので簡単な手段では正確に実
行することはできない。しかし、一定電流と1.に比例
し九電流を加えることによって、良い近似値を得ること
ができる。第3図において、その一定電流はトランジス
タ%と抵抗91で供給され、その比例電流はトランジス
タ郭と抵抗89で供給される。±20−の構成要素許容
誤差で動作するために適合され九回路においては、IM
を構成する二つの電流は、フィルタ調整構成要素が公称
値を肩するときに、はぼ等しいことが必要である。
8ECAMテレビジ冒ンシステムのようなシステムにお
ける弁別器の動作としては、弁別器は幾つかの基準周波
数に同調可能であることが要求される。
前述したように、これらの周波数はクランプ期間の基準
周波数ωrefからオフセットされたものであシ、弁別
器は、結果的に町を変化させることになるのだが、τ、
を変化することによってそれらの周波数に同調させるこ
とができる。これは、フィルタの遅延が一定値を維持し
、且つ弁別器の伝達特性が影響されない方法で達成され
る。遅延フィルタの極点−1の虚数項は、以下の解析で
述べるように、電流IDを変化することによってオフセ
ット基準周波数に調整される。
(2)式をτ、で微分し、遅延フィルタの極点外の虚数
項がクランプ期間で基準周波数#1゜fにセットされる
ことを考慮すれば、次式を得る。
従って、もし4τ1がで、よ)充分に大きければ、りの
変化は、τ、の変化率にほぼ比例する。 システムの中
には、このような近似の使用を許さない正確な調整を要
求するものがあるかも知れない。例えば、8ICAMテ
レビジョンカラー解読器では、1−の精度以内で幾つか
の基準周波数に同調することが要求される。そのような
システムに対しては、(ロ)式拡以下のように実効され
なければならない。
一式に@)、優)式を代入し、−2の微分項でID 、
 I。
の微分項を表現するために書き換えると、次式を得る。
(2)式tL  I”項を含んでいないので、(2)式
よシ実効が容易であろう。従って、与えられた入力周波
数の変化に対して要求される工。の変化は、工。からI
oの比例分を差、し引いたものに比例したものとなる。
第4図は、弁別器の町をオフセットするために(2)式
を実効する好ましい実施例を示す。第3図の要素と同一
の第4図の要素には、同じ番号を付しである。ダイオー
ド10Gの正極は制御入力109に接続され、その負極
は抵抗101を介してバス的に接続される。トランジス
タ79のエミッタは、抵抗102ヲ介シてトランジスタ
105のコレクタに、更に抵抗103を介してトランジ
スタ106のコレクタに、を九更に抵抗104を介して
トランジスタ107のコレクタに接続される。トランジ
スタ105.106゜107のエミッタは、バス的に接
続される。トランジスタ105 、106 、107の
ベースは、それぞれ接続点111 、112 、113
 K接続される。トランジスタ105 、106 、1
07は、接続点111 、112 、113の制御入力
に応じたスイッチングトランジスタとして動作し、制御
信号に応じてバス的とトランジスタ79のエミッタとの
間の実効抵抗を変化させる。
ダイオード100と抵抗101を流える電流は、抵抗d
を流れる電流に比例する。この電流は、回路のフィード
バック動作のために、抵抗78を通してトランジスタ7
7から供給される。ダイオード10Gは、トランジスタ
あのベース−エミッタ接合の電圧降下に本質的に等しい
電圧降下を与える。従って、IoK比例し圧電圧が抵抗
78に現れ、これによ〕、トランジスタ&を流れる電流
IDはIOに比例した量によって増加せしめられる。こ
の電流の増加は、例えば5チと、前に導き出された状態
を満足するに拡比較的小さいであろう。従って、クラン
プ期間の間、第4図の回路は、抵抗86を流れる電流I
DK抵抗101を流れる電流(Ioに比例する)に比例
する電流を加えたものに相当する値に、工。
をセットする。
上記説明は、トランジスタ105〜107がクランプ期
間の量弁導通であると仮定したものである。
接続点111〜113の制御信号の一つが関連するスイ
ッチングトランジスタ105〜107をオンさせると、
電流IDは、トランジスタ79を流れる電流が増すため
増加する。しかし、IDの相対的な増加は、IOに伴っ
て増加するある量に依存する電流1i!素が付加されて
いるため、トランジスタ79のコレクタ電流の相対的な
増加よりも少ない。抵抗値を適切に選択することで、(
ロ)式は第4図示構成によって満足される得る。
上述したような第4図の回路の動作によシ、弁別器は、
クランプ期間の基準周波数よシ高い周波数に同調するこ
とができる。弁別器周波数を基準周波数より高い値、低
い値のいずれにもオフセットすることは、望ましいこと
であろう。これは、接続点111〜1130制御信号を
適当に選択することによってクランプ期間外でトランジ
スタ79の実効エミッタ抵抗が増加し或は減少し得るよ
うに、クランプ期間中に、スイッチングトランジスタ1
05〜107の一つをオンさせることで達成される。
集積回路製作技術に見識ある者は、第3図のトランジス
タ46 、57のコレクタとバス9間の寄生容量が、さ
もなければアイソレーションキャパシタとして知られて
いるものが、回路動作を劣化させ得ることを知るであろ
う。第5図は、これらの寄生容量の効果を打ち消すため
の好ましい実施例の、り 概略構成図であυ、第5図に・iいて、第3図と同一要
素は同一番号を付しである。トランジスタ115のベー
スは掛は算器(9)の接続点部に接続され、そのコレク
タはトランジスタ57のコレクタに接続される。トラン
ジスタ1160ベースは掛は算器加の接続点田に接続さ
れ、そのコレクタはトランジスタ栃のコレクタに接続さ
れる。トランジスタ115のエミッタはトランジスタ1
17のコレクタに接続され、トランジスタ116のエミ
ッタはトランジスタ11gのコレクタに接続される。ト
ランジスタ117゜118のベースは、ともにバイアス
電圧接続点(イ)に接続される。トランジスタ117の
エミッタは抵抗119を介してパス曽に接続され、トラ
ンジスタ118のエミッタは抵抗12Gを介してパスに
)に接続される。トランジスタ117 、118は、ト
ランジスタ57゜115から成るトランジスタ対の寄生
容量とトランジスタ46,116から成るトランジスタ
対の寄生容量との和に合致した寄生アイソレーション容
量を育するように構成されている。トランジスタ46の
コレクタの信号と、接続点団の信号とは、はぼ等しいで
あろう。同様に、トランジスタ57のコレクタの信号と
接続点ωの信号もほぼ等しい。能動フィルタの差動的性
質の丸め、トランジスタ115のベース信号とトランジ
スタ116のベース信号とは、振幅は等しいが、王れら
のコレクタに現れる信号に対する位相においては反対に
なるであろう。トランジスタ117 、118のアイソ
レーション容量に誘導されトランジスタ115 、11
6に流れる電流は、従って、振幅において等しくなるが
、トランジスタ57.115のアイソレーション容量と
トランジスタ46 、116のアイソレーション容量を
組み合わし大容量に流れる電流に対して位相は反対にな
るであろう。その結果、アイソレーション容量の丸めに
トランジスタ46 、57のコレクタに流れる電流の和
は、実質的に零になるであろう。
以上、構成l!累のバラツキに対する補正を自動的に調
整でき且つ多くの入力搬送周波数を受信できる新規で改
良された周波数弁別器が提供されたことについて示した
。本発明は、容重に集積化でき、単一の集積回路上に他
の回路と一緒に集積化するに充分なはど簡単なものであ
る。本発明を8−ICAMテレビジョンカラー解読器に
使用すると、8ICAM解読器を、PALカラー解読器
を含む多標準方式TVカラー解読器中に、全て一緒に単
一の集積回路上に集積化することができる。
次に本発明の実施の態様を列記する。
(1)  基準周波数の入力信号を弁別器入力に加え、
その入力信号をある期間遅延させて入力信号から遅延し
た信号を得、この遅延信号と前記入力信号とを掛は合わ
せて掛は算出力信号を得、この掛は算出力信号を濾過し
て最初の出力を得、この最初の出力に応じた少なくとも
一つの制御信号を発生させ、弁別器が調整されるように
前記少なくとも一つの制御信号に応じて前記遅延時間を
変化させることを特徴とする周波数弁別器の自動調整方
法。
【図面の簡単な説明】
第1図は、本発明自動詞整形周波数弁別器の実施例の要
部ブロック図、第2図は、第1図示遅延手段を構成する
ことができるフィルタを示す図・第3WJは、第1図示
自動調整形弁別器の好ましい実施例の簡略図、第4図は
、第1図示帰還回路の実施例を示す図、第5図は、アイ
ソレーション容量を打ち消すための好ましい実施例に使
用される回路の実施例を示す概略図である。 10は掛は算器、11は遅延手段、戎はフィルタ、13
は帰還回路、14は加算回路、15〜17はライン、1
8は制御入力、19はゲート入力、加は掛は算器、40
は遅延フィルタ、61は容量掛は算器、70は帰還回路
、蛇は帰還増幅器、93.94は電流源である。

Claims (1)

  1. 【特許請求の範囲】 弁別器入力と弁別器出力とt有する自動調整形周波数弁
    別器において、 前記弁別器入力に接続された第1の入力と、第2の入力
    と、該第2の入力と前記第1の入力との積に比例する出
    力とを有する掛は算器、前記弁別器入力に接続された入
    力と、前記掛は算器のfs2の入力に接続され九出力と
    、少なくとも一つの制御入力とを有し、前記弁別器入力
    を前記少なくとも一つの制御入力に応じて変化する量だ
    け遅延させた信号を前記出力とする遅延手段、前記掛は
    算器の出力に接続された入力と、前記弁別器出力に接続
    され九出力と含有し、前記弁別器出力から高周波成分を
    除去するフィルタ、該フィルタの出力に接続された入力
    と、前記遅延手段の少なくとも一つの制御入力に接続さ
    れた少なくとも一つの出力とt有し、前記フィルタの出
    力に応じて前記遅延手段の遅延量を変化せしめる帰還手
    段、 を^偏したことを特徴とする自動調整形周波数弁別器。
JP57185332A 1981-10-23 1982-10-21 自動調整形周波数弁別器 Pending JPS5881397A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/314,162 US4451792A (en) 1981-10-23 1981-10-23 Auto-tuned frequency discriminator
US314162 1981-10-23

Publications (1)

Publication Number Publication Date
JPS5881397A true JPS5881397A (ja) 1983-05-16

Family

ID=23218830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57185332A Pending JPS5881397A (ja) 1981-10-23 1982-10-21 自動調整形周波数弁別器

Country Status (3)

Country Link
US (1) US4451792A (ja)
EP (1) EP0079097A1 (ja)
JP (1) JPS5881397A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6295090A (ja) * 1985-10-22 1987-05-01 Sony Corp 信号復調回路
JPH05183344A (ja) * 1991-12-27 1993-07-23 Toko Inc Fm検波回路
JPH05183343A (ja) * 1991-12-27 1993-07-23 Toko Inc Fm検波回路

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8401205D0 (en) * 1984-01-17 1984-02-22 Indep Broadcasting Authority Demodulator for television signals
US4603301A (en) * 1984-07-05 1986-07-29 Hewlett-Packard Company Amplitude insensitive delay lines in a frequency modulated signal detector
US4584599A (en) * 1984-12-19 1986-04-22 Scientific Atlanta, Inc. Signal to noise ratio enhancement using baseband signals in an FM television system
US4734652A (en) * 1986-08-18 1988-03-29 E-Systems, Inc. Method and apparatus for wideband frequency discrimination
GB2214742A (en) * 1988-01-18 1989-09-06 Plessey Co Plc Noise-controlled frequency-modulation signal detector
DE3834118A1 (de) * 1988-10-07 1990-04-12 Philips Patentverwaltung Schaltungsanordnung zum demodulieren eines frequenzmodulierten signals
US5053717A (en) * 1989-10-05 1991-10-01 Motorola, Inc. FSK demodulator
JP2885441B2 (ja) * 1989-10-18 1999-04-26 株式会社東芝 色信号処理装置
JP2808927B2 (ja) * 1991-05-31 1998-10-08 日本電気株式会社 周波数ディスクリミネータ
US5281931A (en) * 1992-10-08 1994-01-25 International Business Machines Corporation On-chip self-tuning filter system
US5293135A (en) * 1992-12-31 1994-03-08 Motorola, Inc. FM demodulator with self-tuning quadrature detector
JPH0758551A (ja) * 1993-08-10 1995-03-03 Sony Corp 周波数復調回路
EP1063768B1 (de) * 1999-06-22 2010-09-29 Infineon Technologies AG DECT-Empfänger mit FM Demodulator
US6512647B1 (en) 1999-08-27 2003-01-28 Seagate Technology Llc Method and apparatus for adaptive tuning bias current for magnetoresistive head
US7308233B2 (en) * 2002-10-10 2007-12-11 Aster Wireless System employing wideband wireless communication with super cycle detection
US7881409B2 (en) * 2004-01-22 2011-02-01 The Regents Of The University Of Michigan Demodulator, chip and method for digitally demodulating an FSK signal
TWI294718B (en) * 2005-12-14 2008-03-11 Ind Tech Res Inst Frequency modulation-frequency shift keying (fm/fsk) demodulator
US11533053B2 (en) * 2020-09-25 2022-12-20 Nxp B.V. Programmable ask demodulator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2413917C2 (de) * 1974-03-22 1984-08-02 Robert Bosch Gmbh, 7000 Stuttgart Demodulatorschaltung für frequenzmodulierte Hilfsträger bei Farbfernsehsignalen
US4127825A (en) * 1975-07-10 1978-11-28 Motorola, Inc. Linear frequency discriminator
JPS5233460A (en) * 1975-09-10 1977-03-14 Sony Corp Fm demodulator
JPS5386116A (en) * 1977-01-07 1978-07-29 Hitachi Ltd Video synchronous detector
FR2472302A1 (fr) * 1979-12-21 1981-06-26 Thomson Csf Circuit a asservissement de phase, et dispositif comportant un tel circuit notamment pour la television
US4287530A (en) * 1980-05-09 1981-09-01 Motorola Inc. Demodulator system including a tunable discriminator suitable for use in a secam television receiver
US4388595A (en) * 1981-03-26 1983-06-14 Bell Telephone Laboratories, Incorporated Apparatus and method for removing bias distortion from a product demodulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6295090A (ja) * 1985-10-22 1987-05-01 Sony Corp 信号復調回路
JPH05183344A (ja) * 1991-12-27 1993-07-23 Toko Inc Fm検波回路
JPH05183343A (ja) * 1991-12-27 1993-07-23 Toko Inc Fm検波回路

Also Published As

Publication number Publication date
EP0079097A1 (en) 1983-05-18
US4451792A (en) 1984-05-29

Similar Documents

Publication Publication Date Title
JPS5881397A (ja) 自動調整形周波数弁別器
JPS6326111A (ja) フイルタ回路の時定数自動調整回路
KR0146287B1 (ko) 단안정 멀티 바이브레이터
US4263565A (en) Amplitude limiter with automatic duty cycle control for use in a phase-locked loop
KR960012797B1 (ko) 스테레오 디코더 장치
JPH0442851B2 (ja)
US4410856A (en) Frequency demodulator having automatic gain control
US4081766A (en) Crystal tuned voltage controlled oscillator
JP2956771B2 (ja) 周波数復調回路
US4323924A (en) Automatic phase adjusting circuit for a synchronous detector
US3399277A (en) Signal translating circuit
JPS6216067B2 (ja)
JPH0246088Y2 (ja)
JP2568571B2 (ja) 帯域除去周波数制御装置
US4560957A (en) Oscillator fine tune circuit
JPH0218602Y2 (ja)
JPH0119282B2 (ja)
JPS6046592B2 (ja) 位相検波回路
JPS6324661Y2 (ja)
JPH0221800Y2 (ja)
JPS6328521B2 (ja)
JPS6316167Y2 (ja)
JPS6228889B2 (ja)
JPS61189011A (ja) 受信機のafc回路
JPS6149845B2 (ja)