RU94042898A - Демодулятор методом фазовой манипуляции - Google Patents
Демодулятор методом фазовой манипуляцииInfo
- Publication number
- RU94042898A RU94042898A RU94042898/09A RU94042898A RU94042898A RU 94042898 A RU94042898 A RU 94042898A RU 94042898/09 A RU94042898/09 A RU 94042898/09A RU 94042898 A RU94042898 A RU 94042898A RU 94042898 A RU94042898 A RU 94042898A
- Authority
- RU
- Russia
- Prior art keywords
- digital
- signal
- signals
- analog
- converter
- Prior art date
Links
- 230000000051 modifying Effects 0.000 claims 31
- 239000000969 carrier Substances 0.000 claims 16
- 230000000875 corresponding Effects 0.000 claims 12
- 238000000034 method Methods 0.000 claims 6
- 230000001105 regulatory Effects 0.000 claims 5
- 230000001276 controlling effect Effects 0.000 claims 4
- 238000005070 sampling Methods 0.000 claims 4
- 229920002574 CR-39 Polymers 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 claims 2
- 206010039509 Scab Diseases 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000006073 displacement reaction Methods 0.000 claims 1
- 238000005755 formation reaction Methods 0.000 claims 1
Claims (1)
1. Демодулятор, принимающий символы, имеющие определенную скорость в аналоговом модулирующем сигнале, и содержащий аналого-цифровой преобразователь, принимающий сигнал квантования указанного аналогового сигнала со скоростью, равной скорости следования символа, а также цифровую схему обработки данных, принимающую цифровой выходной сигнал означенного преобразователя, причем аналого-цифровой преобразователь не осуществляет квантование сигналов, имеющих скорость, превышающую в два и более раза скорость символа, а скорость квантования, скорость следования символа и тип аналого-цифрового преобразователя являются таковыми, что стоимость аналогичного аналого-цифрового преобразователя, осуществляющего квантование сигнала со скоростью, равной двойной скорости символа, приблизительно на 30 % выше стоимости означенного аналого-цифрового преобразователя.
2. Демодулятор по п. 1, в котором демодулятор имеет приемник, принимающий сигнал несущей, промодулированный аналоговыми модулирующими сигналами, причем указанный приемник, в свою очередь, имеет средство, принимающее несущую для формирования означенного сигнала.
3. Демодулятор по п. 1, в котором скорости символа и квантования составляют приблизительно 15-35 млн./с.
4. Демодулятор по п. 1, в котором цифровая схема обработки данных принимает выходной цифровой сигнал означенного преобразователя для регулирования соответствующей синхронизацией процесса квантования сигнала означенным преобразователем.
5. Демодулятор по п. 1, в котором преобразователь включает в себя по меньшей мере один аналого-цифровой преобразователь на базе интегральной микросхемы, стоимость которого не более 70 % стоимости сравнимого аналого-цифрового преобразователя.
6. Демодулятор по п. 1, в котором модулирующий сигнал включает остаточные составляющие, обусловленные частотной и фазовой погрешностями между несущей, на которой промодулирован модулирующий сигнал и частотой используемого гетеродина, причем цифровая схема обработки данных подключена к означенному преобразователю для получения другого сигнала, величина которого скорректирована с учетом частотной и фазовой погрешности, указанная цифровая схема обработки данных имеет цепь обратной связи, на которую поступает другой сигнал с целью получения дополнительного сигнала, величина которого определяет частотную и фазовую погрешность, дополнительный сигнал регулирует величину другого сигнала, а цифровая схема обработки данных сравнивает указания функций величин цифрового выходного сигнала, полученного преобразователем для двух соседних символов, с целью получения цифрового сигнала, несущего информацию об изменении времени, при котором преобразователем должны быть квантованы поступившие на него сигналы и, наконец, цифровая схема обработки данных включает в себя цифровой регулируемый фазовращатель, принимающий цифровой сигнал изменения и синхроимпульсы со скоростью, приблизительно равной целому кратному скорости символа с целью регулирования процессом квантования в преобразователе.
7. Демодулятор по п. 6, в котором регулирование соответствующей синхронизацией квантования сигналов преобразователем осуществляется по другому сигналу.
8. Демодулятор по п. 6, в котором аналого-цифровой преобразователь формирует цифровой выходной сигнал как первые канальные цифровые сигналы I и Q, при этом цифровая схема обработки данных формирует другой сигнал как вторые канальные сигналы I и Q, цифровая схема обработки данных комбинирует первые канальные сигналы I и Q и дополнительный сигнал для получения вторых канальных сигналов I и Q с использованием функции CORDIC.
9. Демодулятор по п. 8, в котором управление соответствующей синхронизации квантования сигналов преобразователем осуществляется по другому сигналу.
10. Демодулятор по п. 6, в котором цифровая схема обработки данных и цифровой регулируемый фазовращатель выполнены на однокристалльной интегральной микросхеме.
11. Демодулятор по п. 10, который дополнительно содержит регулируемый усилитель для регулирования амплитудой сигнала, квантуемого преобразователем, а цифровая схема обработки данных в интегральном исполнении имеет также одноразрядный сигма-дельта модулятор, принимающий цифровой выходной сигнал для получения сигнала управления усиления регулируемого усилителя.
12. Демодулятор по п. 1, в котором цифровая схема обработки данных получает указания функции цифрового выходного сигнала преобразователя для получения сигнала управления, несущего информацию о том изменении, которое должно иметь место в соответствующей синхронизации при квантовании модулирующего сигнала преобразователем, при этом средство, принимающее сигнал управления имеет величину, указывающую, какое изменение должно быть выполнено в соответствующей синхронизации при подаче сигналов квантования в преобразователь.
13. Демодулятор по п. 12, в котором средство подачи имеет одноразрядный сигма-дельта модулятор и управляемый напряжением генератор, принимающий выходной сигнал сигма-дельта модулятора.
14. Демодулятор по п. 12, в котором цифровая схема обработки данных сравнивает указания функции величин цифрового выходного сигнала, полученного преобразователем для последовательных сигналов, с целью получения цифрового сигнала, величина которого указывает, какое изменение должно быть выполнено в соответствующей синхронизации при квантовании сигнала преобразователем, при этом цифровой регулируемый фазовращатель, принимающий цифровой сигнал изменения и синхроимпульсы, имеет приблизительно целое кратное скорости символа для регулирования процессом квантования, осуществляемого преобразователем.
15. Демодулятор по п. 12, в котором цифровой сигнал изменения для одного символа получен как функция
(sign P(k)) P(k-1) + (-sign P(k-1)) P(k-),
где Р(k) - указание величины выборки, осуществляемой преобразователем для символа;
P(k-1) - указание величины выборки, осуществляемой преобразователем для символа k-1.
(sign P(k)) P(k-1) + (-sign P(k-1)) P(k-),
где Р(k) - указание величины выборки, осуществляемой преобразователем для символа;
P(k-1) - указание величины выборки, осуществляемой преобразователем для символа k-1.
16. Демодулятор по п. 12, в котором цифровой сигнал изменения для одного символа получен интегрированием по многим символам
(sign P(k))P(k-1) + (-sign P(k-1))P(k),
где P(k) - является указанием величины выборки, произведенной преобразователем для символа k;
P(k-1) - указание величины выборки, произведенной для символа k - 1;
17. Демодулятор по п. 12, в котором модулирующий сигнал включает остаточные составляющие, обусловленные частотной и фазовой погрешностями между несущей, на которой подается модулирующий сигнал, и выходным сигналом гетеродина, при этом преобразователь имеет первый и второй аналого-цифровой преобразователи на базе интегральной микросхемы для получения соответствующего перемещения (вращения) цифровых сигналов Iin и Qin, причем перемещения сигналов Iin и Qin обусловлены частотными и фазовыми погрешностями, цифровая схема обработки данных при получении цифровых сигналов Iin и Qin вырабатывает цифровые сигналы I и Q обратного перемещения, регулируемых Iin и Qin, а также указанием частотной и фазовой погрешностей, при этом цифровой сигнал изменения для одного символа k получен как функция
(sign I(k)) I(k-1) + (-signI(k-1))I(k) + (signQ(k))Q(k-1-) + (-sign Q (k-1))Q(k),
где I (к) - указание величины I для символа k, а I (k-1) - указание величины I для символа I(k-1), Q(k) - указание величины Q для символа k, а Q(k-1) - указание величины Q для символа (k-1).
(sign P(k))P(k-1) + (-sign P(k-1))P(k),
где P(k) - является указанием величины выборки, произведенной преобразователем для символа k;
P(k-1) - указание величины выборки, произведенной для символа k - 1;
17. Демодулятор по п. 12, в котором модулирующий сигнал включает остаточные составляющие, обусловленные частотной и фазовой погрешностями между несущей, на которой подается модулирующий сигнал, и выходным сигналом гетеродина, при этом преобразователь имеет первый и второй аналого-цифровой преобразователи на базе интегральной микросхемы для получения соответствующего перемещения (вращения) цифровых сигналов Iin и Qin, причем перемещения сигналов Iin и Qin обусловлены частотными и фазовыми погрешностями, цифровая схема обработки данных при получении цифровых сигналов Iin и Qin вырабатывает цифровые сигналы I и Q обратного перемещения, регулируемых Iin и Qin, а также указанием частотной и фазовой погрешностей, при этом цифровой сигнал изменения для одного символа k получен как функция
(sign I(k)) I(k-1) + (-signI(k-1))I(k) + (signQ(k))Q(k-1-) + (-sign Q (k-1))Q(k),
где I (к) - указание величины I для символа k, а I (k-1) - указание величины I для символа I(k-1), Q(k) - указание величины Q для символа k, а Q(k-1) - указание величины Q для символа (k-1).
18. Демодулятор по п. 12, в котором модулирующий сигнал включает остаточные составляющие, обусловленные частотной и фазовой погрешностями между несущей, на которой подается модулирующий сигнал, и выходным сигналом гетеродина, при этом преобразователь имеет первый и второй аналого-цифровые преобразователи на базе интегральной микросхемы для осуществления соответствующих перемещений цифровых сигналов Iin и Qin , при этом перемещения сигналов Iin и Qin обусловлены частотной и фазовой погрешностями, а цифровая схема обработки данных при получении цифровых сигналов Iin и Qin формирует цифровые сигналы I и Q обратного перемещения, регулируемые Iin и Qin , а также с учетом частотной и фазовой погрешностей и, кроме того, цифровой сигнал изменения для одного символа /k/ получен интегрированием по многим символам
(signI(k))I(k-1) + (-sign I(k-1)) I(k) + (sign Q(k))Q(k-1) + (-sign Q(k-1))Q(k)
где I(k) - указание величины I для символа k; I(k-1) - указание величины I для символа k-1, Q(k) - указание величины Q для символа k, а Q(k-1) - указание величины Q для символа 1(k-1).
(signI(k))I(k-1) + (-sign I(k-1)) I(k) + (sign Q(k))Q(k-1) + (-sign Q(k-1))Q(k)
где I(k) - указание величины I для символа k; I(k-1) - указание величины I для символа k-1, Q(k) - указание величины Q для символа k, а Q(k-1) - указание величины Q для символа 1(k-1).
19. Демодулятор по п. 1, в котором модулирующий сигнал получен сложением волнового сигнала, промодулированного символами, с выходным сигналом гетеродина, при этом цифровая схема обработки данных, связанная с преобразователем, формирует другой сигнал, имеющий величину, скорректированную с учетом различий частоты и фазы сигнала несущей и выходного сигнала гетеродина.
20. Демодулятор по п. 19, в котором цифровая схема обработки данных формирует дополнительный сигнал, имеющий величину, указывающую коррекцию, обусловленную различием частоты и фазы несущей и выходного сигнала гетеродина, при этом сформированный дополнительный сигнал подается обратной в цифровую схему обработки данных и суммируется с цифровым выходным сигналом преобразователя для получения другого сигнала.
21. Демодулятор по п. 20, в котором аналого-цифровой преобразователь формирует цифровой выходной сигнал как первые канальные сигналы I и Q, при этом цифровая схема обработки данных формирует другой сигнал как вторые канальные сигналы I и Q и, кроме того, комбинирует первые канальные сигналы I и Q с дополнительным сигналом для получения вторых канальных сигналов I и Q с использованием функции CORDIC.
22. Демодулятор по п. 19, в котором аналого-цифровой преобразователь формирует цифровой выходной сигнал как первые канальные сигналы I и Q, при этом цифровая схема обработки данных формирует другой сигнал как вторые канальные сигналы I и Q и комбинирует, кроме того, первые канальные сигналы I и Q с дополнительным сигналом для получения вторых канальных сигналов I и Q с использованием функции CORDIC.
23. Демодулятор по п. 19, в котором управление соответствующей синхронизацией квантования сигналов преобразователем осуществлено в соответствии с функцией цифрового выходного сигнала.
24. Демодулятор по п. 23, в котором цифровая схема обработки данных сравнивает указания функции величин цифрового выходного сигнала, полученного преобразователем, для последовательных символов с целью получения цифрового сигнала, имеющего величину, указывающую, какое изменение необходимо произвести в соответствующей синхронизации при квантовании этого сигнала преобразователем и, наконец, цифровой регулируемый фазовращатель при получении цифрового сигнала изменения, а также синхроимпульсов имеет скорость приблизительно равную целому кратному скорости символа для регулирования процессом квантования сигнала в преобразователе.
25. Демодулятор по п. 24, в котором управление соответствующей синхронизацией квантования сигналов преобразователем осуществляется с использованием другого сигнала.
26. Приемник модулированного входного сигнала, имеющего частоту ωi несущей, содержит гетеродин, выходной сигнал с которого имеет частоту ωo, номинально равную ωi,, средство приема входного сигнала и гетеродин для получения канальных модулирующих аналоговых сигналов I и Q, фазы которых номинально смещены на 90° один по отношению к другому, причем канальные модулирующие сигналы I и Q имеют остаточные составляющие, обусловленные частотными и фазовыми погрешностями между частотами и фазами несущей и выходного сигнала гетеродина, а также содержит первый и второй аналого-цифровые преобразователи для квантования соответствующих модулирующих аналоговых канальных сигналов I и Q со скоростью, равной скорости следования символа и для получения первых цифровых канальных сигналов I и Q, имеющих величины, определяемые величинами квантованных аналоговых сигналов I и Q, узел обратного перемещения, принимающий первые цифровые канальные сигналы I и Q для получения вторых цифровых канальных сигналов I и Q, имеющих величины, скорректированные с учетом частотных и фазовых погрешностей, средство для приема по меньшей мере одного из канальных цифровых сигналов I и Q для регулирования процесса квантования канальных модулирующих сигналов I и Q в аналого-цифровом преобразователе и, наконец, выходное устройство для приема вторых цифровых канальных сигналов I и Q.
27. Приемник по п. 26, в котором узел обратного перемещения включает средство обратной связи, принимающее вторые цифровые канальные сигналы I и Q и служащие для получения дополнительного цифрового сигнала, указывающего частотные и фазовые погрешности, при этом узел обратного перемещения принимает первые цифровые сигналы I и Q, а также дополнительный сигнал для управления величин вторых цифровых канальных сигналов, а дополнительный цифровой сигнал поступает непосредственно через средство обратной связи и управляет формированием вторых цифровых канальных сигналов I и Q без преобразования в аналоговый сигнал.
28. Приемник по п. 26, в котором каждый из аналого-цифровых преобразователей выполнен на интегральной микросхеме, а скорости квантования и следования символа и тип каждой интегральной микросхемы аналого-цифрового преобразователя являются таковыми, что стоимость сравнимого аналого-цифрового преобразователя, квантующего сигналы со скоростью вдвое превышающей скорость символа, по меньшей мере на 30% выше стоимости указанного аналого-цифрового преобразователя.
29. Приемник по п. 28, в котором скорость символа составляет приблизительно 15 - 35 млн./с.
30. Демодулятор, принимающий символы аналогового сигнала, имеющего остаточные составляющие, обусловленные частотными и фазовыми погрешностями между несущей, на которой промодулирован сигнал и выходным сигналом гетеродина, содержит средство приема аналогового сигнала для получения первых цифровых канальных сигналов I и Q, имеющих величины, определенные квантованными амплитудами, включая остаточные составляющие аналогового сигнала, а также средство приема первых цифровых канальных сигналов I и Q для получения вторых цифровых канальных сигналов I и Q, скорретированных с учетом частотной и фазовой погрешностей, и третьего цифрового сигнала, имеющего величину, представляющую частотную и фазовую погрешности, при этом вторые цифровые канальные сигналы I и Q получены комбинированием первых цифровых канальных сигналов и третьего цифрового сигнала с использованием функции CORDIC.
31. Демодулятор по п. 30, в котором символы имеют определенную скорость следования, а средство для получения первых цифровых сигналов квантует амплитуду аналогового сигнала приблизительно со скоростью символа и, кроме того, имеется средство приема по меньшей мере одного из цифровых сигналов для регулирования процессом квантования аналогового сигнала.
32. Демодулятор по п. 30, в котором символы имеют определенную скорость, а средство для получения первых цифровых сигналов квантует амплитуду аналогового сигнала со скоростью, приблизительно равной скорости следования символа и, кроме того, имеется средство приема по меньшей одного из вторых цифровых сигналов для регулирования квантования аналогового сигнала один раз по продолжительности символа.
33. Демодулятор по п. 30, в котором символы имеют определенную скорость, а средство для получения первых цифровых канальных сигналов I и Q содержит аналого-цифровой преобразователь для квантования канальных аналоговых модулирующих сигналов со скоростью, приблизительно равной скорости следования символа для того, чтобы каждый сигнал квантовался только один раз преобразователем, при этом времена квантования канальных аналоговых модулирующих сигналов I и Q при означенной скорости регулируют по функции по меньшей мере одного из канальных цифровых сигналов I и Q.
34. Демодулятор по п. 39, в котором аналого-цифровой преобразователь выполнен в виде аналого-цифрового преобразователя на ИС, причем такой аналого-цифровой преобразователь на ИС не имеет возможности осуществлять квантование сигналов со скоростью, намного превышающей скорость следования символа, а скорость следования символа и сама ИС аналого-цифрового преобразования являются таковыми, что стоимость сравнимого аналого-цифрового преобразователя, осуществляющего квантование сигналов со скоростью, вдвое превышающей скорость следования символа, приблизительно на 30% выше стоимости означенного аналого-цифрового преобразователя на ИС.
35. Демодулятор по п. 30, в котором символы имеют определенную скорость, а средство получения первых цифровых канальных сигналов I и Q включает в себя аналого-цифровой преобразователь для квантования канальных аналоговых модулирующих сигналов приблизительно со скоростью следования символа для того, чтобы каждый сигнал квантовался преобразователем только один раз на символ, при этом время взятия выборки канальных аналоговых модулирующих сигналов I и Q, при этой же скорости регулируют по вторым канальным цифровым сигналам.
36. Приемник, принимающий входной сигнал, имеющий символы, промодулированные на частоте несущей, содержит гетеродин, выходной сигнал с которого имеет номинальную частоту, перестраиваемую в зависимости от остановленных требований, средство для комбинирования входного сигнала с выходным сигналом гетеродина и для получения первых цифровых канальных сигналов, имеющих величины, определяемые модуляцией и частотами, фазами несущей и выходного сигнала гетеродина, а также средство приема первых цифровых канальных сигналов для получения вторых канальных цифровых сигналов I и Q и третьего цифрового сигнала, имеющего величину, определяемую соответствующей частотой и фазой сигнала несущей и выходного сигнала гетеродина, причем величины вторых цифровых канальных сигналов скомпенсированы для девиации номинальной частоты гетеродина от установленного значения, а вторые цифровые канальные сигналы I и Q получены комбинированием первых цифровых канальных сигналов I и Q и третьего цифрового сигнала с использованием функции CORDIC.
37. Демодулятор, принимающий символы аналогового сигнала, имеющие определенную скорость, содержит аналого-цифровой преобразователь, принимающий аналоговый сигнал, и предназначенный для квантования этих сигналов приблизительно с такой же скоростью, что и скорость символа для того, чтобы сигнал квантовался только один раз на символ и для получения первых цифровых канальных сигналов, имеющих величины, определенные квантованными амплитудами аналогового сигнала, средство приема первых цифровых канальных сигналов I и Q для получения вторых цифровых канальных сигналов I и Q и третьего цифрового сигнала, имеющего величину, представляющую те коррекции частоты и фазы, которые должны быть выполнены для первых цифровых канальных сигналов, при этом величины вторых цифровых канальных сигналов скомпенсированы величиной третьего цифрового сигнала, а также содержит регулируемый цифровой фазовращатель, имеющий первый вход, на который поступает по меньшей мере один из цифровых сигналов и второй вход, на который поступают синхроимпульсы, имеющие приблизительно такую же скорость, что и скорость следования символа для регулирования временами взятия выборок аналого-цифровым преобразователем со скоростью, приблизительно равной целому кратному скорости следования символа для того, чтобы при изменении величины первого входного сигнала фазовращателя изменялись времена выборки.
38. Демодулятор по п. 37, в котором вторые цифровые канальные сигналы I и Q получены комбинированием первых цифровых канальных сигналов I и Q и третьего цифрового сигнала с использованием функции CORDIC.
39. Демодулятор по п. 37, в котором аналого-цифровой преобразователь квантуют аналоговые канальные сигналы I и Q приблизительно с такой же скоростью, что и скорость следования символа для того, чтобы каждый сигнал квантовался только один раз преобразователем приблизительно на той же скорости, при этом времена выборок аналоговых канальных сигналов I и Q регулируются по меньшей мере одним из вторых цифровых канальных сигналов I и Q.
40. Демодулятор по п. 39, в котором аналого-цифровой преобразователь выполнен на интегральной микросхеме и не имеет возможности квантовать сигналы со скоростью, превышающей в два и более раза скорость следования символа, при этом скорость символа и тип аналого-цифрового преобразователя выбраны таковыми, что стоимость сравнимого АЦП на интегральной микросхеме с возможностью квантования сигналов со скоростью, равной двойной скорости следования символа, приблизительно на 30% выше стоимости означенного АЦП.
41. Демодулятор по п. 37, в котором цифровой фазовращатель и средство для комбинирования первых цифровых сигналов I и Q. и третьего цифрового сигнала выполнены на однокристальной ИС.
42. Демодулятор по п. 41, дополнительно включающий в себя регулируемый усилитель для регулирования амплитуды сигнала, квантованного аналого-цифровым преобразователем, при этом однокристальная ИС имеет также цифровую схему обработки данных, на которую поступает по меньшей мере один из цифровых канальных сигналов I и Q для получения сигнала управления, обеспечивающего регулирование коэффициента усиления регулируемого усилителя.
43. Демодулятор по п. 42, в котором цифровая схема обработки данных для получения сигнала управления усилением имеет одноразрядный сигма-дельта модулятор.
44. Демодулятор по п. 37, в котором на его первый вход поступает сравнение указаний функцией величин по меньше мере одного из указанных цифровых сигналов для того, чтобы можно было различать выборки k и k-1, произведенные преобразователем, при этом первый входной сигнал получен как функция
sign P(k))P(k-1) + (-sign P(k-1)) Р(k),
где Р(k) - является величиной указания выборки, сделанной преобразователем для символа k, а P(k-1)-величиной указания выборки, сделанной преобразователем для символа k-1.
sign P(k))P(k-1) + (-sign P(k-1)) Р(k),
где Р(k) - является величиной указания выборки, сделанной преобразователем для символа k, а P(k-1)-величиной указания выборки, сделанной преобразователем для символа k-1.
45. Демодулятор по п. 37, в котором на его первый вход поступает сравнение указаний величин вторых цифровых сигналов I и Q для того, чтобы можно было различить выборки k и k-1, выполненные преобразователем, при этом первый входной сигнал получен как функция
( sign I(k))I(k-1) + (-sign I(k-1))I(k) + (sign Q(К))Q(k-1) + (-sign Q(k-1))Q(k),
где I(k) является величиной указания I для символа I(k-1) - величина указания I для символа k-1, Q(k) - величина указания Q для символа k, и Q(k-1) - величина указания Q для символа k-1.
( sign I(k))I(k-1) + (-sign I(k-1))I(k) + (sign Q(К))Q(k-1) + (-sign Q(k-1))Q(k),
где I(k) является величиной указания I для символа I(k-1) - величина указания I для символа k-1, Q(k) - величина указания Q для символа k, и Q(k-1) - величина указания Q для символа k-1.
46. Демодулятор по п. 37, в котором аналоговый сигнал получен комбинированием сигнала несущей с частотой, на которой модулирован аналоговый сигнал, и выходного сигнала гетеродина с номинальной частотой и с возможностью перестраивания на другую установленную частоту, причем первые цифровые канальные сигналы I и Q имеют величины, определяемые модуляцией и соответствующей частотой и фазой сигнала несущей и выходного сигнала гетеродина, а третий цифровой сигнал представляет соответствующую частоту и фазу сигнала несущей и выходного сигнала гетеродина, и, кроме того, величины вторых цифровых канальных сигналов I и Q скомпенсированы для девиации номинальной частоты гетеродина от установленного значения этой частоты.
47. Демодулятор по п. 37, в котором на его первый вход поступают оба означенных вторых цифровых сигнала.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/998300 | 1992-12-30 | ||
| US07/998,300 US5550869A (en) | 1992-12-30 | 1992-12-30 | Demodulator for consumer uses |
| US998300 | 1992-12-30 | ||
| PCT/US1993/012613 WO1994016505A2 (en) | 1992-12-30 | 1993-12-29 | Psk demodulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU94042898A true RU94042898A (ru) | 1997-12-20 |
| RU2128399C1 RU2128399C1 (ru) | 1999-03-27 |
Family
ID=25545023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU94042898A RU2128399C1 (ru) | 1992-12-30 | 1993-12-29 | Демодулятор широкого использования |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US5550869A (ru) |
| EP (2) | EP0628229B1 (ru) |
| JP (1) | JPH07508389A (ru) |
| KR (1) | KR950700651A (ru) |
| CN (1) | CN1092231A (ru) |
| AT (1) | ATE183869T1 (ru) |
| AU (1) | AU682336B2 (ru) |
| BR (1) | BR9305988A (ru) |
| CA (1) | CA2130269C (ru) |
| CZ (4) | CZ279497A3 (ru) |
| DE (1) | DE69326140T2 (ru) |
| HU (1) | HUT68003A (ru) |
| NO (1) | NO943189L (ru) |
| NZ (1) | NZ261042A (ru) |
| PL (2) | PL175162B1 (ru) |
| RU (1) | RU2128399C1 (ru) |
| WO (1) | WO1994016505A2 (ru) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3252639B2 (ja) * | 1995-03-03 | 2002-02-04 | 三菱電機株式会社 | 検波器及び受信装置並びに送信装置 |
| US5793818A (en) * | 1995-06-07 | 1998-08-11 | Discovision Associates | Signal processing system |
| US5930286A (en) * | 1995-12-06 | 1999-07-27 | Conexant Systems, Inc. | Gain imbalance compensation for a quadrature receiver in a cordless direct sequence spread spectrum telephone |
| US5764689A (en) * | 1995-12-06 | 1998-06-09 | Rockwell International Corporation | Variable digital automatic gain control in a cordless direct sequence spread spectrum telephone |
| US5684435A (en) * | 1996-05-22 | 1997-11-04 | Hughes Electronics | Analog waveform communications reduced instruction set processor |
| KR100189370B1 (ko) * | 1996-08-23 | 1999-06-01 | 전주범 | 직각 위상 편이 복조기의 자동 이득 제어장치 |
| US6018553A (en) * | 1996-09-18 | 2000-01-25 | Wireless Access | Multi-level mixer architecture for direct conversion of FSK signals |
| US6212246B1 (en) * | 1996-11-21 | 2001-04-03 | Dsp Group, Inc. | Symbol-quality evaluation in a digital communications receiver |
| US6154483A (en) * | 1997-04-07 | 2000-11-28 | Golden Bridge Technology, Inc. | Coherent detection using matched filter enhanced spread spectrum demodulation |
| US6002728A (en) * | 1997-04-17 | 1999-12-14 | Itt Manufacturing Enterprises Inc. | Synchronization and tracking in a digital communication system |
| WO1998053579A1 (en) * | 1997-05-23 | 1998-11-26 | Koninklijke Philips Electronics N.V. | Receiver with controllable amplifier means |
| US5982315A (en) * | 1997-09-12 | 1999-11-09 | Qualcomm Incorporated | Multi-loop Σ Δ analog to digital converter |
| US5903480A (en) * | 1997-09-29 | 1999-05-11 | Neomagic | Division-free phase-shift for digital-audio special effects |
| JPH11127085A (ja) * | 1997-10-20 | 1999-05-11 | Fujitsu Ltd | ２モード復調装置 |
| US6498926B1 (en) | 1997-12-09 | 2002-12-24 | Qualcomm Incorporated | Programmable linear receiver having a variable IIP3 point |
| US6005506A (en) * | 1997-12-09 | 1999-12-21 | Qualcomm, Incorporated | Receiver with sigma-delta analog-to-digital converter for sampling a received signal |
| US6081822A (en) * | 1998-03-11 | 2000-06-27 | Agilent Technologies, Inc. | Approximating signal power and noise power in a system |
| US6278746B1 (en) * | 1998-05-12 | 2001-08-21 | Montreal Networks Limited | Timing recovery loop circuit in a receiver of a modem |
| US6363129B1 (en) * | 1998-11-09 | 2002-03-26 | Broadcom Corporation | Timing recovery system for a multi-pair gigabit transceiver |
| DE19860402A1 (de) * | 1998-12-28 | 2000-06-29 | Bosch Gmbh Robert | Verfahren und Schaltungsanordnung zur Demodulation eines digitalen frequenzmodulierten Signals |
| DE69927957T2 (de) | 1999-01-06 | 2006-07-27 | Koninklijke Philips Electronics N.V. | Demodulator mit Rotationsmitteln für Frequenzverschiebungskorrektur |
| JP3252820B2 (ja) | 1999-02-24 | 2002-02-04 | 日本電気株式会社 | 復調及び変調回路並びに復調及び変調方法 |
| JP3399400B2 (ja) * | 1999-04-15 | 2003-04-21 | 日本電気株式会社 | 周波数偏移復調回路 |
| FR2796221B1 (fr) * | 1999-07-07 | 2002-04-12 | Sagem | Demodulateur de phase analogique-numerique |
| DE19948899A1 (de) | 1999-10-11 | 2001-04-19 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zur digitalen Frequenzkorrektur eines Signals |
| KR100662999B1 (ko) * | 1999-12-31 | 2006-12-28 | 매그나칩 반도체 유한회사 | 위상 오차 보상 회로 |
| FR2808157B1 (fr) * | 2000-04-21 | 2002-07-26 | St Microelectronics Sa | Synthonisateur du type a frequence intermediaire nulle et procede de commande correspondant |
| AU2001289045A1 (en) * | 2000-09-08 | 2002-03-22 | Avaz Networks | Hardware function generator support in a dsp |
| DE60031142T2 (de) * | 2000-12-13 | 2007-08-23 | Juniper Networks, Inc., Sunnyvale | Tuner für digitalen Empfänger mit mehreren Eingangskanälen und Ausgangskanälen |
| US7010073B2 (en) * | 2001-01-19 | 2006-03-07 | Qualcomm, Incorporated | Delay lock loops for wireless communication systems |
| SE521838C2 (sv) * | 2001-02-16 | 2003-12-09 | Nat Semiconductor Corp | Metod och anordning för automatisk förstärkningsreglering |
| US7248628B2 (en) | 2001-03-02 | 2007-07-24 | Shaeffer Derek K | Method and apparatus for a programmable filter |
| DE10136071A1 (de) * | 2001-07-25 | 2003-02-13 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Kompensation eines Phasenfehlers eines Empfangs- und/oder Sendesystems mit I/Q-Schnittstelle |
| DE10142019A1 (de) * | 2001-08-28 | 2003-03-20 | Philips Corp Intellectual Pty | Schaltungsanordnung zur Demodulation von Signalen |
| US7020222B2 (en) * | 2001-10-24 | 2006-03-28 | Texas Instruments Incorporated | Efficient method and system for offset phasor determination |
| KR100435494B1 (ko) * | 2001-11-21 | 2004-06-09 | 한국전자통신연구원 | 디지털 통신에서의 동기 수행 시스템 및 그 방법 |
| KR100466589B1 (ko) * | 2002-02-18 | 2005-01-24 | 한국전자통신연구원 | 디지털 심볼 동기 장치 및 그 방법 |
| FR2837338B1 (fr) * | 2002-03-15 | 2005-05-06 | St Microelectronics Sa | Circuit de demodulation de porteuses en quadrature a haute efficacite |
| US7139332B2 (en) * | 2002-05-17 | 2006-11-21 | Broadcom Corporation | Quadrature receiver sampling architecture |
| US7388931B1 (en) * | 2002-06-12 | 2008-06-17 | Marvell International Ltd. | ADC architecture for wireless applications |
| JP2004032432A (ja) * | 2002-06-26 | 2004-01-29 | Matsushita Electric Ind Co Ltd | 受信装置 |
| US8060050B2 (en) * | 2004-06-04 | 2011-11-15 | Broadcom Corporation | Method and system for analog and digital RF receiver interface |
| CN1756083B (zh) * | 2004-09-29 | 2010-11-03 | 瑞昱半导体股份有限公司 | 模拟数字转换器的取样频率的相位调整方法 |
| US7593707B2 (en) * | 2004-11-01 | 2009-09-22 | Broadcom Corp. | Method and system for compensation of DC offset in an RF receiver |
| US7573948B2 (en) * | 2004-11-18 | 2009-08-11 | Broadcom Corporation | Radio transmitter incorporating digital modulator and circuitry to accommodate baseband processor with analog interface |
| US7903772B2 (en) * | 2005-02-04 | 2011-03-08 | Broadcom Corporation | Digital demodulator with improved hardware and power efficiency |
| CN101253681B (zh) * | 2005-07-04 | 2011-05-25 | Nxp股份有限公司 | 解调器以及解调方法 |
| US7529320B2 (en) * | 2005-09-16 | 2009-05-05 | Agere Systems Inc. | Format efficient timing acquisition for magnetic recording read channels |
| GB2458908B (en) * | 2008-04-01 | 2010-02-24 | Michael Frank Castle | Low power signal processor |
| US9157940B2 (en) * | 2011-02-09 | 2015-10-13 | Smart Energy Instruments, Inc. | Power measurement device |
| US20230138082A1 (en) * | 2021-10-28 | 2023-05-04 | Avago Technologies International Sales Pte. Limited | System for and method of digital to analog conversion frequency distortion compensation |
| CN114499560B (zh) * | 2021-12-30 | 2024-03-19 | 浙江地芯引力科技有限公司 | 无线电通信的信号解调方法、装置、设备及存储介质 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2950339C2 (de) * | 1979-12-14 | 1984-06-07 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren und Anordnung zur digitalen Regelung der Trägerphase in Empfängern von Datenübertragungssystemen |
| US4422175A (en) * | 1981-06-11 | 1983-12-20 | Racal-Vadic, Inc. | Constrained adaptive equalizer |
| FR2593341B1 (fr) * | 1986-01-20 | 1988-03-04 | Alcatel Thomson Faisceaux | Dispositif de recuperation de rythme |
| US4888793A (en) * | 1988-05-06 | 1989-12-19 | Motorola, Inc. | Phase correcting DPSK/PSK receiver with digitally stored phase correction derived from received data |
| GB2219899A (en) * | 1988-06-17 | 1989-12-20 | Philips Electronic Associated | A zero if receiver |
| US4879728A (en) * | 1989-01-31 | 1989-11-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | DPSK carrier acquisition and tracking arrangement |
| US5001727A (en) * | 1989-02-15 | 1991-03-19 | Terra Marine Engineering, Inc. | Carrier and data recovery and demodulation system |
| JPH03274844A (ja) * | 1990-03-24 | 1991-12-05 | Japan Radio Co Ltd | Ｐｓｋ変調信号の遅延検波回路 |
| GB2248532A (en) * | 1990-10-01 | 1992-04-08 | Philips Electronic Associated | Digital filters |
| US5280538A (en) * | 1991-02-22 | 1994-01-18 | Mitsubishi Denki Kabushiki Kaisha | Spread spectrum demodulator |
| JPH04286248A (ja) * | 1991-03-14 | 1992-10-12 | Fujitsu Ltd | ベースバンド遅延検波器 |
| DE59208453D1 (de) * | 1991-12-07 | 1997-06-12 | Philips Patentverwaltung | Mobilfunkempfänger dessen verbesserte Anfangssysnchronisation mit einer Feststation durch Frequenzschätzung mittels Impulserkennung erreicht wird |
| DE4223121A1 (de) * | 1992-07-14 | 1994-01-20 | Deutsche Aerospace | Verfahren zur Trägerrückgewinnung bei der Demodulation von digital modulierten Signalen und Anordnungen zum Ausführen des Verfahrens |
| US5302950A (en) * | 1992-07-17 | 1994-04-12 | International Business Machines Corp. | Method of and apparatus for providing automatic determination of information sampling rate |
-
1992
- 1992-12-30 US US07/998,300 patent/US5550869A/en not_active Expired - Lifetime
-
1993
- 1993-12-29 CZ CZ972794A patent/CZ279497A3/cs unknown
- 1993-12-29 EP EP94905539A patent/EP0628229B1/en not_active Expired - Lifetime
- 1993-12-29 NZ NZ261042A patent/NZ261042A/en unknown
- 1993-12-29 RU RU94042898A patent/RU2128399C1/ru active
- 1993-12-29 HU HU9402492A patent/HUT68003A/hu unknown
- 1993-12-29 PL PL93305556A patent/PL175162B1/pl unknown
- 1993-12-29 AT AT94905539T patent/ATE183869T1/de not_active IP Right Cessation
- 1993-12-29 AU AU59615/94A patent/AU682336B2/en not_active Ceased
- 1993-12-29 WO PCT/US1993/012613 patent/WO1994016505A2/en not_active Application Discontinuation
- 1993-12-29 BR BR9305988A patent/BR9305988A/pt not_active IP Right Cessation
- 1993-12-29 CA CA002130269A patent/CA2130269C/en not_active Expired - Fee Related
- 1993-12-29 CZ CZ941975A patent/CZ197594A3/cs unknown
- 1993-12-29 DE DE69326140T patent/DE69326140T2/de not_active Expired - Fee Related
- 1993-12-29 CZ CZ972796A patent/CZ279697A3/cs unknown
- 1993-12-29 JP JP6516070A patent/JPH07508389A/ja active Pending
- 1993-12-29 KR KR1019940702979A patent/KR950700651A/ko not_active Application Discontinuation
- 1993-12-29 PL PL93323275A patent/PL175825B1/pl unknown
- 1993-12-29 EP EP98200500A patent/EP0848523A3/en not_active Withdrawn
- 1993-12-29 CZ CZ972795A patent/CZ279597A3/cs unknown
- 1993-12-30 CN CN93121608A patent/CN1092231A/zh active Pending
-
1994
- 1994-08-29 NO NO943189A patent/NO943189L/no unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU94042898A (ru) | Демодулятор методом фазовой манипуляции | |
| KR950700651A (ko) | Psk 복조기(psk demodulator) | |
| US4068199A (en) | Digital phase-locked loop frequency modulator | |
| US10090845B1 (en) | Fraction-N digital PLL capable of canceling quantization noise from sigma-delta modulator | |
| US4346477A (en) | Phase locked sampling radio receiver | |
| US5130671A (en) | Phase-locked loop frequency tracking device including a direct digital synthesizer | |
| JPH0423862B2 (ru) | ||
| US5291428A (en) | Apparatus for reducing spurious frequency components in the output signal of a direct digital synthesizer | |
| EP0408238B1 (en) | A frequency synthesiser | |
| US5184092A (en) | Phase-locked loop frequency tracking device including a direct digital synthesizer | |
| EP0322139B1 (en) | Frequency or phase modulation | |
| US11804847B2 (en) | Fractional frequency synthesis by sigma-delta modulating frequency of a reference clock | |
| US5841386A (en) | Simple high resolution monolithic DAC for the tuning of an external VCXO (voltage controlled quartz oscillator) | |
| CN1679239B (zh) | 包括锁相环路的设备和用于校准锁相环路的方法 | |
| US4439689A (en) | Circuit for the control of the cyclic ratio of a periodic pulse signal and device multiplying by 2n of a pulse signal frequency incorporating said control circuit | |
| JPH0620197B2 (ja) | 速度可変型クロック再生回路 | |
| US5764172A (en) | Hybrid DAC suitable for use in a GPS receiver | |
| WO1996015585A1 (en) | Rf transmitter | |
| KR100296832B1 (ko) | 이산시간신호처리시스템 | |
| EP0312193B1 (en) | Code correlation arrangement | |
| US4688003A (en) | Feed-forward error correction for sandaps and other phase-locked loops | |
| GB2232022A (en) | Analogue-to-digital converter | |
| US5598160A (en) | Signal processing circuit with built-in dynamic range matching | |
| US5487183A (en) | Method and apparatus for a data transmitter | |
| GB2389252A (en) | A frequency modulation system and method |