CZ279497A3

CZ279497A3 - Přijímač

Info

Publication number: CZ279497A3
Application number: CZ972794A
Authority: CZ
Inventors: Itzhak Gurantz; Yoav Goldenberg; Sree A. Raghavan
Original assignee: Rockwell Semiconductor Systems, Inc.
Priority date: 1992-12-30
Filing date: 1993-12-29
Publication date: 1998-10-14
Also published as: EP0848523A3; EP0628229A1; PL175825B1; JPH07508389A; PL305556A1; PL175162B1; HU9402492D0; NO943189D0; AU682336B2; NZ261042A; WO1994016505A2; HUT68003A; CA2130269A1; CN1092231A; AU5961594A; CA2130269C; EP0848523A2; WO1994016505A3; NO943189L; CZ279597A3

Description

Oblast techniky:

Předkládaný vynález’ se týká obecně příjmačů a demodulátorá/ .^1 O které obsahu j í digitální zpracování analogových signálů obsahujících symboly a dále přesněji obsahuj í alespoň j edno se takových zařízení, k|>eré (a) relativně leyn pro vzorkování signálu oi§oa analogovo-digitální převodník určený jednou za symbol; (b) derotátor pracující podle CORDIC-ké funkce f'2

WJ.VWJ a (c) digitální derotátor pro odvození digitálního signálu reprezentujícího frekvenci a fázové korekce pro vstup do demodulátoru v kombinací s digitálním posouvačea fáze pro určení, kdy je vstup vzorkován analogovo-digitálním převodníkem.

Dosavadní stav techniky;

Obr.l je blokový diagram příjmače s klíčováníra_posunem fáze obsahujícím digitální zpracování doby. Příjmač je připojený na potlačenou nosnou modulovanou elektromagnetickou vlnu klíčovanou posunem fáze (QPSK), která je přivedena z antény 10. Vlna na anténě 10 je převedena na jak je znám z dřívější elektrický signál, který je zesílen stupni RF a IF 12. Vlna má precizně řízenou nosnou elektromagnetických vln a stanovenou rychlost např. 20MHz.

frekvenci určenou obsahuj e symbo1y

QPSK vysílače® mající předem odvozené

F ázové posouvače ose i 1átor při b1 i žně stupňů 12.

Výstupní signál stupňů 12 je přiveden paralelně do směšovačů 14 a 16, takže je po řadě připojen na vzájemně pravoúhlé kmity + - 45° fázovým posuvem fázových posouvačů 18 a 20.

a 20 jsou připojené na napětím řízený proměnnou frekvencí 22. který má výstupní frekvenci shodnou s potlačenou nosnou frekvencí odvozenou ze Výstupy směšovačů 18 a 20 jsou po řadě přivedeny na (k vysílané vlně) přizpůsobené filtry s dolní propustí 24 a 26, které odvozují proměnné analogové signály v základním pásmu reprezentující symboly, které se mají zpracovat na inteligentní výstupní signály. Výstupní signály filtrů 24 a 26 v základním pásmu jsou typicky označovány jako kanálové signály I a Q.

Kanálové signály I a Q odvozené filtry 24 a 26 jsou po řadě přivedeny skrz zesilovače s proměnným zesílením 23 a 25 do analogovo-digitálních převodníků 28 a 30, které vzorkují signály

9440 v základním pásmu I a Q proměnnou frekvencí, typicky frekvencí přibližně dvojnásobnou k frekvenci symbolů. Zesílení zesilovačů 23 a 25 je řízeno tak, aby se maximální amplituda analogových signálů přiváděných do převodníků 28 a 30 rovnala optimálnímu rozsahu, který může převodník zpracovat. Při normální činnosti vzorkují převodníky 28 a 30 signály kanálů I a Q přiváděné signály dvakrát na sousedními symboly.

jeden symbol, přibližně ve středu a mezi Převodníky 28 a 30 odvozuji více bitový digitální signál reprezentující velikost a polaritu každého vzorku přivedeného do převodníků. Převodníky 28 a 30, každý na zvláštním integrovaném obvodu, jsou relativně drahé, protože musí vzorkovat analogové signály kanálů I a Q na frekvenci přibližně 40 MHz.

Digitální signály reprezentující kanály Ϊ a Q odvozené převodníky 28 a 30 jsou paralelně přivedeny do sledovače nosné 32. sledovače symbolů 34 a sledovače amplitudy 36, což jsou všechno zákaznické obvody na jednom integrovaném obvodě zpracovávající digitální signály. Sledovač nosné 32 odvozuje digitální signál mající hodnotu reprezentující polarity a velikost rozdílu frekvence a fáze mezi výstupem oscilátoru 22 a potlačenou nosnou frekvencí na výstupu stupně 12. Sledovač symbolů 34 odvozuje digitální signál mající hodnotu reprezentující polaritu a velikost chyby v čase vzorkování převodníků 28 a 30 vzhledem k ideálním vzorkovacím okamžikům. Sledovač amplitudy 36 je připojen na. výstupy převodníků 28 a 30 a na referenční hodnotu pro optimální amplitudu, se kterou by měly převodníky pracovat, aby tak odvodil řídící signál řídící velikost zesílení zesilovačů 23 a 25. Výstupní signály I a Q z převodníků 28 a 30 jsou dále přivedeny na obvod zajištující výstup 37. Typicky mají digitální signály osm až deset bitů, tak aby bylo zajištěno nezbytné rozlišení pro řízení zesilovačů 23 a 25.

Digitální signály odvozené sledovací 32, 34 a 36 jsou po řadě přivedeny do digitálně -analogových převodníků 38, 40 a. 42, jejichž analogové výstupy jsou po řadě přivedeny do filtrů dolní propustí 44, 46 a 48. Výstupní signál z filtru 44 řídí frekvenci a fázi oscilátoru 22 tak, aby se ideálně rovnala frekvenci a fázi potlačené nosné frekvence odvozené stupněm 12. Výstup filtru 46 je přiveden do napětím řízeného oscilátoru s proměnnou frekvencí

9440

50, jehož výstup řídí řási zdroj e hod i n 51, Hod i nové pu1sy přivedeny na hodinové vstupy a 30, aby řídily, kdy mají vstupy. Hodinové pulsy mají frekvenci přibližně symbolů přicházejících do propusti 48 je paralelně zesilovačů s proměnným hodinových pulsů odvozovaných se zdroje hodin 51 jsou paralelně převodníků 28 své analogové převodniků frekvenci do lni zesílení ana1ogovo-digitální ch převodníky vzorkovat přiváděné na hodinové vstupy dvojnásobnou vzhledem k převodn i ků.

př i veden na zesílení® 23 a 25.

Výstup f i 1 tru vstupy řídící

Přestože přístroj z obr.l funguje spolehlivě, je pro běžné aplikace velmi drahý, znamená výrobu nějakých miliónů jednotek a tak úspora nákladů byť i o pár centů na jednotku může být kritická. Hlavní důvod nesnází v přístroji na obr.l je požadavek dvou vzorků analogovo-digitálních převodníků 28 a 30 na každý symbol. Cena analogovo-digi tálnich převodníků a obvodů, které řídí, se zvyšováním frekvence roste. Potřeba tří digi tál ně -analogových převodníků a filtrů dolní propusti k nim přidružených také přispívá k ceně přístroje na obr.l. Převodník 46 musí pro správné řízení zesilovačů s proměnným ziskem 23 a 25 také odvodit výstupní signál mající alespoň osm bitů.

Pods t a t a vyn á1ezu.

Podstatou předkládaného vynálezu je tedy popsat nový a vylepšený, relativně levný příjmač a demodulátor pro digitální zpracování signálů modulovaných symboly.

Dalším cílem vynálezu je popsat nový a vylepšený příjmač¹a demodulátor pro digitální zpracování signálů modulovaných symboly, kde je každý symbol vzorkován pouze jednou.

Dalším cílem vynálezu je popsat nový a vylepšený příjmač a demodulátor pro digitální zpracování symbolů modulovaných symboly, který pro sledování nosné a symbolů používá pouze di gi táln í zpracování.

Dalším cílem vynálezu je popsat nový a vylepšený příjmač pro digitální zpracování signálů modulovaných symboly, kde příjmač obsahuje lokální zdroj jmenovitého pevného kmitočtu připojený k výstupu analogovo-digitálnímu převodníku, který opravuje frekvenční a fázové chyby mezi aktuální frekvencí odvozenou ze

9440 zdroje a nosnou frekvencí modulovaného signálu.

Dalším cílem vynálezu je popsat, nový a vylepšený pří’™ač a demodulátor pro digitální zpracování symbolů modulováných symboly, kde příjmač obsahuje digitálně pracující obvody a relativně levný digi tálně - analogový převodník řídí amplitudu ana1ogových signálů v zák1adní m pásmu při vaděných do ana1 agovo-di gi tálního převodn í ku.

V souladu s jedním aspektem vynálezu, obsahuje demodulátor citlivý na symboly v analogovém signálu v základním pásmu relativně levný analogovo-digitální převodník připojený na signál, který se vzorkuje jednou na symbol. Aby se minimalizovaly náklady, není analogovo-digitální převodník schopen vzorkování rychlostí dvakrát nebo více vyšší, než je rychlost symbolů. Vzorkování, rychlosti symbolů a typ analogovo-digitálních převodníků jsou takové, že náklady na srovnatelný analogovo-digitální převodník, který je schopen vzorkovat signál na rychlosti dvojnásobné vzhledem k rychlosti alespoň o přibližně 30% vyssi, nes analogovo-digitální převodník. 30% nárůst v zákaznických aplikacích už znatelný faktor realizaci vynálezu, symbolů náklady nákladů j sou na je uvazované navržené tak, aby byla schopná zvládnout 20 sekundu, je cena analogovo-digi tálního převodníku, který je schopen vzorkovat 20 miliónkrát 2a sekundu, ale není schopen vzorkovat 40 miliónkrát za sekundu, 20% ceny srovnatelného analogovo-digitálního převodníku, který je schopen vzorkovat 40 miliónkrát za sekundu; srovnatelné převodníky jsou takové, které mají mimo vzorkovací rychlosti stejné parametry (např. rozlišení a vstupní rozsah amplitudy). Tedy uspoření 80% ceny integrovaného obvodu anal. ogovo-di g i tálního převodníků je dosaženo vzorkováním pouze jednou za symbol, narozdíl od dvou vzorků na symbol tak, jak je to obvyklé u dřívějších komerčních mega symbolů sa přxj aacu.

Ačkoliv jsme si vědomi, že dřívější převodníky pracují se vzorkovačí rychlostí jednou na symbol, mají tyto dřívější systémy nedostatky, které je činí nevhodnými pro zákaznické potřeby, jako je tomu u digitální QPSK televizního příjmu. Mueller et al. , IEEE Transaction on Communications, Vol. COM-24, pp.516-531, May 1976 popisuje způsob obnovy časování digitální rychlosti symbolů pro

9440 systémy modulované amplitudou pulsu, ve kterých je obtížné odvodit odhad Sasové chyby. Odvozený odhad indikuje čas příchodu každého symbolu s velkým stupněm rozptylu. Jennings et al. , IEEE Transactions on Communications, Vol. COM-33, pp. 729-736, July 1985 popisuje systém, který časovači informaci pro vzorkování jednou na symbol ana1ogovo-digi tálním převodníkem, ovšem pouze poté, co je přijata určitá sekvence dat. Žádný z těchto přístupů není vhodný pro levné spotřební účely.

V souladu s dalším aspektem vynálezu je to demodulátor nebo příjmač citlivý na symboly analogového signálu obsahující a důvodu frekvenčních a fázových chyb lezi nosnou, na které je modulován signál a frekvencí lokálního zdroje, zbytkové složky zahrnující zařízení připojené na analogový signál tak, aby byly odvozeny signály prvních digitálních kanálů I a Q, které mají hodnotu danou navzorkovanýai amplitudami, včetně složek, analogového signálu. Zařízení připojené

I a Q kanály digitálních signálů odvozují druhé I a Q digitální kanály, které mají opravené frekvenční a fázové chyby, a třetí digitální signál mající hodnotu reprezentující frekvenční zbytkových na první a fázové chyby. Druhé digitální I a kombinací signálů s prvních digitálních digitálního signálu podle CORDIC-ké popsaného např. Volder, IRE Transactions on Electronic Computers pp.330-334, September 1959.

Q kanály jsou odvozeny I a Q kanálů a třetího funkce takového typu

Př í mý kanálů I a signálů druhých digitálních v dřívějších demodulátorech, jen ke čtení (ROM), aby se přístup pro odvození Q, který bývá použit používá tabulku v paměti určené odvodily signály reprezentující siny a kosiny úhlu indikující frekvenční a fázové chyby. Hodnoty čtené z paměti ROM jsou kombinovány s s hodnotami, prvních digitálních signálů pomocí dvou rovností, aby se tak odvodily druhé digitální signály I

Tento dříve používaný přístup po1ovodi čových obvodů. Rovnost i a Q.

požaduje velmi velké množství jsou vyřešeny s přibližně 50% úsporou v počtu hradel tím, že se namísto čtení z tabulky použije

CORDIC-ká funkce, funkce skomb i nován př i b1 i žně rych1osf í celková cena.

Přednostně je přístup s použitím CORDIC-ké se vzorkováním amplitudy analogového signálu symbolů v jediném zařízení, aby se snížila

9440

Demodulátor je přednostně zahrnut v příjmači, který má: (1) lokální zdroj kmitočtu, mající jmenovitou frekvenci náchylnou ke kolísání od nastavené hodnoty a (2) zařízení pro kombinování vstupního signálu zahrnujícího symboly modulované na nosné frekvenci s výstupem lokálního zdroje. Digitální signály kanálů I a Q mají hodnoty dané modulací a frekvencemi a fázemi nosné vlny a lokálního zdroje. Hodnoty signálů druhých digitálních kanálů I a Q jsou kompenzovány hodnotou třetího digitálního signálu. Proměnný digitální posouvač fáze má první a druhý vstup po řadě připojený alespoň na jeden z digitálních signálů hodinové pulsy mající přibližně celistvý násobek (včetně jedné) rychlosti symbolů, aby tak řídily vzorkovací okamžiky ana1ogovo-digi tálního převodníku přibližně na takové rychlosti, aby, když se změní hodnota na prvním vstupu, změní se i čas

Tento digitální přístup pro řízení okamžiků a kompenzování frekvenčních a fázových chyb se vzorkováním jednou za symbol odstraňuje potřebu další ch f i 1trů do1ní ch levné analogovo-digi tální vzorkování. vzorkován í v kombinaci digitálně-analogových převodníků a propusti a zároveň dovoluje použít převodníky. Další úspora v nákladech je zajištěna použitím CORDIC-ké funkce a relativně levných jedno-bitových sigma-delta modulátorů k odvození řídícího signálu “zesílení pro zesilovače, který řídí amplitudu analogového signálu přiváděného na analogovo-digitální převodníky.

V přednostní realizaci je první vstup digitálního posouvače fáze připojen na porovnání údajů funkce hodnot- alespoň jednoho z digitálních signálů pro různé vzorky (k) a (k-1) navzorkované vzorkovacími obvody. První vstup je odvozen jako funkce (signP(k)) P(k-l) + (-signí P( k-1) ) ) P(k), kde Pík) je hodnota údaje vzorku odebraného obvody převodníku pro symbol k, a

P(k-l) je hodnota údaje vzorku odebraného obvody převodníku pro symbol <k-l). Řízení prvního vstupu je přednostně připojeno k jednomu nebo k oběma z těchto druhých řídících signálů.

V souladu se specifickým aspektem vynálezu, obsahuje příjmafi pro modulovaný vstupní signál mající nosnou frekvenci oeegaj lokální oscilátor s frekvencí omegao nominálně shodnou s omegai. V závislosti na vstupním signálu a na lokálním oscilátoru jsou odvozeny analogové signály kanálů I a Q v základním pásnu:

9440 signály kanálů I a Q v základním pásmu obsahují vzhledem k frekvenční» a fázovým chybám mezi nosnou frekvencí a fází lokálního oscilátoru a nosné frekvence zbytkové složky. První a druhé analogovo-dxgitální převodníky po řadě vzorkuji analogové signály kanálů I a Q v základním pásnu pouze jednou na symbol, aby odvodily první digitální signály kanálů I a Q mající hodnoty určené hodnotami navsorkovaných analogových signálů I a Q. Obvody derotátoru připojené na první digitální signály I a Q odvozují

Q aající Řízení vzorkovat hodnoty opraven;

toho, kdy s i gnály maj i kanálů druhé digitální signály I a o frekvenční a fázovou chybu analogovo-digitální převodníky

T a 0 v základním pásmu se děje v závislosti na alespoň jednom z digitálních signálů I a Q. Výstupní zařízení reagují na druhé digitální signály kanálů I a Q, aby odvodily inteligencí, která je podobná inteligenci, která způsobuje, se je nosná frekvence modulována.

a fázové chyby. digitální s i gná1y

Přednostně zahrnují obvody derotátoru zpětnou vazbu připojenou na druhé digitální signály kanálů I a Q, aby odvodily další digitální signály indikující frekvenční

Obvody derotátoru jsou připojeny na první kanálů I a Q a dále na signál řídící hodnoty druhých digitálních signálů kanálů I a Q. Další digitální signál je odvozen přímo obvody zpětné vazby, aby řídil odvozování druhých digitálních signálů kanálů I a Q bez použití konverze na analogový signál.

Výše zmíněné a ještě některé další cíle, vlastnosti a výhody předkládaného vynálezu se ozřejmí, vezmeme-li v úvahu následující detailní popis několika specifických realizací tohoto vynálezu, obzvláště ve spojení s přiloženými diagramy.

Přehled obrázků na výkresechObr.l, jak uš bylo i s klíčováním posuve» fáze 'ečeíio, je blokový diagram příjmače ar i ver doby a demodulátoru obsahujícího obvody s digitálním zpracováním;

Obr,2 je blokový diagram přednostní realizace příjmače a demodulátoru zahrnujícího obvody digitálního zpracování v souladu s předkládaným vynáleze»;

Obr.3 je blokový diagram derotátoru z obr.2;

0br.3A je blokový diagram jednoho stupně derotátoru z obr.3; Obr.4 je blokový diagram sledovače symbolů z obr.2;

9440

Obr.5 je blokový diagram kalkulátoru měření chyb s obr.4;

Obr.6 je blokový diagram sledova$e nosné frekvence s obr.2;

Obr.7 je blokový diagram sledovače amplitudy s obr.2; a

Obr,8 je blokový diagram náhradního sledovače symbolů 2 obr.2.

Příklady provedení vynálezu:

Nyní popíšeme obr.2, na kterém je zobrazena přední část příjmače a demodulátoru v souladu s přednostní realizaci předkládaného vynálezu, která je v podstatě shodná s přední částí příjmače používaného v dřívější době ξ obr.1 a zahrnuje anténu 10, FiF a IF stupně 12, směšovaáe 14 a 16, otááeáe fáze o +45° a -45° 18 a 20, k ni· příslušné filtry dolní propusti 24 a 26 a zesilovače s proměnným zesílením 23 a 25. Napětím řísený oscilátor s proměnnou frekvencí 22 je nahrazen lokálním oscilátorem 21, který má výstupní frekvenci jmenovitě shodnou s výstupem stupňů .12, které mají konstantní frekvenci; oscilátor 21 nemá žádnou vstupní řídící svorku. Protože příjmač a demodulátor z obr,2 je přednostně takový, jaký je vhodný pro běžné aplikace, není frekvence oscilátoru 21 zvlášť stabilní a je během provozu náchylná k směnám, stejně jako je jedna jednotka od druhé odchylná 2 důvodu výrobních tolerancí.

Výstupní signály analogových kanálů Ϊ a Q v základním pásmu jsou s příslušných filtrů 24 a 26 po řadě přivedeny na analogovo-digítální převodníky 54 a 56. Převodníky 54 a 56 vzorkují výstupní signály s příslušných filtrů 24 a 26 pouze jednou za symbol v analogových signálech klíčovaných posuvem fáze I a Q. Aby se minimalizovaly náklady, nejsou převodníky 54 a 56 schopné vzorkovat signály na ně přiváděné dvakrát za symbol, tak jak to je požadováno pro převodníky 28 a 30 v dřívějších systémech. Cena převodníků 54 a 56 a digitálních obvodů, které je řídí, je podstatně nižší, než cena převodníků 28 a 30 a digitálních obvodů, které je řídí, Signály v základním pásmu I a Q s obr.2 je třeba, s důvodu zpracování sledování na obr.2 vzorkovat převodníky 54 a 56 jen jednou za symbol.

V jedné přednostní realizaci pro vzorkování 20ΜΗξ jsou oba převodníky 54 a 56 SONY - typ CXD 1Í72AM; srovnatelné SONY D1179Q nebo TRW 1175N2C40, schopný vzorkovat na 40MHz, stojí přibližně o 400%' více, než

SONY CXD1172AM, I když je předkládaný

9440 vynález adaptován přednostně na sekundu, mnoho principů je aošno

Pře vodn í ky representující které vzorkují odvozují šesti roslišení mohou čtyř bitový rychlosti 15-35 mega symbolů sa použít i při jiných rychlostech.

hodnotu s i gnál ů,

a. 56 nižší vzorek a 56 odvozují digitální signály mající polaritu a velikost analogových vstupních V přednostní realizaci oba převodníky bitový signál pro každý vzorek, Pro převodníky 54 a 56 produkovat pro každý signál.

Digitální výstupní signály kanálů lin a Qin převodníků 54 a 56 mají amplitudy, které jsou určené za (a) QPSK modulací na potlačené nosné frekvenci dodávané do směšovačů 1_4 a 1.6, za íb) chybovými složkami s důvodu rozdílů ve frekvenci a fázi výstupu lokálního oscilátoru 21_ vzhledem k frekvenci a fázi potlačené nosné frekvence přicházející do směšovačů 14 a 16 ze stupňů 12, a (c) chybovými složkami z důvodu rozdílu v rychlosti symbolů a vzorkovací rychlosti, převodníků 54 a 56. Signály Im a Qm jsou přivedeny do zákaznického digitálně pracujícího obvodu 57 obsaženého na jediném integrované· čipu. Obvod 57 zahrnuje derotátor 58, který je připojen na signály Ij_n a Qm společně s digitálním signálem fí, reprezentující· chybové složky frekvenčních a fázových rozdílů. Digitální derotátor 58 reaguje na své vstupní signály, aby odvodil digitální výstupní signály I a. Q podle vztahu

I = lín cos íi - Qin sin fi Cl)

Q = Qin cos fi - lin sin fi (2)

Digitální výstupní signály I a Q z derotátoru 58 jsou. opraveny o frekvenční a fázový offset mezi výstupní frekvencí (onegao) lokálního oscilátoru 21. a potlačenou nosnou výstupní frekvencí (osegao) zesilovače 12. Hodnoty I a Q jsou vypočteny podle CORDIC-ké funkce, což způsobuje podstatné snížení ceny vzhlede· k dříve používaným tabulkám nebo Taylořovým rozvojům a to proto, že zde oproti zmíněným implementacím při implementaci CORDIC-ké funkce vzniká asi 50% snížení počtu hradel.

Výstupní signály I a Q z derotátoru 58 jsou paralelně přivedeny do výstupního zařízení 37, sledovače nosné 60, sledovače symbolů 62 a automatického řadiče zesílení 64; všechny

9440 tyto tří zmíněné obvody jsou sdruženy na jediném integrovaném obvodu obsahující® jednotku zpracování 57. Sledovaě nosné 60 odvozuje digitální výstupní. signál mající bity reprezentující polaritu, a velikost vyjadřující fi, rozdíl nezi frekvencí a fází lokálního oscilátoru 21 a potlačenou nosnou frekvencí ze stupňů 12; digitální signál je přiveden jako vstupní signál fáze do derotátoru 58 bez konverze na analogový signál, což pomáhá snížit nákl. ady.

Digitální výstupní signál se sledovače symbolů 62 mající po1 arítu a velikost reprezentující časový posun nutný pro korekci vzorkování každého převodníků 54 a 56, symbolu přiváděného do analogovo-digi tální je řídícím vstupem digitálního asynchronního posouvače fáze 66, obsaženého v jednotce zpracováni 57 na jediném integrované® obvodu. PosouvaS fáze 66 je přednostně takový posouvač, jaký je popsán v související®, obdobně nazvané® patentu Asynchronous Digital Pha.se Shifter” podaném v December 23, 1992 by Goldenberg er al .

1559- 00 i) . Posouvač fáze který má frekvencí mírně vyšší, v základním pásmu kanálů I a analogovo-digitálních převodníků 54 a 56 v některých situacích, kdy jsou některé (Love, Frice, LeBlanc 66 je také připojen na & Becker Decket zdroj hodin 68, než je frekvence symbolů signálů Q, které jsou přiváděny do nebo alternativně operace prováděny frekvenci, která je přibližně celistvý násobek, větší než jedna, mají hodiny 68 frekvenci, vynásobenou násobkem a obsahuje dělič frekvence s dělicím poměrem rovným příslušnému násobku - pro odvozování vzorkovacích pulsů přiváděných do převodníků. Posouvač fáze 66 je připojen na výstup sledovače 62, aby řídil, kdy mají být přiváděny pulsy ze zdroje fre kve nce symbolů, f re kv&ncí symbolů která je přibližně f ázovým posouvač 66 syibo1ů hodin 68 na řídící vstupy 'hodiny ¹ vzorkování analogovo-digitálních převodníků 54 a 56 jednou za symbol

Automatický řadič zesílení 64 reaguje na výstupy I a Q z derotátoru 58, aby odvodil signál pro řízení zesílení zesilovačů 23 a 25. Řadič 64 obsahuje relativně levný bitový sigma-delta modulátor. přednostně takového typu, jak jej popsal Agrawal et at. v článku nazvané® Design Methodology for EáM”, IEEE Transactions on Communications. Vol. No.3, March, 1983, pages 360-369, aby se odstranil požadavek na osmi až deseti bitový digitální signál, který je nutno přivádět- na konvenční í

9440 dígi tál ně · -analogový převodníky 42 s obr.1. Vystupující pulsy s proeěnnou frekvencí, konstantní amplitudou a trváním z modulátor v řadiči 64 -jsou přivedeny do filtru dolní propusti 70 mající analogový výstup, který je přiveden na vstupy řídící zesílení zesilovačů 23 a 25.

Nyní bude popsán obr.3, což je konceptuální blokový diagram derotátoru 58 sloužící pro výpočet hodnot I a Q podle rovnic (1) a. C2) v závislosti na lín, Qín a fi. Přímý přístup k výpočtu hodnot I či Q používá tabulku hodnot nebo tabulku násobítelů sinů a cosinů pro hodnoty sin fi a cos fi v rovnici (1) a ( 2) . Nicméně tento přístup vyžaduje velké množství integrovaných obvodů. Použitím přístupu s použitím tak zvané CORDIC-ké funkce, jak jej popsal Volder, se počet integrovaných obvodů redukuje o přibližně 50% a to zajistí podstatné snížení nákladů.

Obvod výpočtu CORDIC-ké funkce na obr.3 zahrnuje M+l kaskádně spojených stupňů 80,0, 80.1, 80.2 ... 80k .,. 80.(M) (kde M je liché celé číslo) zapojených tak, že stupeň 80.0 je připojen na výstupy lín a Qín s analogovo-digitálních převodníků 54 a 56: stupeň 80 . k je připojen na výstupní signály 1<κ_ΐ) a Q<k-i) stupně 80.(k-1). Zdrže 81.1, ... 81.p ... 81.(M-2) íkde P a M jsou sudá celá čísla a na obr. 3 je lichý počet stupňů 80), spojené mezi výstupy sudých stupňů a sousedních lichých stupňů, jsou aktivovány stejnou frekvencí, jako je vzorkovací frekvence převodníků 54 a 56. Navíc jsou stupně 80.0 . . . 80.k ,,. 80.M po řadě připojeny na hodnoty zetao - setak ... zeta«, tak jak jsou odvozeny zeta-kalkulátorem 82, který reaguje na výstupní signál fi ze sledovafie nosné 60 (který je v doplňkovém kódu) a na vzorkovací pulsy dodávané z posouvače řáse 66 do převodníků 54 a 56. Zeta kalkulátor 82 reaguje na hodnoty fi aby odvodil pro každý ze stupňů 80.J, 80.2 . . . 80 .k . , . 80. M jedno bitovou hodnotu zeta, která je bud’ 0 nebo 1.

V ustáleném stavu jsou hodnoty zeta počítány jednou pro každý analogový symbol přicházející do převodníků 54 a 56, Pro každou množinu Im a Gin odvozuje stupeň 80.M množinu I a Q hodnot, které jsou výstupem derotátoru 58. Hodnota zeta je nej vyšší významový bít fi, tak jak je odvozeno sledovačem nosné 6p: hodnota zetat přináležící ke stupni 80,1 je druhy nejvyšší významový bit fi; ke každé hodnotě zetaz - želán přináleží

9440 hodnoty fio- - fiM. Hodnota fi2 se rovná hodnotě íi, s tím, še dva nejvýznaanšjší bity jsou odděleny a hodnota třetího ne i vyšší ho významového bitu je převrácena. Každá hodnota zela pro stupně 80,2-30 , M je přiřazena k předem stanovenému úhlu alfa-j tak, že hodnota alf as pro stupeň 80.22 je 26.5°, hodnota alfa3 pro stupeň 8.0.·.3 je 14.04°, atd. tak, še alfaj=arc tan (1/2^3-1), kde je je postupně celé číslo 2...k...Μ. V jedné preferované realizaci je M=7, takže je použito osm stupňů 80, tj. 80.0-80.7.

Vstupy stupňů 80.2-80.M jsou zkombinovány po selektivním posunuti bitu a směně polarity jako funkce zeta tak, še

Ik == Ik - l +	( 1 - 2setai< )	Qk-i 2-<^k-*>	a (3)
Qk Qk - 1 +	(2zetan - 1 )	Ik-i 2-^<k-i>	( 4)
Stupeň 80.0	je připojen	na Iin a Qín	aby odvodil lo a Qo

v souladu s = (1 - 2setao) Gin a (5)

Qo = (2seta. - 1 ) Iin (6) zatímco stupeň 80.1 odvozuje li a Qi podle vztahu = lo + (1 - 2zetai) Qo a (7)

Qi = Qo + (2zetai - 1) Iq (8)

Protože výrazy <1 - 2zeta^) a (2zeta^ - 1) mohou nabývat pouze hodnoty +1 a -1, znamená násobení výrazy (1 - 2zetaj) a C2zetai

- 1) selektivní převrácení nebo nepřevrácení nevyššího významového bitu vyjadřujícího polaritu vstupů Qk-i a Ir - i daného stupně; tyto operace se snadno provádí pomocí půl sčítaček. Násobení 2^-<k-1> se také provádí snadno posouváním doprava o (k-1) stupňů v posuvném registru.

Zeta kalkulátor 82 reaguje na hodnotu fi, tak jak je odvozena sledovačem nosné 60, aby odvodil jedno bitové hodnoty zetao, se ta i . . . zetais.. . .ze tam. Pro speciální konfiguraci na obr.3, jsou po řadě nej vyšší a druhý nejvyšší významové bity fi, tak jak jsou odvozeny ze sledovače nosné 60, přivedeny na zeta vstupy stupňů 80.0 a 80.1 jako signály zetao a zetai. Třetí nejvyšší významový bit ís otočenou polaritou v ínvertoru 83) hodnoty fi a zbývající bit.y hodnoty fi tak, jak jsou odvozeny ze sledovače nosné, jsou přivedeny do zeta bloku 84.2, který odvozuje zeta vstupy zeta2 a zeta3 pro stupně 80.2 a 80.3 společně s více bitovým signálem fi4, který má hodnotu danou vstupem fis bloku 84,2 _a hodnotami alfas a alf as uloženými

9440 v bloku 84,2,

Výstup fi4 bloku 84,2 je přiveden do zdrže 86.,.4, která je aktivována výstupem posouvaěe řáse 66 současně se zdržemi 81,1-81.(M-l). Zdrž 86.4 přivádí do zeta bloku 84,6 pozdrženou repliku výstupu fi4 2 výstupu bloku zeta bloku 84,.2. Zeta blok 84.4 reaguje na výstup zdrže 86.4 a na hodnoty alfa4 a alfas uložené v sobě, aby odvodil jedno bitové signály po řadě seta4 a zetas, přiváděné na zeta vstupy stupňů 80.4 a 80.5. Navíc odvozuje zeta blok 84.4 více bitový signál fis, daný výstupe* zdrže 86.4 a hodnotami alfa4 a alfas uloženými v zeta bloku. Vícebitový výstupní signál fi© bloku 84. & je přiveden do zdrže

86.6, která reaguje na pulsy z posouvače fáze 66, aby přiváděla pozdržené repliky výstupu fi© zeta bloku 84.4 do zeta bloku

84.6, Zeta blok .84,6 reaguje na výstup zdrže 86,6 a na hodnoty

a 1 f a©	či alfa?	uložené v	sobě,	aby	odvodí 1	j ednob i. tové s i gná 1 y
seta©	čí zelay,	které jsou	př i vedeny	na zeta	vstupy stupňů 80.6
a 80.7
	Všechny	zeta bloky	.84,2,	84,4	a 84,6	jsou identické ve
smys 1 u	konfi gurace, liší	se	pouze	hodnotami alfa uloženými
v sobě	Popis	zeta bloku	84.2	je tedy stejný jako popis seta

bloků 84,4 a 84.6. Jak je ukázáno na obr.3, reaguje zeta blok

84.2 na hodnotu £ is. aby odvodil signály fi4,zeta2 a zetas. Zeta blok 84,2 obsahuje vícebitové digitální registry 88.2 a 88.3, které po řadě uchovávají digitální hodnoty reprezentující alfas (26.5”) a alfa.3 (14.04°). Polarita nej vyšších významových bitů indikujících polaritu signálu uloženého v registrech 88.2 a 88.3 je obrácena, aby byly odvozeny digitální hodnoty po řadě reprezentující -alfas a -alfag; hodnoty -alfa3 a -alfa3 jsou uloženy po řadě v registrech 88,2· a 88.3'. Digitální úrovně uložené v registrech 88.2 a 88.2‘ jsou přivedeny na signálové vstupy Bultiplexoru 90.2, zatííco signály uložené v registrech

88.3 a 88_._3l„ jsou přivedeny na signálové vstupy Bultiplexoru .90,3. Mul ti plexor 90,2 obsahuje řídící vstupní svorku připojenou na nejvyšší významový bit fi2 takže, když se smění binární hodnota nejvyššího významového bitu fis, jsou hodnoty alfaa o. -čilfaa přivedeny z registrů 88.2 a 88.2‘ na vstupy Bultiplexoru a selektivně propojeny na vícebitový výstup Bultiplexoru 80,2, Vícebitový výstup multiplexoru 90.2 a vícebitová hodnota fis přicházející do zeta kalkulátoru 84.2 jsou zkombinovány

9440 v digitální sčítačce 92..2, výstup £13 rovný součtu fiz výsnanový bít výstupu vstup multiplexoru 88,3 alf čí. 3 a -alfaa na multiplexoru 90,3 a sčí tačce ?2.3, k t erá přivádí na vstu, seta bloku 84...4 která odvozuje vícebitový digitální a výstupu multiplexoru 90.2. Nejvyšší fi3 sčítačky 92.2 je přiveden na řídící aby řídil připojení jedné z hodnot výstup multiplexoru. Vícebitové výstupy sčítačky 92.2 jsou sečteny v digitální odvozuje vícebitový výstup fi4, který se

Nejvyšší významové bity fis a fi3, tak jak jsou přivedeny na řídící vstupy multiplexorů 90.2 a 90..,3., jsou po řadě invertovány invertory 94.2 a 94.3. Invertory 94.2 a 94.3 tedy odvozují jednobitové výstupy, které jsou dvojkovými doplňky nejvyšších významových bitů fis a ři3, aby zajistily signály mající hodnoty rovné setas a setaa. Výstupy invertorů 94.2 - 94.3 buší být po dobu trvání symbolu konstantní, čehož se dosahuje přivedením výstupů invertorů 94.2 a 94.3 do zdrží 96.2 a 96.3, aktivovaných stejnými vzorkovací·! pulsy, které jsou aplikovány posouvačem fáze 6.6 do převodníků 54 a 56. Zdrže 96.2 a 96,3 odvozují konstantní binární hodnoty indikující zetas a zetas pro interval, pro který je převodníky 54 a 56 odebrán vzorek. Výstupy zdrží 96,2 _a 96,3 jsou po řadě přivedeny na zeta vstupy stupňů 80,2 a 80.3. Bloky 84.4 a 84.6 jsou zkonstruovány podobně, a sice aby dodávaly vstupy zeta4 - zetay na zeta vstupy stupňů po řadě .80..,.4. - 80.7.

Aby byly vyřešeny rovnice násobičky 11,0 a 1.12, po řadě odvozené převodníky 54 a 56. řadě připojeny na hodnoty (1 hodnoty ±1 po řadě odvozené připojeny na hodnotu zetao a obvod 1.14 sčítání jednobi tových hodnotách indikujícím bitu Im.

80,0-80.M provádí í 1 - 2.

řadě (5) a (6), obsahuje stupeň 80.0 připojené na signály Im a Qm Násobičky 110 a 112 jsou také po 2zetao) a (2zetao - 1), které mají obvody 114 a 116, které jsou oba skutečnosti provádí násobička 110 2 s binární půlsčítačkou na významového polaritu ve stupních zahrnujícich 112 jsou po

Ve modulo zetao a na nejvyšším (Podobným způsobe® se řada dalších násobení a operacích :otak> a ( 2zetau-1 > . ) Výstupy násobiček .110 a při .vedeny na výstupy To a Qo stupně 80.0.

Aby byly vyřešeny rovnice (7) a (8), obsahuje náseb'>čky í 18 a 120, po řadě připojené na výstupy lo stupeň 80.1 a Qo stupně

9440

80.0, které jsou přivedeny na vstupy stupně 80. 1 Násobičky 1.18 také připojeny na hodnoty + 1 vypočtené podle a 120 j sou (2r:et<n - 1) a (l-2zetai) v obvodech .122 a .124, které jsou obě cit!ivé na s násob iček hodnotu seUi

12.0 jsou

Výsledné produkty vystupující po řadě přivedeny na jeden vstup sčítaček 1.26 a 128.. Zbývající vstupy sčítaček 126 a 128 jsou po řadě připojeny na signály Qo

Sčítačky

126

125 po a Io přiváděné do stupně .80,.1. řadě odvozují výstupní signály reprezentující Qi a li.

Zbývá j íc í stupně 80,2. podobné a v podstatě jsou

80.k...80.M jsou si navzájei velmi zapojeny tak, jak je to naznačeno obvodovým diagramem na obr.3A pro stupeň 80.k, který je použit pro řešení rovnic (3) a ( 4) . Stupeň 80._k je připojen na výstupní si gnály stupně 80.{k-1) Ir-i a Qr - i . Vstupní signály Ir_i a Qr_i stupně 80,k jsou po řadě přivedeny na vstup sčítaček 130 a 132. Druhý vstup sčítačky 130 je odvozen posunutím vstupu Qr _ t stupně 80,.k doprava o (k-1) bitů v posuvném registru 134, jehož výstup je připojen na jeden vstup násobičky 136. Zbývající vstup násobičky 136 je (l-2zetaR> tak, jak je odvozeno obvodem 138 v závislosti na vstupu zetaR přiváděného do tohoto obvodu. Výstup násobičky .136 je přiveden na druhý vstup sčítačky 130.

Zbývající vstup sčítačky 132 je odvozen přivedením vstup stupně 30_..k Ir - i do posuvného registru 140, který posune signál vpravo o (k-1) bitů. Výstup posuvného registru 140 je vynásoben v násobičce 142 hodnotou (2zetaR-l), signálem, který je odvozen obvodem 144 v závislosti na hodnotě zetak. Výstup násobičky 1_42 je přiveden na zbývající vstup sčítačky 132. Sčítačky 1.30 a 132 odvozují výstupní signál vyjadřující Ir a Qr.

Přestože zařízení na obr.3 obsahuje (M+l) stupňů 80.0-80.M, je jasné, že v přednostní realizaci stupňů. Namísto toho je v přednostní takových stupňů a výstupní signály z není nutné použít (M+l) rea1 i zaci pouš i to v ice posledního stupně jsou znovu přivedeny do předchozího stupně, aby se tak minimalizovaly nároky na hardware.

Obr. 4 je blokový diagram sledovače symbolů 62, který je citlivý na jeden nebo na oba výstupní signály I a Q s derotátoru 58, aby odvodil řídící signál pro digitální posouvač fáze 66,

- 16”

9440 který je také připojen na hodiny 68. Posouvač fáze 66 řídí, kdy jsou vzorkovací pulsy přivedeny do analogovo-digi tálních převodníků 54 a 56. V přednostní realizaci jsou výstupní signály I a Q z derotátoru 58 přivedeny do obvodu, výpočtu velikosti chyby 150, který v podstatě porovnává amplitudy sousedních vzorků odebraných analogovo-digitálnímí převodníky 54 a 56 a analogových signálů v základním pásmu I a Q. Ze sousedních navzorkovaných hodnot se provádí určení přibližné odchylky sousedních symbolů od ideální křivky. Ideálně se každý vzorkovací puls přiváděný do do převodníků 54 a 56 objeví ve středu symbolu přiváděného do převodníků. Chyba v časování symbolu je vypočtena podle vztahů·' (sign I(k))I(k 1) + (-sign Iík-D)I(k) + (sign Q(k))Q(k-l) + (-sign Q(k-l))Q(k) (9)

e ICk)	je	hodnota	úda j e	I	pro	symbol	k,
I(k 1)	j e	hodnota	údaje	I	pro	symbol	(k -1)
Qí k)	je	hodnota	úda j e	Q	pro	symbol	k
a Q(k-l)	j e	hodnota	údaje	Q	pro	symbol	(k-1)

S i gnál tak, jak je chyby časování symbolu pro dvojici sousedních bitů odvozen z obvodu výpočtu velikosti chyby 15.0, je přiveden do digitálního filtru smyčky 152, což je v podstatě filtr dolní propusti, který má mezní frekvenci, která je zlomkem procenta frekvence hodin 68. Výstup smyčky filtru 152 je přiveden do integrátoru 154, který akumuluje hodnoty chyb časování reprezentující aktuální hodnotu symbolu, aby odvodil £3 1 rs <3.1 fázového posuvu, který se má provést na pulsy ze zdroje hodin

69, takže vzorkovací pulsy jsou přiváděny jednou za symbol do analogovo-digitálnich převodníků 54 a 56 každého symbolu. Digitální výstupní signál s přibližně ve středu integrátoru 154 je přiveden do digitálního posouvače fáze 156, přednostně takového typu, jaký je popsán v souvisejícím patentu Goldenberg et al.,

Love, Pricf

LeBlanc & Becker, Docket 1559-001, Pulsy ze zdroje hodin 68 přiváděné do posouvače fáze 156 mají frekvencí mírně vyss i a bb než je frekvence symbolů přiváděných do převodníků 54 Posouvač fáze 156 reaguje nčs, digitální řídící signál přicházející z integrátoru .154, aby spozdil zvolené pulsy ze zdroje hodin 68, čímž se zajistí, se vzorkovací pulsy přicházejí na 1ogovo-d i g itá1n ích převodní ků 54 po žadováným časovánim.

Preferovaná konfigurace pro obvod výpočtu chyby časování

9440 symbolu 150 ;ie ilustrována na obr.5 s tím, že zahrnuje kanály počítající chybu v časování symbolu I a Q. 160 a 1.62_. Vypočítané chyby v časování symbolu pro vedené kanály 160. a 162 jsou zkombinovány ve sčítačce 164, aby se odvodil výstupní signál složené chyby v časování symbolu. Protože jsou I a Q kanály 160 a 162 shodné, bude proveden pouze popis výpočtu pro kanál I, odpovídající elementy kanálu Q jsou na obr.5 zobrazeny se stejnými referenčními čísly, jaké jsou použity pro kanál I, se každé referenční číslo pro kanál Q je následováno

Výpočetn í kanál tak, jak př í ponou .1

I kalkulátoru derotátoru z analogovo-digitálních převodníku 54; tento vstup kanálu 160 je označen jako I(k). Vstup I(k) kanálu 160 je spoěděn o čas mezi sousedními symboly v základním pásmu přicházející do převodníku ze spožďovací jednotky 166. Spožďovací jednotka 166 tedy odvozuje výstupní signál I(k-l), který Bá hodnotu danou funkcí vzorku symbolu I(k-l) odebraného analogovo-digitálním převodníkem.

Výstup spošďovací jednotky I(k-l) je přiveden na jeden vstup násobičky 168, která má druhý vstup rovný znaménku I(k), tj. hodnota nejvyšší ho významového bitu I(k) indikujícího polaritu je? odvozena v detektoru znaménka 170. Výstup násobičky přiveden na jeden vstup sčítačky .172 v souladu se

160 reaguje na vstup pro k-tý vzorek iinaBénkeB (I(k)> Kk-l)

Druhý vstup do sčítačky 172 je digitální signál rovný -sign

I(k) lej významně jší bit výstupu I(k-l) spošďovací jednotky 166 je invertován prvkem -sign 174; invertovaný výstup prvku -sign 174 je přiveden na jeden vstup násobičky 1.76 mající druhý vstup rovný I(k). Výsledek vystupující z násobičky 176 jo přiveden na druhý vstup sčítačky 1.72, která tak odvozuje výstupní signál podle vztahu:

I(k)Kk-l) + ( sign I(k-l))í(k) CIO)

Kanili Q 162 je připojen na digitální signál Q(k) a odvozuje podobný výstup podle vztahu:

sign (J(k)Q(k-i) + (-sign Q(k-l))QCk) <11)

Výstupy kanálů I a Q .160 a 1.62 jsou zkombinovány ve sčítačce

164, která odvozuje výstupní signál reprezentující chybu v časování symbolu pro dva sousední symboly v souladu s rovnicí ( 9) .

všech případech použít kanály I a Q.

Není nezbytné ve

V některých situacích může být. použit pro odvození signálu chyby

9440 v časováni ;symbolu pouze -jeden z kanálů. Přesto, še je preferováno, aby byl výstup derotátoru 58 přiveden do sledovače symbolů 62, mohou být výstupy převodníků 5.4 a 56 přivedeny přímo do sledovače symbolů se sníženým rozlišením signálu odvozeného a výstupního zařízení 37.

Nyní bude popsán obr.6, na kterém je zobrazen blokový diagram sledovače nosné 60 připojené na vstupy I a Q derotátoru 58 použitého pro odvození signálu indikujícího frekvenční a fázové chyby a frekvencí a při v ádě né ho do a fázi lokálního zdroje 2.1. nosné frekvence RF signálu

16. Obvod na obr.6 zahrnuje mezi frekvenci fází pot 1ačené směšovačů 14 a kalkulátor měřící chybu '180, který v podstatě porovnává amplitudy výstupů I a 0 z derotátoru 58, aby odvodil signál podle vztahu:

(sign Q) (I) + (sign I)Q (12)

Kalkulátor měřící chybu 1.80 obsahuje násobičky 182 a 184, které mají první vstupy po řadě připojené na výstupy I a Q derotátoru 58. Druhý vstup násobičky 182 je připojen na -sign Q (tak, jak je odvozen v detektoru znaménka), zatímco druhý vstup násobičky 184 je roven sign I, jak je odvozeno v detektoru

184 jsou zkombinovány výstupní signál podle znaménka 188. Výstupy násobiček .182 a v digitální sčítačce 190, která odvozuje rovnice (2). Výstup sčítačky 190 tedy reprezentuje celkovou fázovou chybu mezi výstupem lokálního oscilátoru 21. a nosnou frekvencí přiváděnou do sBěšovačů 14 a 16.

Výstupní signál z kalkulátoru měřícího chybu 180 je přiveden do filtru dolní propusti 192, který má mezní frekvencí mezi. zlomky procent a několika procenty frekvence hodin 68. Výstup ze smyčky filtru 192 se akumuluje v integrátoru 194, který má výstupní signál reprezentující fázovou korekci fi, která se má aplikovat do derotátoru 58.

Nyní bude popsán obr.7, na kterém je znázorněn blokový diagram automatického řadiče zesílení zesilovačů 23 a 25, který aá za úkol řídit amplitudy AC signálů v základním pásnu přiváděných do analogovo-digitálnich převodníků 54 a 58. V podstatě obvod na obr.7 určuje velikost signálů I a Q, která má největší hodnotu, porovnává jí s referenční hodnotou a předává vyh1 uzený chybový si gná1 do jednobi tového epsi 1on-de1 ta modulátoru takového typu, jaký je popsán ve výše zmíněném patentu

9-440

Agrawal. Epsílon-delta modulátor odvozuje série pulsů se stejnou velikosti a proměnnou frekvencí, které jsou zprůměrovány filtrem dolní propusti, aby tak byl zaj-ištěn analogový výstupní signál, který se následně přivádí jako řídicí signál zesílení do zesilovačů 23 a 25. Použití jedno bitového epsílon-delta modulátoru pro účely digitálně-analogového převodníku je velmi výhodné, protože relativně levné převodníky tak dosahují stejného rozlišení jakého dosahuje 8-10 bitový digi tálně-analogový převodník 42.

Signály I a Q odvozené derotátorem 58 nebo výstupy Ln a Qin převodníků 54 a 56 jsou po řadě přivedeny do obvodu absolutní, hodnoty 196 a 198: v ilustrované realizaci je výstup derotátoru přiveden do obvodů absolutní hodnoty. Obvody absolutní hodnoty 196 a 198. odstraňují nejvyšší bity vyjadřující polaritu signálů I a Q, a ty jsou potom přivedeny do komparátoru 20Q. Komparátor 200 vybírá signál s větší velikostí a odečítá jí od referenční hodnoty příslušící maximální amplitudě (A) analogových vstupů analogovo-digitálních převodníků 54 a 56. Výsledný digitální chybový signál je přiveden do filtru dolní propusti 202, který má mešní frekvenci několik procent hodnoty frekvence hodin 68. Výstup smyčky filtru 202 je přiveden do jedno bitového epsílon-delta modulátoru 204, obsaženého na stejném integrovaném čipu jako obvody 58, 60 a 62. Epsi Ion-delta modulátor 204 odvosuje série pulsů s proměnnou frekvencí a s konstantní amplitudou, které jsou sjpůroěrované filtrem dolní propusti 70 do <inalogového signálu s proměnnou amplitudou, který se pak přivádí jako signál řídící zesílení do zesilovačů s proměnným zesílením 23 a 25.

Alternativní realizace pro říaení okamžiků, kdy se mají do anal ogovo-digifálních převodníků 54 a 56 přivádět časovači pulsy je ilustrováno na obr.8. Obr.8 je podobný obr.4 v tom, že oba obsahují .kalkulátor měřící chybu, 1.50, na obr. 5, který řídí smyčku filtru 152. Nicméně obvod na obr.8 neobsahuje sdroj hodin 68 ί digitálně řísený posouvač řáse 66. Místo toho je výstup filtru 152 přiveden do jednobitového epsílon-delta modulátoru 206, obsaženého na stejném integrovaném čipu jako obvody 58, 60 a 62. Modulátor 206 odvozuje série pulsů s konstantní amplitudou a. s proměnnou frekvenci, které jsou předávány do do filtru dolní propusti 208, který raá analogový výstup připojený na vstup řídící

- 20 9440 frekvenci napětím řízeného oscilátoru 210. Napětím řízený oscilátor 2.10 odvozuje výstup mající frekvenci rovnou přibližně frekvenci symbolů přiváděných do analogovo-digi tálních převodníků 54 a 56. Výstup oscilátoru 210 je přiváděn na hodinový vstup převodníků 54 a 56, což má aa následek, že se signály v základním pásmu přiváděné do těchto převodníků vzorkují jednou za symbol, přednostně ve středu každého symbolu,

Přestože zde bylo popsáno a ilustrováno několik speciálních realizací vynálezu, je zřejmé, že je možno provádět různé variace v detailech popsaných a ilustrovaných realizaci bez toho, že by byl porušen duch a rozsah platnosti tohoto vynálezu tak, jak je deklarován v následujících nárocích.

Z 6 ,xi S o

Claims

PATENTOVÉ NÁROKY 1

O^OQ ?, l i g 9

1. Příjmač pro modulovaný vstupní signál mající .nosnou frekvenci omegai vyznačující se tím, ze obsahujte^ lokální oscilátor magici frekvenci omega© nominálně rovnou omegai , obvody připojené na vstupní signál a lokální oscilátor pro odvozování analogových signálů kanálů I a Q v základním pásmu vzájemně od sebe otočených o 90°; signály v základním pásmu I a Q obsahují z důvodu frekvenčních a fázových chyb mezí nosnou frekvencí a fází a mezi frekvencí a fází lokálního oscilátoru zbytkové složky; dále první a druhý analogovo-digi tální převodník pro vzorkování analogových signálů kanálů I a Q v základním pásmu pouze jednou za symbol a pro odvození prvních digitálních kanálových signálů Ta Q majících hodnotu danou hodnotou navzorkovaných analogových signálů I a Q, derotátor připojený na první digitální signály I a Q odvozující druhé digitální kanálové signály I a Q mající hodnotu opravenou o frekvenční a fázovou chybu, obvody připojené alespoň k jednomu z digitálních signálů kanálů I nebo Q pro řízení okamžiků, kdy má převodník vzorkovat analogové signály v základním pásmu; výstupní zařízení připojené k druhým digitálním kanálovým signálům I a Q,
2. Příjmač podle nároku Ivyznačující se tím, ze derotátor obsahuje zpětnou vazbu připojenou na druhé digitální kanálové signály I a Q z důvodu odvození přídavného digitálního signálu indikujícího frekvenční a fázové chyby, derotátor je připojen na první digitální signály I a Q a na přídavná signál určený k řízení velikosti druhých digitálních kanálových signálů T a Q, kde přídavný digitální signál je odvozen přímo zpětnou vazbou a řídí odvozování druhých digitálních kanálových signálů I a Q bez použití konverze na analogový signál.
3. Příjmač podle nároku 2 vyznačuj že každý analogovo-digi tální převodník je s tím, še vzorkovací, symbolová rychlost ana1ogovo-digitálního převodn í ku je c í se tím, integrovaný obvod a typ každého še taková, cena £

9440 srovnatelného analogovo-digi tálního převodníku, který je schopen vzorkovat dvojnásobnou rychlostí je alespoň o 30° vyšší, než je cena použitého analogovo-digitálního převodníku.
4. Příjmač podle nároku 3 vyznačující se tím, že symbolová rychlost je přibližně 15-35 miliónkrát za vteřinu.

JAiO!Ni5\m O Η 3Λ Ois ΛΙΛ1 QHd a vy o

L § .XI * ⁰ΟΙ^Οα

1 3 9 O \ cvJ ±60

I

Cbr.3A

I(K-i)