CZ279597A3 - Přijímač - Google Patents

Description

1 Tť^fér-- PŘIJÍMAČ í?b 1 as i......techrn kyj. _______ -~c' Předkládaný vynález se týká obecně pří jmačů a demodulMSt·*^-,^^ # , , OH 3Λ0'1S Á*LM O^id Kbt.re obsahují digitální zpracovaní analogových obsahuj ících symbo 1 y a dále přesně j i takových zaříseníi, ktlTré obsahují alespoň jedno ze- (a) relativně Ž^vW^S 0 analogovo-digi tální převodník určený pro vzorkování |signálu jednou za symbol; (b) derotátor pracující podle CORDIC-k| fuPilIce a (c) digitální derotátor pro odvození digitálního 'Signálu- J* | neprezentujícího frekvenci a fázové korekce pro vstup do * demodulátoru v kombinací s digitálním posouvačem fáse pro 'určenjl-,3 kdy je vstup vzorkován analogovo-digitálním převodníkem. Díjf^ivadnj.....stav techniky;

Obr.1 je blokový diagram příjmače s klíčováním posunem fáse obsahujícím digitální zpracování tak, jak je znám s dřívější doby- Příjmač je připojený na potlačenou nosnou modulovanou elektromagnetickou vlnu klíčovanou posunem fáse (QPSK), která je přivedena 2 antény 10. Vlna na anténě 10 je převedena na elektrický signál, který je zesílen stupni RF a IF 12. Vlna má precisně řízenou nosnou frekvenci určenou QPSK vysílačem elektromagnetických vln a obsahuje symboly mající předem stanovenou rychlost např. 20MHz. Výstupní signál stupňů 12 je přiveden paralelně do směšovačů 14 a 1.6, takže je po řadě připojen na vzájemně pravoúhlé kmity odvozené + 450 fázovým posuvem fázových poscuvačů 18 a 20. Fázové Posouvače 1,8 a 20 jsou připojené na napětím řízený oscilátor s proměnnou frekvencí 22. který má výstupní frekvenci Ρλ. ibl i-ane shodnou s potlačenou nosnou frekvencí odvozenou ze slupnu 12. Výstupy směšovačů 18. a 20 jsou po řadě přivedeny na (k ’./y?jí lané vlně) přizpůsobené filtry s dolní propustí 24 a 26, ktere odvozují proměnné analogové signály v základním pásmu neprezentující symboly, které se mají zpracovat na inteligentní výstupní signály. Výstupní signály filtrů 24 a 26 v základním pásmu 3sou typicky označovány jako kanálové signály I a Q.

Kanálové signály I a Q odvozené filtry 24 a 26 j sou po řadě P>. ivc-acny skrz zesilovače s proměnným zesílením 23 a 25 do <u 1 cx 1 ogovo - digitálních převodníků 28 a 30, které vzorkují signály

I 2 9440 v základním pásmu I a Q proměnnou frekvencí, typicky frekvencí přibližně dvojnásobnou k frekvenci symbolů. Zesílení zesilovačů 23 a 25 je řízeno tak, aby se maximální amplituda analogových signálů přiváděných do převodníků 28 a 30 rovnala optimálnímu rozsahu, který může převodník zpracovat. Při normální činnosti vzorkují převodníky 28 a 30 signály kanálů I a Q přiváděné signály dvakrát na jeden symbol, přibližně ve středu a mezi sousedními symboly. Převodníky 28 a 30 odvozují více bitový digitální signál reprezentující velikost a polaritu každého vzorku přivedeného do převodníků. Převodníky 28 a 30, každý na zvláštním integrovaném obvodu, jsou relativně drahé, protože musí vzorkovat analogové signály kanálů I a Q na frekvenci přibližně 40 MHz.

Digitální signály reprezentující kanály I a Q odvozené převodníky 28 a 30 jsou paralelně přivedeny do sledovače nosné 32, sledovače symbolů 34 a sledovače amplitudy 36, což jsou všechno zákaznické obvody na jednom integrovaném obvodě zpracovávající digitální signály. Sledovač nosné 32 odvozuje digitální signál mající hodnotu reprezentující polarity a velikost rozdílu frekvence a fáze mezi výstupem oscilátoru 22 a potlačenou nosnou frekvencí na výstupu stupně 1_2. Sledovač symbolů 34 odvozuje digitální signál mající hodnotu reprezentující polaritu a velikost chyby v čase vzorkování převodníků 28 a 30 vzhledem k ideálním vzorkovacím okamžikům. Sledovač amplitudy 36 je připojen na výstupy převodníků 28 a 30 a na referenční hodnotu pro optimální amplitudu, se kterou by měly převodníky pracovat, aby tak odvodil řídící signál řídící velikost zesílení zesilovačů 23 a 25. Výstupní signály I a Q z převodníku 28 a 30 jsou dále přivedeny na obvod zajištující výstup 37. Typicky mají digitální signály osm až deset bitů, tak aby bylo zajištěno nezbytné rozlišení pro řízení zesilovačů 23 a 25.

Digitální signály odvozené sledovači 32, 34 a 36 jsou po řadě přivedeny do digitálně -analogových převodníků 38, 40 a 42. jejichž analogové výstupy jsou po řadě přivedeny do filtrů dolní propusti 44, 46 a 48. Výstupní signál z filtru 44 řídí frekvenci a fázi oscilátoru 22 tak, aby se ideálně rovnala frekvenci a fázi potlačené nosné frekvence odvozené stupněm Í2. Výstup filtru 46 je přiveden do napětím řízeného oscilátoru s proměnnou frekvencí 3 9440 50, jehož výstup řídí fázi hodinových pulsů odvozovaných ze zdroje hodin 51^. Hodinové pulsy ze zdroje hodin 51_ jsou paralelně přivedeny na hodinové vstupy analogovo-digitálních převodníků 28 a 30, aby řídily, kdy mají převodníky vzorkovat své analogové vstupy. Hodinové pulsy přiváděné na hodinové vstupy převodníků mají frekvenci přibližně dvojnásobnou vzhledem k frekvenci symbolů přicházejících do převodníků. Výstup filtru dolní propusti 48 je paralelně přiveden na vstupy řídící zesílení zesilovačů s proměnným zesílením 23 a 25. Přestože přístroj z obr.1 funguje spolehlivě, je pro běžné aplikace velmi drahý, znamená výrobu nějakých miliónů jednotek a tak úspora nákladů byť i o pár centů na jednotku může být kritická. Hlavní důvod nesnází v přístroji na obr.l je požadavek dvou vzorků analogovo-digitálních převodníků 28 a 30 na každý symbol. Cena analogovo-digitálních převodníků a obvodů, které řídí, se zvyšováním frekvence roste. Potřeba tří digitálně-analogových převodníků a filtrů dolní propusti k nim přidružených také přispívá k ceně přístroje na obr.l. Převodník 46 musí pro správné řízení zesilovačů s proměnným ziskem 23 a 25 také odvodit výstupní signál mající alespoň osm bitů.

Podstata vynálezu:

Podstatou předkládaného vynálezu je tedy popsat nový a vylepšený, relativně levný příjmač a demodulátor pro digitální zpracování signálů modulovaných symboly.

Dalším cílem vynálezu je popsat nový a vylepšený příjmač a demodulátor pro digitální zpracování signálů modulovaných symboly, kde je každý symbol vzorkován pouze jednou.

Dalším cílem vynálezu je popsat nový a vylepšený příjmač a demodulátor pro digitální zpracování symbolů modulovaných symboly, který pro sledování nosné a symbolů používá pouze digitální zpracování.

Dalším cílem vynálezu je popsat nový a vylepšený příjmač pro digitální zpracování signálů modulovaných symboly, kde příjmač obsahuje lokální zdroj jmenovitého pevného kmitočtu připojený k výstupu analogovo-digitálnímu převodníku, který opravuje frekvenční a fázové chyby mezi aktuální frekvencí odvozenou ze 4 9440 zdroje a nosnou frekvencí modulovaného signálu.

Dalším cílem vynálezu je popsat nový· a vylepšený příjmač a demodulátor pro digitální zpracování symbolů modulovaných symboly, kde příjmač obsahuje digitálně pracující obvody a relativně levný digi tálně-analogový převodník řídí amplitudu analogových signálů v základním pásmu přiváděných do ana1ogovo-digitálního převodníku. V souladu s jedním aspektem vynálezu, obsahuje demodulátor citlivý na symboly v analogovém signálu v základním pásmu relativně levný analogovo-digitální převodník připojený na signál, který se vzorkuje jednou na symbol. Aby se minimalizovaly náklady, není analogovo-digitální převodník schopen vzorkování rychlostí dvakrát nebo více vyšší, než je rychlost symbolů. Vzorkování, rychlosti symbolů a typ analogovo-digitálních převodníků jsou takové, že náklady na srovnatelný analogovo-digitální převodník, který je schopen vzorkovat signál na rychlosti dvojnásobné vzhledem k rychlosti symbolů jsou alespoň o přibližně 30% vyšší, než náklady na analogovo-digitální převodník. 30% nárůst nákladů je v zákaznických aplikacích už znatelný faktor. V uvažované realizaci vynálezu, navržené tak, aby byla schopná zvládnout 20 mega symbolů za sekundu, je cena analogovo-digitálního převodníku, který je schopen vzorkovat 20 miliónkrát za sekundu, ale není schopen vzorkovat 40 miliónkrát za sekundu, 20% ceny srovnatelného analogovo-digitálního převodníku, který je schopen vzorkovat 40 miliónkrát za sekundu; srovnatelné převodníky jsou takové, které mají mimo vzorkovací rychlosti stejné parametry (např. rozlišení a vstupní rozsah amplitudy). Tedy uspoření 80% ceny integrovaného obvodu analogovo-digitálního převodníků je dosaženo vzorkováním pouze jedrtou za symbol, narozdíl od dvou vzorků na symbol tak, jak je to obvyklé u dřívějších komerčních pří jmačů. Ačkoliv jsme si vědomi, že dřívější převodníky pracují se vzorkovací rychlostí jednou na symbol, mají tyto dřívější systémy nedostatky, které je činí nevhodnými pro zákaznické potřeby, jako je tomu u digitální QPSK televizního příjmu. Mueller et al., IEEE Transaction on Communications, Vol. COM-24, pp.516-531, May 1976 Popisuje způsob obnovy časování digitální rychlosti symbolů pro 5 9440 systémy modulované amplitudou pulsu, ve kterých je obtížné odvodit odhad časové chyby, Odvozený odhad indikuje čas příchodu každého symbolu s velkým stupněm rozptylu. Jennings et al. , IEEE Transactions on Communications, Vol. COM-33, pp. 729-736, July 1985 popisuje systém, který časovači informaci pro vzorkování jednou na symbol analogovo-digitálním převodníkem, ovšem pouze poté, co je přijata určitá sekvence dat. Žádný z těchto přístupů není vhodný pro levné spotřební účely. V souladu s dalším aspektem vynálezu je to demodulátor nebo příjmač citlivý na symboly analogového signálu obsahující z důvodu frekvenčních a fázových chyb mezi nosnou, na které je modulován signál a frekvencí lokálního zdroje, zbytkové složky zahrnující zařízení připojené na analogový signál tak, aby byly odvozeny signály prvních digitálních kanálů I a Q, které mají hodnotu danou navzorkovanými amplitudami, včetně zbytkových složek, analogového signálu. Zařízení připojené na první I a Q kanály digitálních signálů odvozují druhé I a Q digitální kanály, které mají opravené frekvenční a fázové chyby, a třetí digitální signál mající hodnotu reprezentující frekvenční a fázové chyby. Druhé digitální I a Q kanály jsou odvozeny kombinací signálů z prvních digitálních I a Q kanálů a třetího digitálního signálu podle CORDIC-ké funkce takového typu popsaného např. Volder, IRE Transactions on Electronic Computers, pp.330-334, September 1959. Přímý přístup pro odvození signálů druhých digitálních kanálů I a Q, který bývá použit v dřívějších demodulátorech, používá tabulku v paměti určené jen ke čtení (ROM), aby se odvodily signály reprezentující siny a kosiny úhlu indikující frekvenční a fázové chyby. Hodnoty čtené z paměti ROM jsou kombinovány s s hodnotami prvních digitálních signálů pomocí dvou rovností, aby se tak odvodily druhé digitální signály I a Q. Tento dříve používaný přístup požaduje velmi velké množství polovodičových obvodů. Rovnosti jsou vyřešeny s přibližně 50% úsporou v počtu hradel tím, že se namísto čtení z tabulky použije CORDIC-ká funkce. Přednostně je přístup s použitím CORDIC-ké funkce zkombinován se vzorkováním amplitudy analogového signálu přibližně rychlostí symbolů v jediném zařízení, aby se snížila celková cena. 6 9440

Demodulátor je přednostně zahrnut v příjmači, který má: (i) lokální zdroj kmitočtu mající jmenovitou frekvenci náchylnou ke kolísání od nastavené hodnoty a (2) zařízení pro kombinování vstupního signálu zahrnujícího symboly modulované na nosné frekvenci s výstupem lokálního zdroje. Digitální signály kanálů I a Q mají hodnoty dané modulací a frekvencemi a fázemi nosné vlny a lokálního zdroje. Hodnoty signálů druhých digitálních kanálů I a Q jsou kompenzovány hodnotou třetího digitálního signálu. Proměnný digitální posouvač fáze má první a druhý vstup po řadě připojený alespoň na jeden z digitálních signálů a hodinové pulsy mající přibližně celistvý násobek (včetně jedné) rychlosti symbolů, aby tak řídily vzorkovací okamžiky analogovo-digitálního převodníku přibližně na takové rychlosti, aby, když se změní hodnota na prvním vstupu, změní se i čas vzorkování. Tento digitální přístup pro řízení okamžiků vzorkování a kompenzování frekvenčních a fázových chyb v kombinaci se vzorkováním jednou za symbol odstraňuje potřebu digi tálně-analogových převodníků a dalších filtrů dolních propustí a zároveň dovoluje použít levné analogovo-digitální převodníky. Další úspora v nákladech je zajištěna použitím CORDIC-ké funkce a relativně levných jedno-bitových sigma-delta modulátorů k odvození řídícího signálu "zesílení" pro zesilovače, který řídí amplitudu analogového signálu přiváděného na analogovo-digitální převodníky. V přednostní realizaci je první vstup digitálního posouvače fáze připojen na porovnání údajů funkce hodnot alespoň jednoho z digitálních signálů pro různé vzorky (k) a (k-1) navzorkované vzorkovacími obvody. První vstup je odvozen jako funkce (signP(k)) P(k-l) + (-sign( P(k-1))) P(k), kde Pík) je hodnota údaje vzorku odebraného obvody převodníku pro symbol k, a P(k-l) je hodnota údaje vzorku odebraného obvody převodníku pro symbol (k-1). Řízení prvního vstupu je přednostně připojeno k jednomu nebo k oběma z těchto druhých řídících signálů. V souladu se specifickým aspektem vynálezu, obsahuje příjmač pro modulovaný vstupní signál mající nosnou frekvenci omega* lokální oscilátor s frekvencí omegao nominálně shodnou s omegai. V závislosti na vstupním signálu a na lokálním oscilátoru jsou odvozeny analogové signály kanálů I a Q v základním pásmu: 7 9440 signály kanálů I a Q v základním pásmu obsahují vzhledem k frekvenčním a fázovým chybám mezi nosnou frekvencí a fází lokálního oscilátoru a nosné frekvence zbytkové složky. První a druhé analogovo-digitální převodníky po řadě vzorkují analogové signály kanálů I a Q v základním pásmu pouze jednou na symbol, aby odvodily první digitální signály kanálů I a Q mající hodnoty určené hodnotami navzorkováných analogových signálů I a Q. Obvody derotátoru připojené na první digitální signály I a Q odvozují druhé digitální signály I a Q mající hodnoty opravené 0 frekvenční a fázovou chybu. Řízení toho, kdy mají analogovo-digitální převodníky vzorkovat signály kanálů 1 a Q v základním pásmu se děje v závislosti na alespoň jednom z digitálních signálů I a Q. Výstupní zařízení reagují na druhé digitální signály kanálů I a Q, aby odvodily inteligenci, která je podobná inteligenci, která způsobuje, že je nosná frekvence modulována. Přednostně zahrnuj í obvody derotátoru zpětnou vazbu připojenou na druhé digitální signály kanálů I a Q, aby odvodily další digitální signály indikující frekvenční a fázové chyby. Obvody derotátoru jsou připojeny na první digitální signály kanálů I a Q a dále na signál řídící hodnoty druhých digitálních signálů kanálů I a Q. Další digitální signál je odvozen přímo obvody zpětné vazby, aby řídil odvozování druhých digitálních signálů kanálů I a Q bez použití konverze na analogový signál. Výše zmíněné a ještě některé další cíle, vlastnosti a výhody Předkládaného vynálezu se ozřejmí, vezmeme-li v úvahu následující detailní popis několika specifických realizací tohoto vynálezu, obzvláště ve spojení s přiloženými diagramy. Přehled obrázků na výkresech:

Obr.l, jak už bylo řečeno, je blokový diagram příjmače s klíčováním posuvem fáze z dřívější doby a demodulátoru obsahujícího obvody s digitálním zpracováním;

Obr.2 je blokový diagram přednostní realizace příjmače a demodulátoru zahrnujícího obvody digitálního zpracování v souladu s předkládaným vynálezem;

Obr.3 je blokový diagram derotátoru z obr.2; 0br.3A je blokový diagram jednoho stupně derotátoru z obr.3;

Obr.4 je blokový diagram sledovače symbolů z obr.2; 8 9440

Obr.5 je blokový diagram kalkulátoru měření chyb z obr.4;

Obr.6 je blokový diagram sledovače nosné frekvence z obr.2;

Obr.7 je blokový diagram sledovače amplitudy 2 obr.2; a

Obr.8 je blokový diagram náhradního sledovače symbolů 2 obr.2. Příklady provedení vynálezu·’

Nyní popíšeme obr.2, na kterém je zobrazena přední část příjmače a demodulátoru v souladu s přednostní realizací předkládaného vynálezu, která je v podstatě shodná s přední částí příjmače používaného v dřívější době 2 obr.1 a zahrnuje anténu 10, RF a IF stupně i2, směšovače 14 a 16, otáčeče fáze o +45° a "45° JL8 a 20, k nim příslušné filtry dolní propusti 24 a 26 a zesilovače s proměnným zesílením 23 a 25. Napětím řízený oscilátor s proměnnou frekvencí 22 je nahrazen lokálním oscilátorem 21.» který má výstupní frekvenci jmenovitě shodnou s výstupem stupňů Í2, které mají konstantní frekvenci; oscilátor 21_ nemá žádnou vstupní řídící svorku. Protože příjmač a demodulátor z obr.2 je přednostně takový, jaký je vhodný pro běžné aplikace, není frekvence oscilátoru 21. zvlášť stabilní a je během provozu náchylná k změnám, stejně jako je jedna jednotka od druhé odchylná 2 důvodu výrobních tolerancí. Výstupní signály analogových kanálů I a Q v základním pásmu jsou z příslušných filtrů 24 a 26 po řadě přivedeny na analogovo-digitální převodníky 54 a 56. Převodníky 54 a 56 vzorkují výstupní signály z příslušných filtrů 24 a 26 pouze jednou za symbol v analogových signálech klíčovaných posuvem fáze I a Q. Aby se minimalizovaly náklady, nejsou převodníky 54 a 56 schopné vzorkovat signály na ně přiváděné dvakrát za symbol, tak jak to je požadováno pro převodníky 28 a 30 v dřívějších systémech. Cena převodníků 54 a 56 a digitálních obvodů, které je řídí, je podstatně nižší, než cena převodníků 28 a 30 a digitálních obvodů, které je řídí. Signály v základním pásmu I a Q z obr.2 je třeba, 2 důvodu zpracování sledování na obr.2 vzorkovat převodníky 54 a 56 jen jednou za symbol. V jedné přednostní realizaci pro vzorkování 20MHz jsou oba převodníky 54 a 56 SONY - typ CXD 1172AM; srovnatelné SONY D1179Q nebo TRW 1175N2C40, schopný vzorkovat na 40MHz, stojí přibližně o 400¾ více, než SONY CXD1172AM. I když je předkládaný 9 9440 vynález adaptován přednostně na rychlosti 15-35 mega symbolů sa sekundu, mnoho principů je mošno použít i při jiných rychlostech. Převodníky 54 a 56 odvozují digitální signály mající hodnotu reprezentující polaritu a velikost analogových vstupních signálů, které vzorkují. V přednostní realizaci oba převodníky 54 a 56 odvozují šesti bitový signál pro každý vzorek. Pro nižší rozlišení mohou převodníky 54 a 56 produkovat pro každý vzorek čtyř bitový signál.

Digitální výstupní signály kanálů Im a Qin převodníků 54 a 56 mají amplitudy, které jsou určené za (a) QPSK modulací na potlačené nosné frekvenci dodávané do směšovačů 14 a 16, za (b) chybovými složkami z důvodu rozdílů ve frekvenci a fázi výstupu lokálního oscilátoru 2± vzhledem k frekvenci a fázi potlačené nosné frekvence přicházející do směšovačů 14 a 16 se stupňů 12, a (c) chybovými složkami z důvodu rozdílu v rychlosti symbolů a vzorkovací rychlosti převodníků 54 a 56. Signály Iin a Qin jsou Přivedeny do zákaznického digitálně pracujícího obvodu 57 obsaženého na jediném integrovaném čipu. Obvod 57 zahrnuje derotátor 58, který je připojen na signály Iin a Qin společně s digitálním signálem fí, reprezentujícím chybové složky frekvenčních a fázových rozdílů. Digitální derotátor 58 reaguje na své vstupní signály, aby odvodil digitální výstupní signály I a Q podle vztahu: H 1! W *-*· 3 cos f i - Qin sin f i ( 1) Q = Qin cos f i ~ Iin sin f i (2)

Digitální výstupní signály I a Q z derotátoru 58 jsou opraveny o frekvenční a fázový offset mezi výstupní frekvencí (omegao) lokálního oscilátoru 21_ a potlačenou nosnou výstupní frekvencí (omegao) zesilovače 12. Hodnoty I a Q jsou vypočteny podle CORDIC-ké funkce, což způsobuje podstatné snížení ceny vzhledem k dříve používaným tabulkám nebo Taylořovým rozvojům a to proto, že zde oproti zmíněným implementacím při implementaci CORDIC-ké funkce vzniká asi 50¾ snížení počtu hradel. Výstupní signály I a Q z derotátoru 58 jsou paralelně přivedeny do výstupního zařízení 37, sledovače nosné 60, sledovače symbolů 62 a automatického řadiče zesílení 64: všechny 10 9440 tyto tři zmíněné obvody jsou sdruženy na jediném integrovaném obvodu obsahujícím jednotku zpracování 57. Sledovač nosné 60 odvozuje digitální výstupní signál mající bity reprezentující polaritu a velikost vyjadřující fi, rozdíl mezi frekvencí a fází lokálního oscilátoru 21_ a potlačenou nosnou frekvencí ze stupňů 12; digitální signál je přiveden jako vstupní signál fáze do derotátoru 58 bez konverze na analogový signál, což pomáhá snížit náklady.

Digitální výstupní signál ze sledovače symbolů 62 mající polaritu a velikost reprezentující časový posun nutný pro korekci vzorkování každého symbolu přiváděného do analogovo-digitální převodníků 54 a 56, je řídícím vstupem digitálního asynchronního posouvače fáze 66, obsaženého v jednotce zpracování 57 na jediném integrovaném obvodu. Posouvač fáze 66 je přednostně takový posouvač, jaký je popsán v souvisejícím, obdobně nazvaném patentu "Asynchronous Digital Phase Shifter" podaném v December 23, 1992 by Goldenberg er al. (Love, Price, LeBlanc & Becker Decket 1559-001). Posouvač fáze 66 je také připojen na zdroj hodin 68, který má frekvencí mírně vyšší, než je frekvence symbolů signálů v základním pásmu kanálů I a Q, které jsou přiváděny do analogovo-digitálních převodníků 54 a 56; nebo alternativně v některých situacích, kdy jsou některé operace prováděny frekvenci, která je přibližně celistvý násobek, větší než jedna, frekvence symbolů, mají hodiny 68 frekvenci, která je přibližně frekvencí symbolů vynásobenou násobkem a fázovým posouvač 66 obsahuje dělič frekvence s dělicím poměrem rovným příslušnému násobku - pro odvozování vzorkovacích pulsů přiváděných do převodníků. Posouvač fáze 66 je připojen na výstup sledovače symbolů 62, aby řídil, kdy mají být přiváděny pulsy ze zdroje hodin 68 na řídící vstupy "hodiny" a "vzorkování" analogovo-digitálních převodníků 54 a 56 jednou za symbol.

Automatický řadič zesílení 64 reaguje na výstupy I a Q z derotátoru 58, aby odvodil signál pro řízení zesílení zesilovačů 23 a 25. Řadič 64 obsahuje relativně levný bitový sigma-delta modulátor, přednostně takového typu, jak jej popsal Agrawal et at. v článku nazvaném “Design Methodology for Σ8Μ", IEEE Transactions on Communications, Vol. No.3, March, 1983, pages 360-369, aby se odstranil požadavek na osmi až deseti bitový digitální signál, který je nutno přivádět na konvenční - 11 - 9440 digi tál ně-analogový převodníky 42 z obr.l. Vystupující pulsy s proměnnou frekvencí, konstantní amplitudou a trváním 2 modulátor v řadiči 64 jsou přivedeny do filtru dolní propusti 70 mající analogový výstup, který je přiveden na vstupy řídící zesílení zesilovačů 23 a 25.

Nyní bude popsán obr.3, což je konceptuální blokový diagram derotátoru 58 sloužící pro výpočet hodnot I a Q podle rovnic (1) a (2) v závislosti na Im, Qm a fi. Přímý přístup k výpočtu hodnot I a Q používá tabulku hodnot nebo tabulku násobitelů sinů a cosinů pro hodnoty sin fi a cos fi v rovnici (1) a (2). Nicméně tento přístup vyžaduje velké množství integrovaných obvodů. Použitím přístupu s použitím tak sváné CORDIC-ké funkce, jak jej popsal Volder, se počet integrovaných obvodů redukuje o přibližně 50¾ a to zajistí podstatné snížení nákladů.

Obvod výpočtu CORDIC-ké funkce na obr.3 zahrnuje M+l kaskádně spojených stupňů 80.0. 80.1. 80.2 . . . 80.k . . . 80.(M) (kde M je liché celé číslo) zapojených tak, že stupeň 80.0 je připojen na výstupy Im a Qm z analogovo-digitálních převodníků 54 a 56: stupeň 80.k je připojen na výstupní signály I<k-o a Q<k-i> stupně 80.(k-1). Zdrže 81.1. ... 81.p ... 81.(M-2) (kde P a M jsou sudá celá čísla a na obr. 3 je lichý počet stupňů 80), spojené mezi výstupy sudých stupňů a sousedních lichých stupňů, jsou aktivovány stejnou frekvencí, jako je vzorkovací frekvence převodníků 54 a 56. Navíc jsou stupně 80.0 ... 80.k ... 80.M po řadě připojeny na hodnoty zetao ... zetak ... zetaM, tak jak jsou odvozeny zeta-kalkulátorem 82, který reaguje na výstupní signál fi se sledovače nosné 60 (který je v doplňkovém kódu) a na vzorkovací pulsy dodávané z posouvače fáze 66 do převodníků 54 a 56. Zeta kalkulátor 82 reaguje na hodnoty fi aby odvodil pro každý ze stupňů 80.1. 80.2 ... 80,k ... 80.M jedno bitovou hodnotu zeta, která je buď 0 nebo 1. V ustáleném stavu jsou hodnoty zeta počítány jednou pro každý analogový symbol přicházející do převodníků 54 a 56. Pro každou množinu Im a Qm odvozuje stupeň 80. M množinu I a Q hodnot, které jsou výstupem derotátoru 58. Hodnota zeta je nejvyšší významový bit fi, tak jak je odvozeno sledovačem nosné 60; hodnota zetai přináležící ke stupni 80.1 je druhý nejvyšší významový bit fi; ke každé hodnotě zetaa - zetaM přináleží 12 9440 hodnoty fi2 - fiM. Hodnota fi2 se rovná hodnotě fi, s tím, še dva nejvýznamnější bity jsou odděleny a hodnota třetího nej vyššího významového bitu je převrácena. Každá hodnota seta pro stupně 80-2-80., M je přiřazena k předem stanovenému úhlu alfa,- tak, že hodnota alfa2 pro stupeň 80.2 je 26.5°, hodnota alfa3 pro stupeň 80.3 je 14.04°, atd. tak, že alfaj=arc tan C1/2J_1), kde je je postupně celé číslo 2...k...M. V jedné preferované realizaci je M=7, takže je použito osm stupňů 80, tj. 80.0-80.7.

Vstupy stupňů 80.2-80.M jsou zkombinovány po selektivním posunutí bitu a změně polarity jako funkce zeta tak, že

Ik = Ik- i + C 1 - 2zetak ) Qk-1 2-<k"1> a C 3) Qk = Qk - i + (2zetak - 1 ) Ik- i 2-<*-i> C 4) Stupeň 80. 0 je připojen na Im a Qm aby odvodil Io v souladu s Io = ( 1 - 2zetao) Qin a C 5) Qo = (2zeta - 1 ) Iin C 6) zatímco stupeň 80.1 odvozuie 11 a Qi podle vztahu 11 + O H ]( Cl - 2zetai) Qo a C 7) Qi = Qo + (2zetai - 1) Io C 8) Protože vyrazy Cl - 2zet sl·} ) a C2zetaj - 1) mohou nabývat hodnoty +1 a -1, znamená násobení vyrazy (1 - 2zeta^) a C2zetaj - 1) selektivní převrácení nebo nepřevrácení nevyššího významového bitu vyjadřujícího polaritu vstupů Qk-i a Ik-i daného stupně; tyto operace se snadno provádí pomocí půl sčítaček. Násobení 2-<k-1> se také provádí snadno posouváním doprava o (k-1) stupňů v posuvném registru.

Zeta kalkulátor 82 reaguje na hodnotu fi, tak jak je odvozena sledovačem nosné 60, aby odvodil jedno bitové hodnoty zetao, zetai . . . zetatc. . . zeta». Pro speciální konfiguraci na obr.3, jsou po řadě nejvyšší a druhy nejvyšší významové bity fi, tak jak jsou odvozeny ze sledovače nosné 60, přivedeny na zeta vstupy stupňů 80.0 a 80.1 jako signály zetao a zetai. Třetí nejvyšší významový bit (s otočenou polaritou v invertoru 83) hodnoty fi a zbývající bity hodnoty fi tak, jak jsou odvozeny ze sledovače nosné, jsou přivedeny do zeta bloku 84.2. který odvozuje zeta vstupy 2eta2 a zeta3 pro stupně 80.2 a 80,3 společně s více bitovým signálem fi4, který má hodnotu danou vstupem fi2 bloku 84.2 a hodnotami alfa2 a alfa3 uloženými 13 9440 v bloku 84,2. Výstup f i 4 bloku 84.2 je přiveden do zdrže 86.4. která je aktivována výstupem posouvače fáze 66 současně se zdržemi B11-81.CM-1). Zdrž 86.4 přivádí do zeta bloku 84.6 pozdrženou repliku výstupu fi4 z výstupu bloku zeta bloku 84.2. Zeta blok 84^4 reaguje na výstup zdrže 86.4 a na hodnoty alfa4 a alfas uložené v sobě, aby odvodil jedno bitové signály po řadě zeta4 a zetas, přiváděné na zeta vstupy stupňů 80.4 a 80,5. Navíc odvozuje zeta blok 84.4 více bitový signál fis, daný výstupem zdrže 86.4 a hodnotami alfa4 a alfas uloženými v zeta bloku. Vícebitový výstupní signál fis bloku 84.6 je přiveden do zdrže 86.J5, která reaguje na pulsy z posouvače fáze 66, aby přiváděla pozdržené repliky výstupu fis zeta bloku 84.4 do zeta bloku .84.6 . Zeta blok 84.6 reaguje na výstup zdrže 86.6 a na hodnoty alfas a alfa? uložené v sobě, aby odvodil jednobitové signály zeta6 a zeta7, které jsou přivedeny na seta vstupy stupňů 80.6 a 80.7. Všechny seta bloky 84.2. 84.4 a 84.6 jsou identické ve smyslu konfigurace, liší se pouze hodnotami alfa uloženými v sobě. Popis zeta bloku 84.2 je tedy stejný jako popis zeta bloků 84.4 a 84.6. Jak je ukázáno na obr.3, reaguje zeta blok 84.2 na hodnotu f12 aby odvodil signály fi4,seta2 a zeta3. Zeta blok 84.2 obsahuje vícebitové digitální registry 88.2 a 88.3. které po řadě uchovávají digitální hodnoty reprezentující alfa2 (26.5°) a alfa3 (14.04°). Polarita nejvyšších významových bitů indikujících polaritu signálu uloženého v registrech 88.2 a 88.3 je obrácena, aby byly odvozeny digitální hodnoty po řadě reprezentující -alfa2 a -alfa3J hodnoty -alfa2 a -alfa3 jsou uloženy po řadě v registrech 88.2* a 88.3* . Digitální úrovně uložené v registrech 88.2 a 88.2* jsou přivedeny na signálové vstupy multiplexoru 90.2. zatímco signály uložené v registrech 88.3 a 88.3* jsou přivedeny na signálové vstupy multiplexoru 90.3. Multíplexor 90.2 obsahuje řídící vstupní svorku připojenou na nej vyšší významový bit fi2 takže, když se smění binární hodnota nejvyšší ho významového bitu fi2, jsou hodnoty alfaz a -alfa2 přivedeny z registrů 88.2 a 88.2’ na vstupy multiplexoru a selektivně propojeny na vícebitový výstup multiplexoru 80.2. Vícebitový výstup multiplexoru 90.2 a vícebitová hodnota fi2 přicházející do zeta kalkulátoru 84.2 jsou zkombinovány 14 9440 v digitální sčítačce 92.2. která odvozuje vícebitový digitální výstup ři3 rovný součtu fi2 a výstupu multiplexoru 90.2. Nejvyšší významový bit výstupu fi3 sčítačky 92.2 je přiveden na řídící vstup multiplexoru 88.3. aby řídil připojení jedné z hodnot alfa3 a -alfa3 na výstup multiplexoru. Vícebitové výstupy multiplexoru 90.3 a sčítačky 92.2 jsou sečteny v digitální sčítačce 92.3, která Odvozuje vícebitový výstup fi4, který se Přivádí na vstup zeta bloku 84.4.

Hejvyšší významové bity fi2 a fi3, tak jak jsou přivedeny na řídící vstupy multiplexorů 90.2 a 90.3. jsou po řadě invertovány invertory 94,2 a 94.3. Invertory 94.2 a 94.3 tedy odvozují jednobitové výstupy, které jsou dvojkovými doplňky nejvyšších významových bitů fi3 a fi3, aby zajistily signály mající hodnoty rovné zeta2 a zeta3. Výstupy invertorů 94.2 a 2áL_3 musí být po dobu trvání symbolu konstantní, čehož se dosahuje přivedením výstupů invertorů 94.2 a 94.3 do zdrží 96.2 a 96.3, aktivovaných stejnými vzorkovacími pulsy, které jsou aplikovány posouvačem fáze 66 do převodníků 54 a 56. Zdrže 96.2 a 96.3 odvozují konstantní binární hodnoty indikující zetaz a zeta3 pro interval, pro který je převodníky 54 a 56 odebrán vzorek. Výstupy zdrží 96.2 a 96.3 jsou po řadě přivedeny na seta vstupy stupňů 80.2 a 80.3. Bloky 84.4 a 84.6 jsou zkonstruovány podobně, a sice aby dodávaly vstupy zeta4 - zetay na zeta vstupy stupňů po řadě 80.4 - 80.7.

Aby byly vyřešeny rovnice (5) a (6), obsahuje stupeň 80.0 násobičky 110 a 112, po řadě připojené na signály Im a Qm odvozené převodníky 54 a 56. Násobičky U0 a 112 jsou také po řadě připojeny na hodnoty Cl - 2zetao> a (2zetao - 1), které mají hodnoty ±1 po řadě odvozené obvody 114 a 116. které jsou oba připojeny na hodnotu zetao. Ve skutečnosti provádí násobička 110 a obvod 1_14 sčítání modulo 2 s binární půlsčítačkou na jednobitových hodnotách zetao a na nejvyšším významového polaritu indikujícím bitu lín. (Podobným způsobem se ve stupních provádí řada dalších násobení a operacích zahrnujících (l-2zetaic) a C 2zetavc- 1) . ) Výstupy násobiček 110 a 112 jsou po řadě přivedeny na výstupy Io a Qo stupně 80,0.

Aby byly vyřešeny rovnice (7) a (8), obsahuje stupeň 80.1 násobičky 1_18. a 120, po řadě připojené na výstupy Io a Qo stupně 15 9440 80.0, které jsou přivedeny na vstupy stupně 80.1 Násobičky 118 a 120 jsou také připojeny na hodnoty ±1 vypočtené podle (2zetai-l) a (l-2zetai) v obvodech 122 a 124. které jsou obě citlivé na hodnotu zetai. Výsledné produkty vystupující z násobiček 118 a 120 jsou po řadě přivedeny na jeden vstup sčítaček 126 a 128. Zbývající vstupy sčítaček 126 a 128 jsou po řadě připojeny na signály Qo a Io přiváděné do stupně 80.1. Sčítačky 126 a 128 po řadě odvozují výstupní signály reprezentující Qi a Ij.

Zbývající stupně 80.2...80.k...80.M jsou si navzájem velmi podobné a v podstatě jsou zapojeny tak, jak je to naznačeno obvodovým diagramem na obr.3A pro stupeň 80.k. který je použit pro řešení rovnic (3) a (4). Stupeň 80.k je připojen na výstupní signály stupně 80.(k-1) Ικ-i a Qk-i. Vstupní signály Ik-i a Qk-i stupně 80,k jsou po řadě přivedeny na vstup sčítaček 130 a 132. Druhý vstup sčítačky 130 je odvozen posunutím vstupu Qk-i stupně 80.k doprava o (k-1) bitů v posuvném registru 134. jehož výstup je připojen na jeden vstup násobičky 136. Zbývající vstup násobičky 136 je (l-2zetak) tak, jak je odvozeno obvodem 138 v závislosti na vstupu zetak přiváděného do tohoto obvodu. Výstup násobičky 136 je přiveden na druhý vstup sčítačky 130.

Zbývající vstup sčítačky 132 je odvozen přivedením vstup stupně 80.k Ik-i do posuvného registru 140. který posune signál vpravo o (k-1) bitů. Výstup posuvného registru 140 je vynásoben v násobičce 142 hodnotou (2zetak-l), signálem, který je odvozen obvodem 144 v závislosti na hodnotě zetak. Výstup násobičky 142 je přiveden na zbývající vstup sčítačky 132. Sčítačky 130 a 132 po řadě odvozují výstupní signál vyjadřující Ik a Qk. Přestože zařízení na obr. 3 obsahuje (M+l) stupňů 80.0-80.11. je jasné, že v přednostní realizaci není nutné použít (M+l) stupňů. Namísto toho je v přednostní realizaci použito více takových stupňů a výstupní signály s "posledního” stupně jsou znovu přivedeny do předchozího stupně, aby se tak minimalizovaly nároky na hardware.

Obr.4 je blokový diagram sledovače symbolů 62, který je citlivý na jeden nebo na oba výstupní signály I a Q z derotátoru 58, aby odvodil řídící signál pro digitální posouvač fáze 66, 16 9440 který je také připojen na hodiny 68. Posouvač fá2e 66 řídí, kdy jsou vzorkovací pulsy přivedeny do analogovo-digitálních převodníků 54 a 56. V přednostní realizaci jsou výstupní signály I a Q z derotátoru 58 přivedeny do obvodu výpočtu velikosti chyby 150, který v podstatě porovnává amplitudy sousedních vzorků odebraných analogovo-digitálními převodníky 54 a 56 z analogových signálů v základním pásmu I a Q. Ze sousedních navzorkovaných hodnot se provádí určení přibližné odchylky sousedních symbolů od ideální křivky. Ideálně se každý vzorkovací puls přiváděný do do převodníků 54 a 56 objeví ve středu symbolu přiváděného do převodníků. Chyba v časování symbolu je vypočtena podle vztahů; (sign I(k))I(k-1) + (-sign I(k-l))I(k) + (sign Q(k))Q(k-l) + (-sign Q(k-l))Q(k) (9) kde I(k) je hodnota údaje I pro symbol k, I(k-l) je hodnota údaje I pro symbol (k-1), Q(k) je hodnota údaje Q pro symbol k a Q(k-l) je hodnota údaje Q pro symbol (k-1).

Signál chyby časování symbolu pro dvojici sousedních bitů tak, jak je odvozen z obvodu výpočtu velikosti chyby 150. je Přiveden do digitálního filtru smyčky 152. což je v podstatě filtr dolní propusti, který má mezní frekvenci, která je zlomkem procenta frekvence hodin 68. Výstup smyčky filtru 152 je přiveden do integrátoru 154, který akumuluje hodnoty chyb časování symbolu, aby odvodil signál reprezentující aktuální hodnotu fázového posuvu, který se má provést na pulsy ze zdroje hodin 68, takže vzorkovací pulsy jsou přiváděny jednou za symbol do analogovo-digitálních převodníků 54 a 56 přibližně ve středu každého symbolu. Digitální výstupní signál z integrátoru 154 je přiveden do digitálního posouvače fáze 156. přednostně takového typu, jaký je popsán v souvisejícím patentu Goldenberg et al., Love, Price, LeBlanc & Becker, Docket 1559-001. Pulsy ze zdroje hodin 68 přiváděné do posouvače fáze 156 mají frekvenci mírně vyšší, než je frekvence symbolů přiváděných do převodníků 54 a 56. Posouvač fáze 156 reaguje na digitální řídící signál Přicházející z integrátoru 154. aby spozdil zvolené pulsy ze zdroje hodin 68, čímž se zajistí, že vzorkovací pulsy přicházejí do analogovo-digitálních převodníků 54 a 56 s požadovaným časován í m.

Preferovaná konfigurace pro obvod výpočtu chyby časování 17 9440 symbolu 150 je ilustrována na obr.5 s tím, že zahrnuje kanály počítající chybu v časování symbolu I a Q 160 a 162. Vypočítané chyby v časování symbolu pro vedené kanály 160 a 162 jsou zkombinovány ve sčítačce 164. aby se odvodil výstupní signál složené chyby v časování symbolu. Protože jsou I a Q kanály 160 a 162 shodné, bude proveden pouze popis výpočtu pro kanál I. odpovídající elementy kanálu Q jsou na obr.5 zobrazeny se stejnými referenčními čísly, jaké jsou použity pro kanál I, s tím, že každé referenční číslo pro kanál Q je následováno příponou ".1". Výpočetní kanál I 160 reaguje na vstup I kalkulátoru derotátoru 58 pro k-tý vzorek z analogovo-digitálních převodníku 54; tento vstup kanálu 160 je označen jako I(k). Vstup I(k) kanálu 160 je spožděn o čas mezi sousedními symboly v základním pásmu přicházející do převodníku ze spožďovací jednotky 166. Spožďovací jednotka 166 tedy odvozuje výstupní signál I(k-l), který má hodnotu danou funkcí vzorku symbolu I(k-l) odebraného analogovo-digitálním převodníkem. Výstup spožďovací jednotky I(k-l) je přiveden na jeden vstup násobičky 168. která má druhý vstup rovný znaménku I(k), tj. hodnota nejvyššího významového bitu I(k) indikujícího polaritu tak, jak je odvozena v detektoru znaménka 170. Výstup násobičky 168 je přiveden na jeden vstup sčítačky 172 v souladu se znaménkem (I(k)) I(k-l).

Druhý vstup do sčítačky 172 je digitální signál rovný -sign (I(k-1)) I(k). Nejvýznamnější bit výstupu I(k-l) spožďovací jednotky 166 je invertován prvkem -sign 174; invertovaný výstup prvku -sign 174 je přiveden na jeden vstup násobičky 176 mající druhý vstup rovný ICk). Výsledek vystupující z násobičky 176 je přiveden na druhý vstup sčítačky 172. která tak odvozuje výstupní signál podle vztahu: sign I(k)I(k-l) + (-sign I(k-l))I(k) (10)

Kanál Q 162 je připojen na digitální signál Q(k) a odvozuje podobný výstup podle vztahu: sign Q(k)Q(k-1) + (-sign Q(k-l))Q(k) (11) Výstupy kanálů I a Q 160 a 162 jsou zkombinovány ve sčítačce 164, která odvozuje výstupní signál reprezentující chybu v časování symbolu pro dva sousední symboly v souladu s rovnicí (9) .

Není nezbytné ve všech případech použít kanály I a Q. V některých situacích může být použit pro odvození signálu chyby 18 9440 v časování symbolu pouze jeden 2 kanálů. Přesto, že je preferováno, aby byl výstup derotátoru 58 přiveden do sledovače symbolů 62, mohou být výstupy převodníků 54 a 56 přivedeny přímo do sledovače symbolů se sníženým rozlišením signálu odvozeného s výstupního zařízení 37.

Nyní bude popsán obr.6, na kterém je zobrazen blokový diagram sledovače nosné 60 připojené na vstupy I a Q derotátoru 58 použitého pro odvození signálu indikujícího frekvenční a fázové chyby mezi frekvencí a fázi lokálního zdroje 2i a frekvencí a fází potlačené nosné frekvence RF signálu přiváděného do směšovačů 14 a 16.. Obvod na obr. 6 zahrnuje kalkulátor měřící chybu 180. který v podstatě porovnává amplitudy výstupů I a Q z derotátoru 58, aby odvodil signál podle vztahu: (-sign Q) (I) + (sign I)Q (12)

Kalkulátor měřící chybu 180 obsahuje násobičky 182 a 184. které mají první vstupy po řadě připojené na výstupy I a Q derotátoru 58. Druhý vstup násobičky 182 je připojen na -sign Q (tak, jak je odvozen v detektoru znaménka), zatímco druhý vstup násobičky 184 je roven sign I, jak je odvozeno v detektoru znaménka .188. Výstupy násobiček 182 a 184 jsou zkombinovány v digitální sčítačce 190, která odvozuje výstupní signál podle rovnice (2). Výstup sčítačky 190 tedy reprezentuje celkovou fázovou chybu mezi výstupem lokálního oscilátoru 21 a nosnou frekvencí přiváděnou do směšovačů 14 a 16. Výstupní signál z kalkulátoru měřícího chybu 180 je přiveden do filtru dolní propusti 192. který má mezní frekvenci mezi zlomky procent a několika procenty frekvence hodin 68. Výstup ze smyčky filtru 192 se akumuluje v integrátoru 194, který má výstupní signál reprezentující fázovou korekci fi, která se má aplikovat do derotátoru 58.

Nyní bude popsán obr.7, na kterém je znázorněn blokový diagram automatického řadiče zesílení zesilovačů 23 a 25, který má za úkol řídit amplitudy AC signálů v základním pásmu přiváděných do analogovo-digitálních převodníků 54 a 58. V podstatě obvod na obr.7 určuje velikost signálů I a Q, která má největší hodnotu, porovnává jí s referenční hodnotou a předává vyhlazený chybový signál do jednobitového epsilon-delta modulátoru takového typu, jaký je popsán ve výše zmíněném patentu 19 9440

Agrawal. Epsi1on-delta modulátor odvozuje série pulsu se stejnou velikosti a proměnnou frekvencí, které jsou zprůměrovány filtrem dolní propusti, aby tak byl zajištěn analogový výstupní signál, který se následně přivádí jako řídicí signál zesílení do zesilovačů 23 a 25. Použití jedno bitového epsiIon-delta modulátoru pro účely digitálně-analogového převodníku je velmi výhodné, protože relativně levné převodníky tak dosahují stejného rozlišení jakého dosahuje 8-10 bitový digitálně-analogový převodník 42.

Signály I a Q odvozené derotátorem 58 nebo výstupy Im a Qm převodníků 54 a 56 jsou po řadě přivedeny do obvodu absolutní hodnoty 196 a 198; v ilustrované realizaci je výstup derotátoru přiveden do obvodů absolutní hodnoty. Obvody absolutní hodnoty 196 a 198 odstraňují nejvyšší bity vyjadřující polaritu signálů I a Q, a ty jsou potom přivedeny do komparátoru 200. Komparátor 200 vybírá signál s větší velikostí a odečítá jí od referenční hodnoty příslušící maximální amplitudě (A) analogových vstupů analogovo-digitálních převodníků 54 a 56. Výsledný digitální chybový signál je přiveden do filtru dolní propusti 202. který má mezní frekvenci několik procent hodnoty frekvence hodin 68. Výstup smyčky filtru 202 je přiveden do jedno bitového epsilon-delta modulátoru 204. obsaženého na stejném integrovaném čipu jako obvody 58, 60 a 62. Epsilon-delta modulátor 204 odvozuje série pulsů s proměnnou frekvencí a s konstantní amplitudou, které jsou způměrované filtrem dolní propusti 70 do analogového signálu s proměnnou amplitudou, který se pak přivádí jako signál řídící zesílení do zesilovačů s proměnným zesílením 23 a 25.

Alternativní realizace pro řízení okamžiků, kdy se mají do analogovo-digitálních převodníků 54 a 56 přivádět časovači pulsy je ilustrováno na obr.8. Obr.8 je podobný obr.4 v tom, že oba obsahují kalkulátor měřící chybu 150, na obr.5, který řídí smyčku filtru 152. Nicméně obvod na obr.8 neobsahuje zdroj hodin 68 a digitálně řízený posouvač fáze 66. Místo toho je výstup filtru 152 přiveden do jednobitového epsi1on-delta modulátoru 206. obsaženého na stejném integrovaném čipu jako obvody 58, 60 a 62. Modulátor 206 odvozuje série pulsů s konstantní amplitudou a s proměnnou frekvencí, které jsou předávány do do filtru dolní propusti 208, který má analogový výstup připojený na vstup řídící 20 9440 frekvenci napětím řízeného oscilátoru 210. Napětím řízený oscilátor 2±0 odvozuje výstup mající frekvenci rovnou přibližně frekvenci symbolů přiváděných do analogovo-digitálních převodníků 54 a 56. Výstup oscilátoru 210 je přiváděn na hodinový vstup převodníků 54 a 56, což má za následek, že se signály v základním pásmu přiváděné do těchto převodníků vzorkují jednou za symbol, Přednostně ve středu každého symbolu. Přestože zde bylo popsáno a ilustrováno několik speciálních realizací vynálezu, je zřejmé, že je možno provádět různé variace v detailech popsaných a ilustrovaných realizací bez toho, že by byl porušen duch a rozsah platnosti tohoto vynálezu tak, jak je deklarován v následujících nárocích.

Claims (5)

1. 21 PlS S- t 9r~ 9 , ,ι,!«»ΊΓ.,Λιβ„Μηι^ f I*. 'Hdd 5 PATENTOVÉ NÁROKY -1Λ13 IN1S VlA ' 0H3A0'!S MM Qyd a vy Q 6 .xi;so 1. Příjmač připojený na vstupní se tím lokální zdroj frekvence mající výstup s nominální náchylnou ke odchylkám od nastavené frekvence, obrody pro v*> u ΐ í c í i ÍVe signál vyznač se obsahuje symboly modulované na nosné frekvenci^ H 9 9 zkombinování vstupního signálu a výstupu lokálního frekvence a pro odvození prvních digitálních signálů I a Q majících hodnoty dané modulací, frekvencí a fásí nosné frekvence a frekvence lokálního sdroje, obvody Připojené na První digitální kanálové signálu I a Q pro odvození druhých digitálních kanálových signálů I a Q a třetího digitálního signálu majícího hodnotu určenou relativní frekvencí a fází nosné frekvence a frekvence lokálního zdroje; hodnoty druhých digitálních kanálových signálů I a Q jsou opraveny o odchylku od nastavené nominální frekvence lokálního sdroje frekvence; druhé digitální kanálové signály I a Q jsou odvozeny zkombinováním prvních digitálních kanálových signálů I a Q a třetího digitálního signálu v souladu s CQRDlC-kou funkcí.
2. 2. Přijímač podle nároku 1 vyznačující se tím, ze symboly mají určitou rychlost a zařízení pro odvozování Prvních digitálních signálů vzorkující amplitudu přibližné touto symbolovou rychlostí a obvody připojené na alespoň leden z digitálních signálů řídí, kdy bude analogový signál vzorkován, 2. Přijímač podle nároku 1 vyznačující se tím, symboly mají určitou rychlost a zařísení pro odvozování Prvních digitálních signálů vzorkující amplitudu přibližně touto symbolovou rychlostí a obvody připojené na alespoň jeden ** digitálních signálů řídí, kdy bude analogový signál vzorkován a to pouze jednou během symbolu. převodní k
3. 4. Přijímač podle nároku 1 vyznačující se tím, ~"’e symboly mají určitou rychlost a zařízení pro odvozování prvních digitálních kanálových signálů I a Q obsahuje analogovo-digitální převodník pro vzorkování analogových 22 TV f a signálů kanálů I a Q v základním pásmu Přiblígng takovou rychlostí, že každý symbol je je vzorkován převodníkem pou~e jednou; vzorkovací okamžiky pro analogové signály kanálů I a Q v sákladním pásmu jsou řízeny v závislosti alespoň jednoho z digitálních kanálových signálů I a Q.
4. 5. Přijímač podle nároku 30 vyznačující Se tíEj Se jako analogovo-digitální převodník je použit integrovaný obvod s analogovo-di g i táln í m převodníkem s tím, že integrovaná obvod ana1ogovo-digitálního převodníku není schopen vzorkovat symboly' rychlostí podstatně vyšší, než je rychlost symbolů; rychlost symbolů, a integrovaný obvod analogovo-digi tální ho Převodníku jsou takové, že cena integrovaného obvodu se srovnatelným analogovo-digi tálním převodníkem schopný® vzorkovat, symboly dvakrát vyšší rychlostí je alespoň o 30° vyšší než cena zmíněného integrovaného obvodu s analogovo-digitálním převodníkem.
5. 6. Přijímač podle nároku 30 vyznačující se tím, že symboly mají určitou rychlost a zařízení pro odvozování prvních d i g i tál n 1 <?h kanálových signálů I a Q obsahují analogovo-digitální převodník pro vzorkování analogových kanálových signálů v základním pásmu I a Q přibližně takovou rychlostí a tak, je tedy každý symbol vzorkován převodníkem pouze jednou; okamžiky vzorkování analogových kanálových signálů v základním pásmu I a Q jsou řízeny v závislosti na druhých digitálních kanálových signálech I a Q.