JP2004032432A

JP2004032432A - 受信装置

Info

Publication number: JP2004032432A
Application number: JP2002186753A
Authority: JP
Inventors: Kazunori Igai; 猪飼　和則
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-06-26
Filing date: 2002-06-26
Publication date: 2004-01-29
Also published as: AU2003244003A1; WO2004004270A1; US20050176394A1; EP1517501A1; CN1666484A

Abstract

【課題】携帯電話やその基地局などの受信装置を小型化する。
【解決手段】レベル測定回路１５ａ、周波数オフセット検出回路１６ａ、周波数補正回路１７ａ、チャネル歪検出回路１８ａ、チャネル歪補正回路１９ａ、最大比合成回路３ａをＣＯＲＤＩＣ１５３、１７１、１８２、１９１、３１〜３Ｍ、２００により構成する。また、レベル測定回路１５ａと周波数オフセット検出回路１６ａのＣＯＲＤＩＣ１５３を兼用する。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯電話やその基地局などにおいて受信信号のＡＧＣ（Ａｕｔｏ　Ｇａｉｎ　Ｃｏｎｔｒｏｌ）、キャリア周波数オフセット補正、チャネル歪補正、最大比合成を行う受信装置に関する。
【０００２】
【従来の技術】
図７に従来の一般的なＭブランチ最大比合成ダイバーシチ受信装置のブロック図を示す。図７では、データシンボルに対して一定振幅を有する既知シンボルが挿入された（連続挿入でもランダム挿入でも良いが、挿入位置は既知とする）信号をＭ本の受信アンテナ１で受信し、Ｍ個の受信処理回路２（Ｂｒ＿ｋ、ｋ＝０、１、・・・、Ｍ−１と表示）を経て最大比合成回路３で最大比合成し、次いで軟判定ビタビ復号器４で軟判定ビタビ復号している。
【０００３】
各ブランチの受信処理回路２は、受信周波数をシンセサイザ２０の局部発振周波数により変換するＲＸ（無線受信回路）１１、ＧＣＡ（Ｇａｉｎ　Ｃｏｎｔｒｏｌｌｅｄ　Ａｍｐｌｉｆｉｅｒ）１２、直交検波器１３、ＡＤ変換器１４、レベル測定回路１５、周波数オフセット（Δｆ）検出回路１６、周波数補正回路１７、チャネル（ｃｈ）歪検出回路１８、チャネル（ｃｈ）歪補正回路１９などで構成される。なお、ＡＤ変換器１４より右側に配置されている以下のディジタル回路はハードウェアでもファームウェアでも実現可能だが、本資料においてはハードウェアで実現するものとして説明する。
【０００４】
図７において、まず、ＡＧＣを行うために、レベル測定回路１５は各ＡＤ変換出力点で上記既知シンボルの受信振幅を測定する。そしてこれらの測定値を元にＡＧＣ回路２１がＧＣＡ１２の制御量（全ブランチ共通）を決定してＤ／Ａ変換器２２を介してＧＣＡ１２にフィードバックすることによりＡＧＣ回路を構成する。ＡＧＣは端末の移動に伴う距離変動や地物によるシャドウイングで生ずるレベル変動に伴って、量子化誤差が信号のＳＮ比を劣化させないようＡＤ変換入力振幅が適切な範囲になるよう制御するためのもので、一般に応答速度は数秒程度とかなり緩慢でよい。
【０００５】
次にキャリア周波数オフセット補正を行うために、周波数オフセット検出回路１６は、上記既知シンボルの位相回転速度を検出し、平均化することにより周波数オフセットΔｆを求め、この値に基づいて周波数補正回路１７でオフセットを打消す。これにより周波数補正処理の出力点での信号は、緩慢な振幅変動と位相回転が除かれ、フェージングなどによる数１００Ｈｚ程度の瞬時レベル変動と一定の位相歪だけが残留している。
【０００６】
そこで、チャネル歪補正を行うために、チャネル歪検出回路１８は上記既知シンボルに重畳している瞬時レベル変動と一定の位相歪を検出し、チャネル歪補正回路１９で受信シンボルからこれらを除去する。以上のようにして各ブランチの受信シンボルは振幅・位相・周波数が補正され、最大比合成回路３では各ブランチのＳＮ比に比例した係数で重み付けを行いながら受信シンボルを複素加算することによりＳＮを向上できる。
【０００７】
以下、各回路の詳細を従来例に基づいて説明する。図８はレベル測定回路１５、周波数オフセット検出回路１６、周波数補正回路１７の従来例である。同図において、レベル測定回路１５はＡＤ変換されたＩ、Ｑ信号の内、既知シンボルをＳＷ１にて取り込み、式（１）の振幅が計算される。
【０００８】
【数１】

【０００９】
一方、周波数オフセット検出回路１６も同様にＳＷ１にて既知シンボルを取り込む。そして、シンボル同期の精度が十分でないときはＳＷ２をａ側（Ａ／Ｄ変換器出力側）に接続することにより、受信既知シンボルと１シンボル前の受信既知複素共役シンボルとの複素乗算を行うと、その積の複素数が有する位相として１シンボル時間当たりの瞬時位相回転量が得られ、これを平均化して周波数オフセット値Δｆとする。ただし、この方法による低ＳＮ時の検出精度は著しく劣化するので、高精度のシンボル同期が得られているときには、ＳＷ２をｂ側（既知シンボルテーブル１６ａ側）に接続し、受信既知シンボルと既知複素共役シンボルの複素乗算を行い、その積の複素数が有する位相として瞬時位相誤差を得る。そして、最小２乗法により時間に対する位相誤差の傾きを瞬時位相回転速度として求め、平均化して周波数オフセット値とする。これら瞬時位相回転速度は小振幅時の値は除きながら平均化し、周波数オフセット値Δｆとする。なお、受信振幅が小さく瞬時位相回転速度の値に信頼性がないと判断できるものは平均化処理から除いている。
【００１０】
そして周波数補正回路１７では、テーブル引きで発生させたオフセット周波数の正弦波・余弦波信号対で受信シンボルを複素除算することにより周波数オフセットΔｆをキャンセルする。
【００１１】
図９はチャネル歪検出回路１８、チャネル歪補正回路１９の従来例である。チャネル歪は受信既知シンボル（Ｉ_Ｐ、Ｑ_Ｐ）を既知シンボル（Ｐ_ｒ、Ｐ_ｉ）を複素除算したときの商として得られるが、同図ではテーブル値を工夫して式（２）のように複素乗算で実行しており、この商を平均化してチャネル歪（ｄＩ、ｄＱ）としている。
【００１２】
【数２】

【００１３】
すると、チャネル歪補正回路１８では受信シンボル（Ｉ、Ｑ）をこのチャネル歪（ｄＩ、ｄＱ）で複素除算することにより式（３）のように複素乗算と実数除算に分けて歪を補償する｛ｄＩ、ｄＱは既知シンボルのように固定値ではないので式（２）のようには実行できない｝。
【００１４】
【数３】

【００１５】
図１０は最大比合成回路３の従来例である。Ｍブランチ最大比合成ダイバーシチは、各ブランチの受信信号をｒ_ｉ、ｉ＝１、２、・・・、Ｍ、各ブランチの伝送係数をα_ｉ（複素数）とするとき、Σα_ｉ＊×　ｒ_ｉ（α_ｉ＊はα_ｉの共役複素数）と合成するもので、各ブランチの位相を揃えてからＳＮ比に比例した重み付けをしながら加算を行うことに相当する。ここでαの絶対的な値は問題ではなく、各ブランチ間での相対値が正確であることが要求されるので、実際には全入力電力の和と合成出力電力が一致するように次式（４）のように正規化された係数を用いて合成する。
【００１６】
【数４】

【００１７】
なお、チャネル歪補正出力点では各ブランチの受信信号をｒ_ｉ、ｉ＝１、２、・・・、Ｍの位相は一致しているので、同図においては式（５）のみを実行している。
【００１８】
【数５】

【００１９】
【発明が解決しようとする課題】
しかしながら、上記従来の受信装置のレベル測定回路１５、周波数オフセット検出回路１６、周波数補正回路１７、チャネル歪検出回路１８、チャネル歪補正回路１９及び最大比合成回路３では、直交座標上で計算を実行するため、所要演算量や所要演算ビット長が大きくなったり、大きなテーブルメモリが必要になったりして回路の小型化が困難になるという問題があった。
【００２０】
例えば図８に示すレベル測定回路１５では、式（１）の平方根の中身は振幅値を２乗した電力値であるため、振幅値と同じダイナミックレンジを確保するためには２倍のビット長で表現する必要があり、図８のような平方根回路１５ｂは入力ビットが２倍になるため、単精度乗算器の約４倍もの規模の回路が必要になる。
【００２１】
また周波数オフセット検出回路１６で行う複素乗算も、実数乗算を４回実行して行う必要がある。そして、周波数補正回路１７では、正弦波・余弦波対の発生にｓｉｎ、ｃｏｓテーブル１７ｃ用のメモリが必要な上に、ｓｉｎ、ｃｏｓテーブル１７ｃで表現できる周波数分解能でしか正弦波・余弦波対を発生できないため、誤差を伴うという問題がある。
【００２２】
図９に示すチャネル歪検出回路１８も、複素乗算を行うために実数乗算を４回実行する必要がある。そしてチャネル歪補正回路１９では、式（３）の複素乗算と実数除算を行うが、実数除算ではレベル測定回路１５の式（１）と同型である除数は大きなビット長が必要になる上に、被除数と共に正規化する処理が必要になるため、回路の簡略化・小型化が困難である。
【００２３】
図１０に示す最大比合成回路３では、明らかに多くの平方根回路３ａが用いられ小型化が困難である。とりわけ、式（５）におけるＡの計算では、平方根の中がＭ個の電力和のため、振幅表現の場合よりも２√Ｍ倍のビット長が必要になり、平方根回路３ａの規模は単精度乗算器の約４Ｍ倍になる。したがって、Ｍが大きくなるほど回路の小型化が困難になるという問題があった。
【００２４】
本発明は上記従来の問題を解決するもので、加減算とシフトのみで実行が可能なＣＯＲＤＩＣ（Ｃｏｏｒｄｉｎａｔｅ　Ｒｏｔａｔｉｏｎ　Ｄｉｇｉｔａｌ　Ｃｏｍｐｕｔｅｒ）アルゴリズムが直交座標／極座標変換、複素数乗除算及び正弦波・余弦波信号発生などに適することに着目し、これを直交座標信号である同相・直交信号（以下Ｉ、Ｑ信号）に対するＡＧＣ、ＡＦＣ、チャネル推定・補償及び最大比合成ダイバーシチ処理に適用することにより、小型化することができる受信装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本発明は上記目的を達成するために、ＡＧＣ信号に基づいて受信信号を増幅する増幅手段と、
一定振幅である既知シンボルの受信振幅を算出するＣＯＲＤＩＣ手段と、
前記ＣＯＲＤＩＣ手段により算出された受信振幅に基づいて前記ＡＧＣ信号を生成して前記増幅手段に印加する制御手段とを、
有する構成とした。
上記構成により、ＣＯＲＤＩＣ手段により受信振幅を算出するので、受信装置を小型化することができる。
【００２６】
また本発明は、請求項１に記載の受信装置において、キャリア周波数のオフセットを打ち消すキャリア周波数補正手段を更に備え、前記ＣＯＲＤＩＣ手段が受信既知シンボルの遅延検波出力及び既知シンボルとの相関出力から前記キャリア周波数オフセットを検出することを特徴とする。
上記構成により、ＣＯＲＤＩＣ手段を受信振幅算出回路とキャリア周波数オフセット検出回路に兼用するので、受信装置を小型化することができる。
【００２７】
また本発明は、キャリア周波数のオフセットを検出する手段と、
前記検出されたキャリア周波数のオフセットに応じた正弦波・余弦波を発生して周波数オフセット補正処理を行うＣＯＲＤＩＣ手段とを、
有する構成とした。
上記構成により、ＣＯＲＤＩＣ手段により周波数オフセットを補正するので、受信装置を小型化することができる。
【００２８】
また本発明は、受信既知シンボルを既知シンボルで複素除算してチャネル歪を検出するＣＯＲＤＩＣ手段と、
前記検出したチャネル歪を補償するＣＯＲＤＩＣ手段とを、
有する構成とした。
上記構成により、ＣＯＲＤＩＣ手段によりチャネル歪を検出して補償するので、受信装置を小型化することができる。
【００２９】
また本発明は、ＣＯＲＤＩＣを基本セルとするシストリックアレイアーキテクチャで各ブランチの受信信号の出力振幅を正規化しながら最大比合成ダイバーシチ処理する手段を有する構成とした。
上記構成により、ＣＯＲＤＩＣ手段により最大比合成ダイバーシチ処理するので、受信装置を小型化することができる。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。本発明は加減算とシフトのみで直交座標／極座標変換の実行が可能なＣＯＲＤＩＣ（ＣｏｏｒｄｉｎａｔｅＲｏｔａｔｉｏｎ　Ｄｉｇｉｔａｌ　Ｃｏｍｐｕｔｅｒ）アルゴリズムを用いてＡＧＣ、ＡＦＣ、チャネル推定・補償及び最大比合成ダイバーシチ処理を極座標上で行うようにしたものである。ここでＣＯＲＤＩＣは、多くの初等関数を統一的に計算できるアルゴリズムとして従来より電卓などで広く用いられてきた。
【００３１】
一方、無線通信の受信機では、信号をＩ（ｔ）＋ｊＱ（ｔ）＝Ｒ（ｔ）ｅ^ｊ ^θ ^（ｔ）のように複素数で表し、直交座標表現のＩ（ｔ）、Ｑ（ｔ）に対して演算を行うことが多い。しかしながら、実際には極座標値Ｒ（ｔ）、θ（ｔ）を用いる処理や、極座標上で計算すると所要演算量や所要演算ビット長を低減できる処理も多い。後者の例では、
▲１▼複素乗算は直交座標上では４回の実乗算の実行が必要だが、極座標上では１実乗算でよい、
▲２▼複素除算は直交座標上では複素乗算と２実除算の実行が必要であるが、極座標上では１実除算でよい、
▲３▼振幅値の計算は極座標上では２倍の演算ビット長が必要になる電力値を求めてから平方根計算を行う必要があるが、ＣＯＲＤＩＣを用いて極座標値を求める場合は加減算とシフトで演算ビット長を大きく増加させることなく直接振幅値を求めることができる、
などである。さらに正弦波・余弦波を用いる処理では、ＣＯＲＤＩＣでこれらを発生させながら実行することによってテーブルを不要にし、回路の小型化を図ることができる。
【００３２】
そこで、図８に示した受信装置のレベル測定回路、周波数オフセット検出回路、周波数補正回路において、各々にＣＯＲＤＩＣアルゴリズムを適用することにより、従来に比べて以下の特長がある。
（１）受信既知シンボルの振幅は、ＣＯＲＤＩＣで直接計算することにより、所要演算ビット数の増加を抑えるとともに、平方根回路を削減できる。
（２）受信既知シンボルの振幅と周波数オフセット量の計算は、ＣＯＲＤＩＣを共用して実行可能である。
（３）周波数オフセット補正処理に必要な正弦波・余弦波対をＣＯＲＤＩＣで発生させることにより、テーブルメモリを不要にするとともに、発生する周波数精度を向上させることができる。
【００３３】
図１は本発明の実施の形態のレベル測定回路１５ａ、周波数オフセット検出回路１６ａ、周波数補正回路１７ａを示す。本回路１５ａ、１６ａ、１７ａは、ＳＷ１でＡＤ変換器１４からの受信既知シンボルを選択入力し、以下の手順で動作する。
【００３４】
（１）受信振幅の計算
レベル測定回路１５ａはスイッチＳＷ１、ＳＷ２、ＳＷ３と、既知シンボルテーブル１５１と、レジスタ（Ｔ）１５２Ｉ、１５２Ｑ、１５４とＣＯＲＤＩＣ１５３などにより構成される。なお、遅延メモリ３０はレベル測定回路１５ａ、周波数オフセット検出回路１６ａの処理時間だけＡＤ変換器１４の出力を遅延して周波数補正回路１７ａに出力する。まず、ＳＷ２、ＳＷ３、ＳＷ４を全てａ側（Ａ／Ｄ変換器１４出力Ｉ、Ｑ側）に接続し、受信既知シンボルをＣＯＲＤＩＣ１５３に通過させて直交座標／極座標変換を行うと、受信既知シンボルの位相は変換時の加減算パターンとしてＣＯＲＤＩＣ１５３に記憶され、一方受信既知シンボルの振幅はＣＯＲＤＩＣ１５３のＩ出力に現れる。そこで振幅値をレジスタ１５４を経て図７に示すＡＧＣ回路２１に出力する。
【００３５】
（２）周波数オフセットの計算（シンボル同期精度が低いとき）
周波数オフセット検出回路１６ａはレベル測定回路１５ａと兼用するＣＯＲＤＩＣ１５３と、平均化又は傾斜検出回路１６１と低レベル検出回路１６２により構成されている。ＳＷ３のみｂ側（Ａ／Ｄ変換器出力側）に接続し、１シンボル時間前の受信共役複素既知シンボルをＣＯＲＤＩＣ１５３に通過させる。このとき上記（１）受信振幅の計算により、ＣＯＲＤＩＣ１５３内に記憶されている加減算パターンに従って操作することにより、ＣＯＲＤＩＣ１５３のＩ、Ｑ出力の位相量は、受信既知シンボルの１シンボル時間前からの位相変化量を表す。そこで、ＣＯＲＤＩＣ１５３のＩ、Ｑ出力を平均化又は傾斜検出回路１６１により平均化して周波数オフセット値（１シンボル時間当たり位相変化量）とする。
【００３６】
（２ａ）周波数オフセットの計算（シンボル同期精度が高いとき）
ＳＷ２をｂ側（既知シンボルテーブル１５１側）、ＳＷ３をｂ側（Ａ／Ｄ変換器出力側）に接続し、共役複素既知シンボルをＣＯＲＤＩＣ１５３に通過させる。このとき上記（１）受信振幅の計算によりＣＯＲＤＩＣ１５３内に記憶されている加減算パターンに従って操作することにより、ＣＯＲＤＩＣ１５３のＩ、Ｑ出力の位相量は、受信既知シンボルの瞬時位相誤差を表す。そこで最小２乗法により時間に対する瞬時位相誤差の傾きを瞬時位相回転速度として求め、平均化して周波数オフセット値とする。
【００３７】
（３）周波数オフセットの補正
周波数補正回路１７ａは、スイッチＳＷ４と、ＣＯＲＤＩＣ１７１と、加減算パターンメモリ１７２と、レジスタ１７３Ｉ、１７３Ｑなどにより構成されている。周波数オフセット値が求まったら、ＳＷ４をａ側（平均化又は傾斜検出回路１６１側）に接続してＣＯＲＤＩＣ１７１に通過させて直交座標／極座標変換を行うと、１シンボル時間の平均位相変化量（つまり周波数オフセット量）の極性反転値−Δｆが変換時の加減算パターンとしてＣＯＲＤＩＣ１７１内部に形成されるので、これを加減算パターンメモリ１７２に記憶させる。次に２つの外部レジスタ１７３Ｉ、１７３Ｑに初期値としてそれぞれ１、０をセットし、以下の手順を繰り返す。
【００３８】
ステップ１：（正弦波、余弦波対の発生）
加減算パターンメモリ１７２から−Δｆ値をＣＯＲＤＩＣ１７１にロードし、ＳＷ４をｂ側に接続して外部レジスタ１７３Ｉ、１７３Ｑの値をＣＯＲＤＩＣ１７１に通過させて更新する（−Δｆ位相が進んだ正弦波、余弦波対の振幅が得られる）。
ステップ２：（正弦波、余弦波対の位相計算）
再度外部レジスタ１７３Ｉ、１７３Ｑの値をＣＯＲＤＩＣ１７１に通過させて直交座標／極座標変換を行って、その位相を加減算パターンとしてＣＯＲＤＩＣ１７１内部に保持させる。
ステップ３：（受信シンボルの周波数補正）
ＳＷ４をｃ側（Ａ／Ｄ変換器出力側）に接続し、受信シンボルをＣＯＲＤＩＣ１７１に通過させる。
【００３９】
なお、上記のような方法で正弦波、余弦波対を発生させると、ＣＯＲＤＩＣ演算の誤差が蓄積して大きな歪を生ずるようになることが知られている。ディジタル無線通信では多くの場合、Δｆの値を頻繁に更新しＣＯＲＤＩＣ１７１をリセットするため問題にはならない。ただし、容易にリセットを行えない場合は、ＣＯＲＤＩＣ１７１へのΔｆ入力を直交座標値でなく位相値にして、１サンプル前に正弦波、余弦波対を計算したときの残留位相誤差も含めて現時刻の正弦波、余弦波対を計算するように（これは誤差フィードバックと言われている）すればよいことが知られている。この場合の周波数補正回路１７ｂは図２のような構成になる。
【００４０】
図１と図８を比べて明らかなように、受信既知シンボルの振幅と位相変化の計算にＣＯＲＤＩＣ１５３を共用し、平方根回路１５ｂ（図８）を削減できる。さらに正弦波・余弦波対と周波数補正処理でＣＯＲＤＩＣ１７１を共用し、正弦波・余弦波（ｓｉｎ、ｃｏｓ）テーブル１７ｃを削減できる。
【００４１】
また、図７に示した受信装置のチャネル歪検出回路、チャネル歪補正回路において、各々にＣＯＲＤＩＣアルゴリズムを適用することにより、従来に比べて以下の特長がある。
（４）チャネル歪検出のための複素除算（係数テーブルの工夫にて複素乗算にしている）が、　実乗算器４個の代わりにＣＯＲＤＩＣ１個で計算できる。
（５）チャネル歪補正のための複素除算をＣＯＲＤＩＣを用いて実行することにより、所要演算ビット数の増加を抑え、平方根回路を削減できる。
【００４２】
図３は本実施の形態のチャネル歪検出回路１８ａ、チャネル歪補正回路１９ａを示す。チャネル歪検出回路１８ａはスイッチＳＷ５と、既知シンボル位相加減算パターンテーブル１８１と、ＣＯＲＤＩＣ１８２と、平均化回路１８３により構成される。チャネル歪補正回路１９ａはスイッチＳＷ６と、ＣＯＲＤＩＣ１９１と、レジスタ１９２と、割算器１９３Ｉ、１９３Ｑなどにより構成される。本回路１８ａ、１９ａは、ＳＷ５でＡＤ変換器１４からの受信既知シンボルを選択入力し、以下の手順で動作する。
【００４３】
（４）チャネル歪検出の計算
チャネル歪補正回路１９ａのＳＷ６をａ側（チャネル歪検出回路１８ａ側）に接続し、また、ＣＯＲＤＩＣ１８２に共役複素既知シンボル位相を表す加減算パターンを既知シンボル位相加減算パターンテーブル１８１からセットする。そして受信既知シンボルをＣＯＲＤＩＣ１８２に通過させたときの出力が瞬時チャネル歪を表し、これを平均化してチャネル歪とする。
【００４４】
（５）チャネル歪の直交座標／極座標変換
上記（４）で検出したチャネル歪をＣＯＲＤＩＣ１９１に通過させて直交座標／極座標変換を行うと、チャネル歪の位相は変換時の加減算パターンとしてＣＯＲＤＩＣ１９１内部に記憶され、一方ＣＯＲＤＩＣ１９１のＩ出力に現れるチャネル歪の振幅は外部レジスタ１９２に記憶される。
（５ａ）チャネル歪補正の計算
ＳＷ２をｂ側（Ａ／Ｄ変換器出力側）に接続し、受信シンボルをＣＯＲＤＩＣ１９１に通過させると位相歪が補正される。次に割算器１９３Ｉ、１９３Ｑにより、それぞれＣＯＲＤＩＣ１９１のＩ出力、Ｑ出力を外部レジスタ１９２に記憶されている振幅歪で除算を行い補正する。
【００４５】
なお、上記処理については以下に補正説明する。まず、チャネル歪検出処理は、従来例の式（２）でも示したように複素除算にて行うことができるが、上記（１）ではＣＯＲＤＩＣによる回転演算しか行ってないので位相歪は正しく検出できるが、振幅歪は除算されないために既知シンボル振幅倍で現れる。しかし既知シンボル振幅が一定であれば、このようにその大きさが既知の定数倍の誤差は他の処理では問題にならないのでそのままにしている。
【００４６】
これに対してチャネル歪補正処理も従来例の式（３）に示した複素除算で行われるが、除数が変数（チャネル歪）なので簡単には行かない。ところで、この複素除算の商は式（６）のように表わされる。
【００４７】
【数６】

【００４８】
式（６）において、行列乗算の部分はＣＯＲＤＩＣで行う回転演算そのものであるから、あとは外部レジスタ１９２に記憶されているｄＲで実除算を行えば複素除算が行える。
【００４９】
図３と図７を比べて明らかなように、チャネル歪検出処理の複素乗算をＣＯＲＤＩＣ演算１回で行い乗算器４個を削減できる。さらにチャネル歪補正の複素除算をＣＯＲＤＩＣで実行することにより、平方根回路を削減できる。
【００５０】
さらに、受信装置の最大比合成回路にＣＯＲＤＩＣアルゴリズムを適用すると、従来に比べて以下の特長がある。
・Ｍブランチの最大比合成が、ＣＯＲＤＩＣのツリー構成で実現できる。
・平方根回路が不要になる。
【００５１】
図４は本実施の形態の最大比合成回路３ａを示し、ＭチャネルのスイッチＳＷ７、ＣＯＲＤＩＣ３１〜３Ｍ及びレジスタＴｂ、Ｔａ、Ｔｃを有し、さらに各チャネルのレジスタＴｂ、Ｔａ、Ｔｃの出力を処理するスイッチＳＷ８、ＳＷ９及びＣＯＲＤＩＣ２００を有する。本回路３ａは、Ｍ組のチャネル歪補正出力、ｒ_ｉ（＝Ｉ_ｉ＋ｊＱ_ｉ）、次式（７）のｄＲ_ｉ
【００５２】
【数７】

【００５３】
、ｉ＝０、１、２、・・・、Ｍ−１を受信し、従来例でも示したように各ブランチにそのＳＮ比に比例した重みを掛けて式（８）のように加算する。なお、チャネル振幅歪ｄＲは「受信シンボル振幅／送信シンボル振幅」の比を表すので、ＳＮ比に比例する量である。
【００５４】
【数８】

【００５５】
式（８）においてＭ＝２の場合の合成出力は式（９）になり、これはＣＯＲＤＩＣに位相φの加減算パターンを記憶させ、（Ｉ_０、Ｉ_１）及び（Ｑ_０、Ｑ_１）を通過させたときのＩ出力として得られる。
【００５６】
【数９】

【００５７】
次にＭ＝３の場合も、式（１０）と式（１１）のようにＭ＝２の場合の最大比合成の組合せで表すことができるので、ＣＯＲＤＩＣの適用が可能である。したがって、数学的帰納法により、任意のＭに対してＣＯＲＤＩＣの適用が可能である。
【００５８】
【数１０】

【００５９】
図４におけるＣＯＲＤＩＣ３１によるブランチ０と１の最大比合成を説明する。
（１）ＳＷ７の入力をａ側（チャネル振幅歪ｄＲ）に接続してベクトル（ｄＲ_０、ｄＲ_１）をＣＯＲＤＩＣ３１に通過させて直交座標／　極座標変換を行うと、ベクトル位相は変換時の加減算パターンとしてＣＯＲＤＩＣ３１内部に記憶され、一方ＣＯＲＤＩＣ３１のＩ出力に現れるベクトル振幅
【００６０】
【数１１】

【００６１】
は外部レジスタＴａに記憶される。
（２）ＳＷ７の入力をｂ側（Ｉ側）に接続してベクトル（Ｉ_０、Ｉ_１）をＣＯＲＤＩＣ３１に通過させると最大比合成出力の同相出力がＣＯＲＤＩＣ３１のＩ出力に現れ、外部レジスタＴｂに記憶される。
（３）ＳＷ７の入力をｃ側（Ｑ側）に接続してベクトル（Ｑ_０、Ｑ_１）をＣＯＲＤＩＣ３１に通過させると最大比合成出力の同相出力がＣＯＲＤＩＣ３１のＩ出力に現れ、外部レジスタＴｃに記憶される。
【００６２】
こうして得られるレジスタＴｂ、Ｔｃの出力が２ブランチ最大比合成出力であるが、図４では外部レジスタＴａ、Ｔｂ、Ｔｃを用いてパイプライン動作するツリー構成にてＭブランチ最大比合成を実行する。
【００６３】
図４と図１０を比べて明らかなように、ＣＯＲＤＩＣを用いたことにより、平方根回路３ａの数を大幅に削減できる。さらに電力表現を用いずに２ブランチずつ合成するため所要演算ビット数が局所的に増大することもなく、規則的に回路実現できる。
【００６４】
次にＣＯＲＤＩＣアルゴリズムの概要について説明する。図５に示すように平面上に直交座標値（Ｉ_０、Ｑ_０）が与えられたとき、その極座標値（Ｒ、θ）は、座標がＩ軸により近づくように回転方向を決めながら（つまりＱ座標値が正のときは負方向、負のときは正方向）回転幅を狭めて行くと、Ｉ座標値がＲ、その際の回転角の総和が０に近づいていくことは明らかである。ところで、反復回数Ｎ回のときの図５の計算は、式（１３）にて表される（式中の符号は、Ｑ_ｋ、ｋ＝１、２、・・・Ｎの符号に応じて逐次決定する。またθ_ｋ、ｋ＝１、２、・・・Ｎの値については後述する）　。
【００６５】
【数１２】

【００６６】
ここで、ｔａｎθ_ｋ＝２^−ｋとなるようにθ_ｋを選ぶと式（１３）は式（１４）のように加減算とシフトで実行可能になる（振幅は最後に１／Ｋ_Ｎを掛けて補正する。１／Ｋ_Ｎはあらかじめ計算しておくことができる）。
【００６７】
【数１３】

【００６８】
なお逆に極座標値（Ｒ_０、θ_０）を直交座標値（Ｉ、Ｑ）に変換するには、（Ｒ_０、０）から始めて、θ_０が０に近づく方向に逐次θ_ｋ回転させてゆけばよいので同じ回路を用いて実行可能である。特に初期値を（１、０）とすればｃｏｓθ_０とｓｉｎθ_０が同時に計算できる。
【００６９】
このようにＣＯＲＤＩＣアルゴリズムは簡単な同一回路で多くの関数値を計算できるため、発表当初大きな反響をよんで、アポロ宇宙船の電子計算機に搭載されたり、各種電卓に用いられた。現在の電子計算機では多項式近似が主流になってあまり使われていないが、最近再び信号処理回路への応用が検討されてきている。
【００７０】
図６にＣＯＲＤＩＣのブロック図を示す。図６のＴＹＰＥＩはＣＯＲＤＩＣの反復演算を同一回路で繰り返して行うプロセッサタイプの構成であり、ＴＹＰＥＩＩはこれをアレイに展開したもので回路規模は実乗算器の約２個相当である。ところでＣＯＲＤＩＣアルゴリズムは前の加減算結果に基づいて次の反復計算を加算にするか減算にするか決定するために、加減算時の桁上げ伝搬遅延を無視できず、高速動作が困難である。ただし、ＣＯＲＤＩＣ演算時間の短縮方法として、▲１▼桁上げ伝搬長の少ない冗長２進数の導入、▲２▼高基数演算による反復回数の低減などが提案されている。
【００７１】
【発明の効果】
以上のように本発明は、加減算とシフトのみで直交座標／極座標変換の実行が可能なＣＯＲＤＩＣアルゴリズムを用いてＡＧＣ、ＡＦＣ、チャネル推定・補償及び最大比合成ダイバーシチ処理を極座標上で行うので、以下のような特長が得られる。
▲１▼レベル測定回路における振幅計算の所要演算ビットを削減し、平方根回路を削減できる。
▲２▼レベル測定と周波数オフセット検出をＣＯＲＤＩＣを共用して実行できる。
▲３▼周波数オフセット補正に必要な正弦波・余弦波対をＣＯＲＤＩＣで発生させることにより、テーブルメモリを不要にするとともに、発生する周波数精度を向上できる。
▲４▼チャネル歪検出のための複素乗算を実乗算器４個の代わりにＣＯＲＤＩＣ１個で計算できる。
▲５▼チャネル歪補正のための複素除算をＣＯＲＤＩＣを用いて実行することにより、所要演算ビット数の増加を抑え、平方根回路を削減できる。
▲６▼Ｍブランチの最大比合成が、ＣＯＲＤＩＣのツリー構成で実現でき、平方根回路を削減できる。
以上により、無線受信装置の小型化を容易に実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態のレベル測定回路、周波数オフセット検出回路、周波数補正回路を示すブロック図
【図２】図１の周波数補正回路の変形例を示すブロック図
【図３】本発明の実施の形態のチャネル歪検出回路、チャネル歪補正回路を示すブロック図
【図４】本発明の実施の形態の最大比合成回路を示すブロック図
【図５】本発明の実施の形態で用いるＣＯＲＤＩＣアルゴリズムの原理を示す説明図
【図６】本発明の実施の形態で用いるＣＯＲＤＩＣを示すブロック図
【図７】従来の一般的な受信装置を示すブロック図
【図８】従来のレベル測定回路、周波数オフセット検出回路、周波数補正回路を示すブロック図
【図９】従来のチャネル歪検出回路、チャネル歪補正回路を示すブロック図
【図１０】従来の最大比合成回路を示すブロック図
【符号の説明】
３ａ　最大比合成回路
１５ａ　レベル測定回路
１６ａ　周波数オフセット検出回路
１７ａ　周波数補正回路
１８ａ　チャネル歪検出回路
１９ａ　チャネル歪補正回路
１５３、１７１、１８２、１９１、３１〜３Ｍ、２００　ＣＯＲＤＩＣ

Claims

ＡＧＣ信号に基づいて受信信号を増幅する増幅手段と、
一定振幅である既知シンボルの受信振幅を算出するＣＯＲＤＩＣ手段と、
前記ＣＯＲＤＩＣ手段により算出された受信振幅に基づいて前記ＡＧＣ信号を生成して前記増幅手段に印加する制御手段とを、
有する受信装置。
キャリア周波数のオフセットを打ち消すキャリア周波数補正手段を更に備え、前記ＣＯＲＤＩＣ手段が受信既知シンボルの遅延検波出力及び既知シンボルとの相関出力から前記キャリア周波数オフセットを検出するよう構成された請求項１に記載の受信装置。
キャリア周波数のオフセットを検出する手段と、
前記検出されたキャリア周波数のオフセットに応じた正弦波・余弦波を発生して周波数オフセット補正処理を行うＣＯＲＤＩＣ手段とを、
有する受信装置。
受信既知シンボルを既知シンボルで複素除算してチャネル歪を検出するＣＯＲＤＩＣ手段と、
前記検出したチャネル歪を補償するＣＯＲＤＩＣ手段とを、
有する受信装置。
ＣＯＲＤＩＣを基本セルとするシストリックアレイアーキテクチャで各ブランチの受信信号の出力振幅を正規化しながら最大比合成ダイバーシチ処理する手段を有する受信装置。