JP2012023512A - 受信機及び送信機 - Google Patents

受信機及び送信機 Download PDF

Info

Publication number
JP2012023512A
JP2012023512A JP2010159232A JP2010159232A JP2012023512A JP 2012023512 A JP2012023512 A JP 2012023512A JP 2010159232 A JP2010159232 A JP 2010159232A JP 2010159232 A JP2010159232 A JP 2010159232A JP 2012023512 A JP2012023512 A JP 2012023512A
Authority
JP
Japan
Prior art keywords
frequency offset
preamble
pattern
detection pattern
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010159232A
Other languages
English (en)
Other versions
JP5577904B2 (ja
Inventor
Yoshihiko Akaiwa
芳彦 赤岩
Takamasa Kanamori
飛匡 金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010159232A priority Critical patent/JP5577904B2/ja
Publication of JP2012023512A publication Critical patent/JP2012023512A/ja
Application granted granted Critical
Publication of JP5577904B2 publication Critical patent/JP5577904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】 短いプリアンブルで大きな周波数オフセットをも検出することができる受信機を得る。
【解決手段】 本発明による受信機は、送信機から送信される同期確立用のプリアンブルを含む信号を受信する受信機であって、当該プリアンブルに含まれ変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンから、当該信号点の回転速度を求める算出部101と、当該回転速度を基に周波数オフセットを推定する推定部102とを含み、当該周波数オフセットを補正するようにしている。
【選択図】 図1

Description

本発明は受信機及び送信機に関し、特に同期確立用のプリアンブルを含む信号を送受信する受信機及び送信機に関する。
TDMA(Time Division Multiple Access)システムにおいては、一般的にデータ部のタイミング同期をとるためデータ部の前にプリアンブルが付加された信号が送信される。受信機は、プリアンブルの検出を行い、シンボルタイミング同期を確立する。
移動体無線通信において、送受信機に搭載される水晶発振器の周波数誤差や送受信端末の移動によるドップラーシフトなどの要因によって、受信波は周波数の変動を受ける。この周波数オフセットの補正は上述したプリアンブルを用いて行われ、プリアンブルにはある程度の長さが必要とされる。
特許文献1には、受信信号と既知のプリアンブルパターンとの相関ピーク値の瞬時位相差を求め、瞬時位相差と時間の関係から、すなわち相関ピーク値の角速度から周波数オフセットを推定することが記載されている。
特開2007−228332号公報
特許文献1に記載の技術は、上述したように、周波数オフセットの推定のために相関ピークを求めるようにしている。しかしながら、周波数オフセットが大きい場合には相関ピークが得られないので、検出可能な周波数オフセットは制限される。
本発明の目的は、上述した課題を解決し、短いプリアンブルで大きな周波数オフセットをも検出することができる受信機及び送信機を提供することにある。
本発明による受信機は、送信機から送信される同期確立用のプリアンブルを含む信号を受信する受信機であって、前記プリアンブルに含まれ変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンから、前記信号点の回転速度を求める算出手段と、前記回転速度を基に周波数オフセットを推定する推定手段とを含み、前記周波数オフセットを補正するようにしたことを特徴とする。
本発明による送信機は、同期確立用のプリアンブルを含む信号を送信する送信機であって、変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンを含む前記プリアンブルを生成する生成手段を含むことを特徴とする。
本発明によれば、短いプリアンブルで大きな周波数オフセットをも検出することができるという効果が得られる。
(a)は本発明の原理を説明するための受信機の概略構成を示す図であり、(b)は本発明の原理を説明するための送信機の概略構成を示す図である。 本発明の実施の形態による送信機の構成を示す図である。 本発明の実施の形態による受信機の構成を示す図である。 図3の周波数オフセット補正及びプリアンブル検出部の構成を示す図である。 図2のプリアンブル生成部により生成されるプリアンブルパターンの例を示す図である。 (a)は図5の周波数オフセット検出用パターンを示す図であり、(b)はこの周波数オフセット検出用パターンをI成分及びQ成分に分けて示した図である。 図6の周波数オフセット検出用パターンの信号遷移を示すπ/2 shift BPSKのコンスタレーションを示す図である。 周波数オフセットに応じて変化する角速度を示す図である。 図3の受信機の動作を示すフローチャートである。
本発明の実施の形態について説明する前に、本発明の理解を助けるために、本発明の原理について図面を参照して説明する。図1(a)は本発明の原理を説明するための受信機の概略構成を示す図であり、図1(b)は本発明の原理を説明するための送信機の概略構成を示す図である。
図1(a)に示した受信機は、送信機から送信される同期確立用のプリアンブルを含む信号を受信する受信機であって、当該プリアンブルに含まれ変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンから、当該信号点の回転速度を求める算出部101と、当該回転速度を基に周波数オフセットを推定する推定部102とを含み、当該周波数オフセットを補正するようにしている。
図1(b)に示した送信機は、同期確立用のプリアンブルを含む信号を送信する送信機であって、変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンを含む当該プリアンブルを生成する生成部111を含む。
このように、周波数オフセットの推定のために受信信号と既知のプリアンブルパターンとの相関ピークを求めるのではなく、受信信号のプリアンブルに含まれる特定パターンからなる周波数オフセット検出用パターンの信号遷移の速度を求めて周波数オフセットを推定するようにしているので、短いプリアンブルで大きな周波数オフセットをも検出することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図2は本発明の実施の形態による送信機の構成を示す図である。図2において、本発明の実施の形態による送信機は、プリアンブル生成部1と、π/2 shift BPSK(Binary Phase Shift Keying)変調部2と、データ生成部3と、QPSK(quadrature phase shift keying)変調部4と、D/A変換器5と、RF(Radio Frequency)部6と、アンテナ7とを含む。
プリアンブル生成部1は、周波数オフセット検出用パターンと同期確立用(同期タイミング検出用)パターンとを含むプリアンブルデータを生成する。図5は図2のプリアンブル生成部1により生成されるプリアンブルパターンの例を示す図である。図5に示すように、プリアンブルは、その前半部に周波数オフセット検出用パターンが配置され、後半部に同期確立用パターンが配置されて構成される。
周波数オフセット検出用パターンと同期確立用パターンとの間には、後述する受信機における周波数オフセット補正処理時間を基に予め定められた数シンボルのブランクが設定される。同期確立用パターンは、アナログマッチドフィルタにより相関ピークをとることが可能となる信号列であり、例えばPN(Pseudo Noise)符号からなる。
図6(a)は図5の周波数オフセット検出用パターンを示す図であり、図6(b)はこの周波数オフセット検出用パターンをI成分及びQ成分に分けて示した図である。プリアンブル生成部1により生成された周波数オフセット検出用パターンを含むプリアンブルは、π/2 shift BPSK変調部2によりπ/2 shift BPSK方式で変調され、変調された周波数オフセット検出用パターンが図6(b)である。
図7は図6の周波数オフセット検出用パターンの信号遷移を示すπ/2 shift BPSKのコンスタレーションを示す図である。周波数オフセット検出用パターンを図6に示すパターンとすることにより、π/2 shift BPSKの信号遷移は図7に示すように信号点が一定の方向に回転するよう遷移することになる。本発明の実施の形態では、後述する受信機において、この信号遷移の速度(角速度)を求めて周波数オフセットが推定されることになる。
以上説明したように、プリアンブル生成部1により生成される周波数オフセット検出用パターンは、π/2 shift BPSK方式を用いて変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる。
データ生成部3は、ユーザデータを生成する。QPSK変調部4は、データ生成部3により生成されたデータをQPSK方式を用いて変調する。D/A変換器5は、π/2 shift BPSK変調部2からのプリアンブルと後続のQPSK変調部4からのデータとからなる送信信号をアナログ信号に変換する。RF部6は、D/A変換器5からの送信信号を高周波信号に変換してアンテナ7を介して送信する。
図3は本発明の実施の形態による受信機の構成を示す図である。図3において、本発明の実施の形態による受信機は、アンテナ11と、RF部12と、A/D変換器13と、周波数オフセット補正及びプリアンブル検出部14と、QPSK復調部15とを含む。RF部12は、アンテナ11を介して受信された図2の送信機からの信号をLO(局部発振器)121の局部発振信号を用いて中間周波信号に変換する。A/D変換器13は、RF部12からの受信信号をデジタル信号に変換する。
図4は図3の周波数オフセット補正及びプリアンブル検出部14の構成を示す図である。図4において、周波数オフセット補正及びプリアンブル検出部14は、周波数オフセット補正のために、算出部21と、推定部22と、補正制御部23とを備える。また、周波数オフセット補正及びプリアンブル検出部14は、プリアンブル検出(シンボルタイミング検出)のために、相関器31及び32と、絶対値回路33及び34と、加算器35と、検出部36とを備える。
まず、周波数オフセット補正処理について説明する。算出部21は、A/D変換器13からの受信信号のプリアンブルに含まれる周波数オフセット検出用パターンから、図7に示されるコンスタレーションにおける信号遷移の回転速度である角速度を算出する。この角速度ω(t) の計算式が以下に示される。なお、x(t)はI成分、y(t)はQ成分である。
Figure 2012023512
なお、ノイズの影響を低減するために、算出部21は、周波数オフセット検出用パターン区間の角速度の平均値をとるようにする。推定部22は、算出部21により算出された角速度を基に周波数オフセットを推定する。図8は周波数オフセットに応じて変化する角速度を示す図である。図8に示すように、周波数オフセット無し時の信号遷移本来の角速度ωs は、周波数オフセットに応じて角速度ωs +ωoffsetに変化するものであるので、算出部21により算出された角速度から周波数オフセットを得ることができる。
補正制御部23は、推定部22により求められた周波数オフセット量を基にLO121の局部発振周波数を制御して周波数オフセットを補正する。次に、プリアンブル検出処理について説明する。相関器31は、A/D変換器13からの受信信号と既知の参照パターン(プリアンブルの同期確立用パターン)のI成分信号との相関をとる。相関器32は、A/D変換器13からの受信信号と既知の参照パターンのQ成分信号との相関をとる。
相関器31及び32により求められた相関値は、絶対値回路33及び34と加算器35により、その絶対値の和が求められ検出部36に入力される。検出部36は、入力値に対して閾値判定を行って相関ピーク位置を検出し、検出された相関ピーク位置をシンボルタイミングとしてQPSK復調部15に出力する。QPSK復調部15は、このシンボルタイミングを用いて受信信号のデータ部に対するQPSK復調処理を行う。
相関器31及び32によって相関がとられるプリアンブルの同期確立用パターンと、プリアンブルの前半に配置された周波数オフセット検出用パターンとの間には、図5に示すように周波数オフセット補正処理時間を基に予め定められた所定シンボル数のブランクが設けられている。したがって、上述したプリアンブル検出処理は、周波数オフセット補正後の受信信号に対して行われることになる。
図9は図3の受信機の動作を示すフローチャートである。図9において、図2の送信機から信号を受信すると、算出部21は、受信信号のプリアンブルに含まれる周波数オフセット検出用パターンから角速度を算出する(ステップS1)。推定部22は、算出部21により算出された角速度を基に周波数オフセット量を推定する(ステップS2)。そして、補正制御部23が、推定部22により求められた周波数オフセット量を基に周波数オフセットを補正する(ステップS3)。
次に、周波数オフセット検出用パターンの後続の同期確立用パターンを用いて検出部36によりシンボルタイミングが検出され(ステップS4)、QPSK復調部15に通知される(ステップS5)。
以上説明したように、本発明の実施の形態では、周波数オフセットの推定のために受信信号と既知のプリアンブルパターンとの相関ピークを求めるのではなく、受信信号のプリアンブルに含まれる特定パターンからなる周波数オフセット検出用パターンの信号遷移の速度を求めて周波数オフセットを推定するようにしているので、短いプリアンブルで大きな周波数オフセットをも検出することができる。
なお、本発明の実施の形態では、プリアンブルの変調方式にπ/2 shift BPSKが用いられるが、これに限定されるものではなく、変調周期毎の遷移が零点を通過しないデジタル変調方式(例えばOQPSK (offset QPSK)など)を用いることができる。また、搬送波を使用することも可能である(直流による変調と考えることができる)。すなわち、プリアンブル生成部1により生成される周波数オフセット検出用パターンは、変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる。
上記の実施の形態の一部または全部は、以下の付記のようにも記載されうるが、以下の記載には限定されない。
[ 付記1]
送信機から送信される同期確立用のプリアンブルを含む信号を受信する受信機の周波数オフセット補正方法であって、
前記プリアンブルに含まれ変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンから、前記信号点の回転速度を求める算出ステップと、
前記回転速度を基に周波数オフセットを推定する推定ステップと、
前記周波数オフセットを補正する補正ステップとを含むことを特徴とする周波数オフセット補正方法。
[ 付記2]
前記周波数オフセット検出用パターンは前記プリアンブルの先頭に配置されており、
前記周波数オフセット検出用パターンの後に配置された前記プリアンブルの前記同期確立用のパターンと既知の参照パターンとの相関演算を行って同期タイミングを検出する検出ステップを更に含むことを特徴とする付記1記載の周波数オフセット補正方法。
[ 付記3]
前記プリアンブルの前記同期確立用のパターンは、前記周波数オフセット検出用パターンと所定シンボル数だけ間隔をあけて配置されることを特徴とする付記2記載の周波数オフセット補正方法。
[ 付記4]
前記所定シンボル数の間隔は、前記周波数オフセットの補正処理に要する時間を基に定められていることを特徴とする付記3記載の周波数オフセット補正方法。
[ 付記5]
同期確立用のプリアンブルを含む信号を送信する送信機の動作制御方法であって、
変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンを含む前記プリアンブルを生成する生成ステップを含むことを特徴とする動作制御方法。
[ 付記6]
前記周波数オフセット検出用パターンは前記プリアンブルの先頭に配置されることを特徴とする付記5記載の動作制御方法。
[ 付記7]
前記周波数オフセット検出用パターンの後に配置される前記プリアンブルの前記同期確立用のパターンは、前記周波数オフセット検出用パターンと所定シンボル数だけ間隔をあけて配置されることを特徴とする付記6記載の動作制御方法。
[ 付記8]
前記所定シンボル数の間隔は、前記周波数オフセット検出用パターンを用いて周波数オフセットを推定し前記周波数オフセットを補正する受信機における前記周波数オフセットの補正処理に要する時間を基に定められていることを特徴とする付記7記載の動作制御方法。
1 プリアンブル生成部
2 π/2 shift BPSK変調部
3 データ生成部
4 QPSK変調部
5 D/A変換器
6,12 RF部
7,11 アンテナ
13 A/D変換器
14 周波数オフセット補正及びプリアンブル検出部
15 QPSK復調部
21,101 算出部
22,102 推定部
23 補正制御部
31,32 相関器
33,34 絶対値回路
35 加算器
36 検出部
111 生成部
121 LO

Claims (8)

  1. 送信機から送信される同期確立用のプリアンブルを含む信号を受信する受信機であって、
    前記プリアンブルに含まれ変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンから、前記信号点の回転速度を求める算出手段と、
    前記回転速度を基に周波数オフセットを推定する推定手段とを含み、前記周波数オフセットを補正するようにしたことを特徴とする受信機。
  2. 前記周波数オフセット検出用パターンは前記プリアンブルの先頭に配置されており、
    前記周波数オフセット検出用パターンの後に配置された前記プリアンブルの前記同期確立用のパターンと既知の参照パターンとの相関演算を行って同期タイミングを検出する検出手段を更に含むことを特徴とする請求項1記載の受信機。
  3. 前記プリアンブルの前記同期確立用のパターンは、前記周波数オフセット検出用パターンと所定シンボル数だけ間隔をあけて配置されることを特徴とする請求項2記載の受信機。
  4. 前記所定シンボル数の間隔は、前記周波数オフセットの補正処理に要する時間を基に定められていることを特徴とする請求項3記載の受信機。
  5. 同期確立用のプリアンブルを含む信号を送信する送信機であって、
    変調周期毎の遷移が零点を通過しないように変調されコンスタレーションにおいて信号点が一定の方向に回転するよう遷移する特定パターンからなる周波数オフセット検出用パターンを含む前記プリアンブルを生成する生成手段を含むことを特徴とする送信機。
  6. 前記周波数オフセット検出用パターンは前記プリアンブルの先頭に配置されることを特徴とする請求項5記載の送信機。
  7. 前記周波数オフセット検出用パターンの後に配置される前記プリアンブルの前記同期確立用のパターンは、前記周波数オフセット検出用パターンと所定シンボル数だけ間隔をあけて配置されることを特徴とする請求項6記載の送信機。
  8. 前記所定シンボル数の間隔は、前記周波数オフセット検出用パターンを用いて周波数オフセットを推定し前記周波数オフセットを補正する受信機における前記周波数オフセットの補正処理に要する時間を基に定められていることを特徴とする請求項7記載の送信機。
JP2010159232A 2010-07-14 2010-07-14 送受信機及び送信機 Active JP5577904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010159232A JP5577904B2 (ja) 2010-07-14 2010-07-14 送受信機及び送信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010159232A JP5577904B2 (ja) 2010-07-14 2010-07-14 送受信機及び送信機

Publications (2)

Publication Number Publication Date
JP2012023512A true JP2012023512A (ja) 2012-02-02
JP5577904B2 JP5577904B2 (ja) 2014-08-27

Family

ID=45777410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010159232A Active JP5577904B2 (ja) 2010-07-14 2010-07-14 送受信機及び送信機

Country Status (1)

Country Link
JP (1) JP5577904B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065550A (ja) * 2013-09-25 2015-04-09 株式会社日立国際電気 無線受信機、及び同期制御方法
JP2015122658A (ja) * 2013-12-24 2015-07-02 沖電気工業株式会社 デジタル送信装置、デジタル受信装置、デジタル通信システム及びその同期検出方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109120568B (zh) * 2018-08-31 2020-04-03 北京邮电大学 基于聚类的频率偏移确定、消除方法、装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169963U (ja) * 1984-04-19 1985-11-11 日本電気株式会社 デイジタル信号伝送用送信機
JP2003115817A (ja) * 2001-10-03 2003-04-18 Sharp Corp Ofdm信号受信機
JP2004032432A (ja) * 2002-06-26 2004-01-29 Matsushita Electric Ind Co Ltd 受信装置
JP2005039597A (ja) * 2003-07-16 2005-02-10 Hitachi Kokusai Electric Inc タイミング再生回路
JP2005117130A (ja) * 2003-10-03 2005-04-28 Anritsu Corp 信号解析装置
JP2006041722A (ja) * 2004-07-23 2006-02-09 Sony Corp 周波数オフセット補正方法および装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169963U (ja) * 1984-04-19 1985-11-11 日本電気株式会社 デイジタル信号伝送用送信機
JP2003115817A (ja) * 2001-10-03 2003-04-18 Sharp Corp Ofdm信号受信機
JP2004032432A (ja) * 2002-06-26 2004-01-29 Matsushita Electric Ind Co Ltd 受信装置
JP2005039597A (ja) * 2003-07-16 2005-02-10 Hitachi Kokusai Electric Inc タイミング再生回路
JP2005117130A (ja) * 2003-10-03 2005-04-28 Anritsu Corp 信号解析装置
JP2006041722A (ja) * 2004-07-23 2006-02-09 Sony Corp 周波数オフセット補正方法および装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065550A (ja) * 2013-09-25 2015-04-09 株式会社日立国際電気 無線受信機、及び同期制御方法
JP2015122658A (ja) * 2013-12-24 2015-07-02 沖電気工業株式会社 デジタル送信装置、デジタル受信装置、デジタル通信システム及びその同期検出方法

Also Published As

Publication number Publication date
JP5577904B2 (ja) 2014-08-27

Similar Documents

Publication Publication Date Title
EP3673285B1 (en) Position determining system determining doppler-induced code phase deviation
JP4755920B2 (ja) キャリア位相追尾装置および擬似雑音コード信号追尾装置
JP4979413B2 (ja) パルス無線受信装置
JP2008543119A (ja) 改良型精密座標回転による数値計算(cordic)プロセッサ
CN103314559B (zh) 在零中频接收器中使用最小频移键控(msk)信令的自动频率偏移补偿
JP5606411B2 (ja) 無線信号同期処理装置
JPH07297870A (ja) Tdmaデータ受信装置
JP5577904B2 (ja) 送受信機及び送信機
JP2010200319A (ja) 特にモバイル装置の通信信号受信機の搬送波周波数シフトを推定するための方法
US8208880B2 (en) Frequency control device, frequency control method, base station apparatus, and mobile station apparatus
CN104378317B (zh) 一种应用于卫星电话的突发信号频偏校正方法
WO2000048346A3 (en) A non-coherent, non-data-aided pseudo-noise synchronization and carrier synchronization for qpsk or oqpsk modulated cdma system
US7412012B2 (en) Pattern sequence synchronization
US20230283505A1 (en) Frequency offset estimation
CN109756435B (zh) 一种对信号的频偏估计方法
CN101646232A (zh) 频偏估计方法、装置以及通信设备
JP4080501B2 (ja) 周波数偏差検出方法
JP5207956B2 (ja) 同期検出回路、同期検出方法および受信装置
JP2009135844A (ja) 周波数制御装置、周波数制御方法、及び、プログラム
JP3735619B2 (ja) プリアンブルパターン識別方法
JP4849037B2 (ja) 自動周波数制御方法と装置
JP2000341354A (ja) 発振器制御回路及び発振器制御方法
JP2000078216A (ja) 自動周波数制御装置,自動周波数制御方法およびデジタル無線受信装置
JP2008104015A (ja) 自動周波数制御装置、受信機、通信装置および通信システム
JPH11112591A (ja) 自動周波数制御方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130612

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

R150 Certificate of patent or registration of utility model

Ref document number: 5577904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150