JPH0310425A - トランスバーサルフィルタ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、通信回線を経由した信号の等化に利用され
るトランスバーサルフィルタを用いた波形等花器のトラ
ンスバーサルフィルタ制御回路に関するものであり、ト
ランスバーサルフィルタを用いた交差偏波干渉補償器に
も適用可能である。

（従来の技術） ディジタル無線通信では、フェージングが発生すると受
信信号は直接波の他に複数の反射波が合成される信号と
なる。反射波は直接波に比べて受信点に到達するまでの
伝搬路長が大きくなるから、直接波よりも時間的に遅れ
るのが普通である。従ってフェージングによって劣化し
た受信波形を等化するには、時間軸上で等化を行なうト
ランスバサル等化器が適している。トランスバーサル等
化品をディジタル通信方式に使用した例を第３図に示す
。受信端子ｌに人力された信号は復調器２で復調され、
その復調アナログ信号はＡ／Ｄ変換器３でディジタル信
号に変換され、そのディジタル信号はトランスバーサル
フィルタＩＯへ供給される。トランスバーサルフィルタ
１０は変調されるデータ信号の１タイムスロット分の遅
延をそれぞれ与える継続された遅延器４．５と、遅延器
４５の入・出力側に接続されたタップ重み付け回路６．
７，８、タップ重み付け回路６，７．８の出力を加算す
る加算回路９とより成る。タップ重み付け回路６，７．
８の各タップの重みが制御回路５１により制御される。

Ａ／Ｄ変換器３の機能を第４図に示す。これは変調振幅
が４値で構成される例である。４値だから２系列のデー
タ列を変調できる。この図の場合では２系列のデータが
（０，Ｏ）、（０，１）。

（１，０）、　　（１，１）のとき各々変調レベル（ｄ
）。

（Ｃ）、　（ｂ）、　（ａ）になるように変調される。

従って、Ａ／Ｄ変換器３では復調器２で復調された信号
レベルが（ａ）の付近なら（１，ＩＬ（ｂ）の付近なら
（１゜Ｏ）と識別される。ところで復調波形は伝送中に
フェージングなどの種々の歪を受けるから、例えばレベ
ル（ａ）で送っても受信レベルは（ａ）からずれる。

このずれの量を表わすのがバス３以下であり、例えば受
信レベルが（ａ）より大きければ、バス３が“ｌ”で、
さらにその中で特に大きければバス４が“ｌｏ“のよう
になる。つまりここではパスの番号の大きい方が、Ａ／
Ｄ変換器３の量子化精度が細かくなるように表示してい
る。

第１図に戻り、トランスバーサルフィルタ１０はＡ／Ｄ
変換器３からのこれらの信号を受けて動作する。Ａ／Ｄ
変換器３が例えば８ビツト構成だとすると、その出力は
８ビット並列信号となる。

前述の４値信号の場合はそのうち上位４ビツトが第４図
でいうバス１〜バス４に対応すると考えればよい。この
Ａ／Ｄ変換器３の出力８ビツトの信号は重み付け回路６
で制御信号Ｃ−１に応して、信号変換されて加算回路９
に送られる。この重み付け回路６はディジタル乗算器に
より構成される。

この乗算器は公知のものを用いることができる。

例えばディジタル信号処理の分野で用いられている並列
乗算器や直並列乗算器などを用いればよい。

また重み付け回路７も同様に動作するが、人力信号はｌ
タイムスロット前のディジタル信号、すなわらＡ／Ｄ変
換器３の出力を遅延器４で遅延した出力及び制ｉ１１信
号ＣＯを用いる。重み付け回路８も同様で、さらに１タ
イムスロット前のディジタル信号と、制ｉ２１信号Ｃ１
を用いる。加算回路９では重み付け回路６，７．８の出
力（８号を加算することにより、等化された信号が出力
される。もっとも、この中の加算回路９や重み付け回路
６〜８はこの補数演算されるのでＡ／Ｄ変換器３の出力
のうち、パスｌの信号はビット反転してからトランスバ
ーサルフィルタ１０に人力される。

このトランスバーサルフィルタ１０が正確に動作するた
めには、制御信号Ｃ−１−Ｃ１が正確に生成されること
が必要であるが、これはトランスバーサルフィルタ制御
回路５１が生成する。この発明は特にこの制御回路に関
するものであるので、以下詳細に説明する。

第５図は従来のＺＦ法（Ｚｅｒ（＋−Ｆｏｒｃｉｎｇ法
）による制御回路を示す。誤差信号入力側子ＩＬ識別信
号入力側子１２はそれぞれ１タイムスロット遅延回路１
３．１４に接続され、誤差信号と、その遅延されたもの
と、識別信号と、その遅延されたものとがｌビット乗算
器１５．．１６．１７で乗算され、その乗算出力はラン
チ１８〜２０にラッチされ、ラッチ１８〜２０の出力は
積分器２１〜２３でそれぞれ積分される。積分器２１〜
２３はディジタル的にはアップダウンカウンタで構成さ
れる。

この積分器２１〜２３の各出力が制御出力である。

４値信号の場合、符号量干渉の方向（ＩＩ性）を表わす
パス３の信号（第４図参照）を誤差信号として誤差信号
入力側子１１に人力し、信号の極性を表わすパスｌの信
号（第４図参照）を識別信号として識別信号入力側子１
２に人力する。それらを各々ｌタイムスロットの遅延回
路を通し、それぞれ異なるタイムスロットの誤差信号と
識別信号との積をとる。各々は１ビ、トだから、この積
は１ビツト乗算でよい。この乗算出力をタイムスロット
毎にラッチし、それを所要タイムスロット分積分して、
制御Ｂ信号を生成する。

しかし、このＺＦ法はすべてのタイムスロットの識別信
号と誤差信号を用いているために符号量干渉が大きくな
ると、誤差信号が誤りをおこし、誤った制御動作をする
場合がある。これはバス３はパスｌに比べて細かいレベ
ルの判定となるので、少しの符号量干渉でも誤り易いか
らである。

このＺＦ法の欠点を除去するものとしてＭＬＥ法が提案
されている。これは誤差信号としてパス３の信号か第４
図の斜線の領域にあるときにのみ制御動作を行なうもの
である。領域（１）にある信号は常に正の誤差をもち、
領域〔２〕にある信号は常に負の誤差をもつから、誤る
ことはないからである。具体的には第５図に示した回路
でバス３の信号がこの領域（１）又は〔２〕に入ったと
きだけ、ラッチ１８〜２０に読みとりクロツタを送るも
のである。従ってそのときだけ乗算結果が積分器２１〜
２３に送られるので、比較的正確に動作がされる。特に
この方法は非同期状態からの同期引き込み時に引き込み
範囲が広くとれ、好適である。

従って、同期引き込み時または同期保持時の符号量干渉
量が大きい時にはＭＬＥ法が採用され、同期保持時の符
号量干渉量が小さいときはＺＦ法が採用されるというこ
とが多かった。そのため、同期引き込み特性や集束性は
比較的良好であるが、制ｊ１の応答性は改善されないと
いう欠点は残っていた。

（発明が解決しようとする課題） この発明の目的は、従来技術の有する上記欠点を解決し
、同期引き込み特性は勿論、応答特性および収束特性に
優れ、すべてディジタル回路で構成するトランスバーサ
ルフィルタ制御回路を提供することにある。

（課題を解決するための手段） この発明は、受信した復調信号を十分な精度を有するＡ
、　／　Ｄ変換器で識別し、その識別信号と誤差信号と
を乗算器で乗算し、その乗算結果と、１タイムスロット
前の乗算結果とを加算回路で加算し、受信信号の非同期
を非同期検出回路で検出し、その検出出力により乗算器
の出力を零に切り替えて加算回路へ供給し、かつ乗算出
力を加算回路に入力する際、符号量干渉量の大小により
入力位置をビット切り替え器で自動的に切り換え入力信
号の振幅を可変できることを主要な特徴とする。上記識
別信号と誤差信号は従来は１ビツトだけを用いていたの
をここでは多ビットにして、より精密な制御を行なう。

従来の技術に対して、信号および誤差信号の大きさを考
慮した乗算と、積分用加算回路の入力側を零に切り替え
るＭＬＥ構成法と、符号量子装置を検出し積分用加算回
路に入力する乗算出力の大きさを変えることが従来と異
なる。

（作　用） この発明のトランスバーサルフィルタ制御回路は、大き
さを含む識別信号と誤差信号の相関検出をおこなうため
高精度で収束特性に優れた制ｊ１υが可能である。また
積分用加算回路においては、乗算出力を１タイムスロッ
ト前の加算結果に比べ小さい振幅で加算することにより
安定な積分出方が得られる。さらに符号量干渉量の大き
さに応じて加算回路に入力する乗算出力の振幅を可変に
することで応答特性を向上できる。

（実施例） 第１図にこの発明の実施例を示す。誤差信号入力側子５
２にはトランスバーサルフィルタ１ｏの出力のうちの誤
差分が入力される。例えば４値信号からバス３以下の信
号が人力される。ピント数は多ビット（パス３〜パスＮ
）が人力され、１ビツトが入力される従来例とは異なる
。なお、この回路は２の補数演算をするから、誤差信号
のうちバス３の信号はビット反転してから人力される。

識別信号入力側子５３にはＡ／Ｄ変換器３の出力中の、
パスｌからバスＭが入力される。パスｌだけは従来例と
同様にビット反転した後に入力される。

入力側子５２．５３にそれぞれｌタイムスロットの遅延
回路２６．２７が接続される。遅延回路２６は誤差信号
の構成ビット数分、ここの例ではパス３からパスＮまで
だから（Ｎ−２）ビット分のパラレル人力、パラレル出
力の遅延回路である。遅延回路２７は同様に識別信号の
ビット数の分、例えばＭピントパラレル人出力のもので
ある。誤差信号と識別信号とを乗算する多ビｙ）乗算器
２８〜３０が設けられ、これら乗算出力は、トランスバ
ーサルフィルタからの誤差信号で動作するコントロール
回路３１〜３３で後述のように処理されて加算回路３４
〜３６へ供給される。加算回路３４〜３６は加算結果を
累加算して積分を行うものである。

この回路も基本的には従来の回路と同様に、タイムスロ
フトの異なる識別信号と誤差信号の積をとり、それをコ
ントロール回路で処理し、所要の長さで積分して、制御
信号を生成するものである。

但し、入力信号が多ビツト構成であることや、誤差信号
の内容が従来とは異なるので、動作は相当従来とは異な
る。特にコントロール回路３１〜３３は従来とはまった
く異なり、この発明の特徴ともなっているので、以下、
これを証明する。

第２図はコントロール回路と加算回路の構成を表わした
ものである。可変振幅回路３７は誤差信号の大きさに応
じて乗算結果の大きさを可変する機能をもつもので、具
体的には誤差量が大きい場合には乗算結果の振幅を大き
くして、大きな制御信号を出力してトランスバーサルフ
ィルタｌＯの制御量を大きくし、誤差量が小さい場合に
は逆にして制御量を小さくするように動作する。この回
路３７は誤差量検出回路３９とビット切り替え器３８に
よって構成される。誤差量検出回路３９は復調信号レベ
ルの基準レベル（第４図では（ａｌ〜（ｄ）のレベル）
からのずれを検出する回路であり、トランスバーサルフ
ィルタ出力のうち誤差分パス３〜パスＮの値そのもので
ある。ビット切り替え器３８は乗算結果を、誤差量検出
回路３９で検出された誤差量に応じてＭＳＢ側にずらし
たり、ＬＳＢ側にずらしたりして、２倍又は２−１倍単
位で乗算結果の振幅を変化させるものである。入力ビツ
ト数を例えばにビットとすると、出力ピント数はＭピン
トであり、Ｍ≧にである。多ビントスイッナ４０は、同
期／非同朋検出回路４１からの信号が非同期を示し、か
つ誤差量が最大誤差領域（第４図のパス３の斜線領域（
１）、（２）以外であることを示す場合に加算回路３４
〜３６の入力側をビット切り替え器３日の出力側から切
り離して、接地（零）にするものである。従って非同期
で最大誤差領域外のときは加算回路３４〜３６への人力
はないので、加算回路３４〜３６の出力は一定値を保持
することになる。非同期とは受信側での搬送波同期検波
回路が非同期となって、正常に動作しない状態のことを
いい、そのときには誤差信号が最大誤差領域外の場合は
トランスバーサルフィルタへの制御信号は同一値を保持
し、最大誤差領域の場合はビット切り替え器３８の出力
が加算回路３４〜３６へ供給されて、制御信号が変化し
、従来のＭＬＥ動作をするように制御される。同期時に
はスイッチ４０はオンとなり、ピント切り替え器３８の
出力が加算回路３４〜３６で加算され、トランスバーサ
ルフィルタ１０への制御信号の大きさは変化し、正常な
制御動作になる。

加算回路３４〜３６は多ピントカウンタであり、その容
量は設計により適宜設定できる。通常は大力ビット数が
Ｍビットのときはそれより大きいＬビット（Ｌ≧Ｍ）の
出力になるように構成される。

これは出力ビットが帰還されるので、積分器として動作
する。

なお、上記の実施例ではデータ信号のクロック周期つま
りｌタイムスロットに相当する遅延量′ｒの遅延回路を
用い、かつ全タップＣ−１〜Ｃ１を線形加算する線形ト
ランスバーサルフィルタについて説明したが、Ｔ／ｎ（
ｎ：自然数）の遅延回路で構成される公知のフラクシッ
ナルタイプ、及び、判定した信号をフィルタに人力し受
信信号と加算する公知の判定帰還形等化器に対してもこ
の発明は適用できる。

（発明の効果） 以上説明したように、この発明のトランスバーサルフィ
ルタ制御回路は極性（方向）のみならず大きさの情報を
含んだ識別信号と誤差信号の相関検出を行なっているた
め、従来の方向だけで処理する場合よりも収束特性の向
上が図れ、誤差量の大小により積分用加算回路に人力す
る識別信号と誤差信号の乗算出力の振幅を可変し、誤差
量が小さい場合は乗算出力の振幅を小さくして制′４１
−信号の変動を小さくし、制御ｎが安定化し、誤差量が
大きい場合は乗算出力の振幅を太き（して制御を大きく
して高速化（応答特性の向上）を図る。また、積分用加
算回路の人力信号を零にするＭＬＥ法を併用することに
より引き込み範囲を拡大できる。

【図面の簡単な説明】

第１図はこの発明実施例のトランスバーサルフィルタ制
御Ｂ回路を示すブロック図、第２図は第１図中のコント
ロール回路の具体例を示すブロック図、第３図は従来の
トランスバーサルフィルタを示すブロック図、第４図は
４値振幅信号をＡ／Ｄ変換器により識別したときの人出
力関係を示す図、第５図は従来のトランスバーサルフィ
ルタ制御回路を示すブロック図である。

Claims (1)

【特許請求の範囲】
1. （１）受信データが入力される従属接続された複数の遅
   延素子と、この複数の遅延素子の各入力点および各出力
   点に入力点が接続された複数の重み付け回路と、この複
   数の重み付け回路の出力点の信号を合成する第１加算回
   路とを含むトランスバーサルフィルタにおいて、 前記受信データの送信データの推定値に対するずれの極
   性及びその大きさを示す誤差信号と前記トランスバーサ
   ルフィルタの入力側から得る極性及び大きさを示す識別
   信号との乗算を行なう乗算器と、 その乗算器の出力と１タイムスロット前の乗算結果を加
   算する第２加算回路と、 受信信号の同期、非同期を推定する非同期検出回路と、 その非同期検出回路判定結果により非同期時に前記乗算
   器の出力を零に切り替えて前記第２加算回路へ供給する
   スイッチと、 受信データの基準レベルに対する誤差量の大小により前
   記乗算器の出力の振幅を可変するために前記第２加算回
   路への入力桁の位置を変えるビット切り替え器とを具備
   し、前記第２加算回路の出力の上位Ｋビットを出力信号
   とすることを特徴とするトランスバーサルフィルタ制御
   回路。