JP2606540B2

JP2606540B2 - 波形等化器

Info

Publication number: JP2606540B2
Application number: JP4357315A
Authority: JP
Inventors: 一郎金子
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-12-24
Filing date: 1992-12-24
Publication date: 1997-05-07
Anticipated expiration: 2012-05-07
Also published as: JPH06197033A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル無線通信にお
いて伝送路歪を除去する波形等化器に関し、特にトラン
スバーサルフィルタを用いた波形等化器に関する。

【０００２】

【従来の技術】従来、デジタル無線通信においては、無
線区間における搬送波の直接波と反射波との干渉（フェ
ージング）による伝送路歪が生じ、これを除去するため
に波形等化器が用いられている。図８は、このような波
形等化器の一例を示す図であり、タップ数が５個のトラ
ンスバーサルフィルタで構成されるものである。ここで
受信信号１０１は、送信側でデジタル変調されており、
復調回路１へ送出されている。復調回路１は受信信号１
０１を入力すると、復調、識別し、量子化された復調ベ
ースバンド・デジタル信号１０２をトランスバーサルフ
ィルタ回路２と第１の遅延回路７とに出力する。トラン
スバーサルフィルタ回路２は、復調ベースバンド・デジ
タル信号１０２を波形整形し等化出力信号１０３として
出力する。この等化出力信号１０３は、主信号として後
続の信号処理部へ出力されると共に、誤差信号生成回路
３に対しても出力される。

【０００３】誤差信号生成回路３は、等化出力信号１０
３と受信歪みの無い理想的な信号との残留誤差成分を検
出し、これを誤差信号１０４として相関回路４へ出力す
る。一方、第１の遅延回路７は、復調ベースバンド・デ
ジタル信号１０２を入力すると、これを遅延して誤差信
号１０４と相関タイミングを合わせた相関用信号１０８
を出力する。相関回路４は、相関用信号１０８と誤差信
号１０４とを入力すると、双方の信号の間の相関演算を
各タップ制御タイミングに応じて行う。

【０００４】ここで相関演算を簡単にするために、演算
に用いる信号を相関用信号１０８のＭＳＢ（最上位ビッ
ト）と誤差信号１０４のＭＳＢとに限定すると、両信号
の極性が一致したときには相関結果は「１」、一致しな
いときには相関結果は「０」の信号が相関回路４の出力
信号１０５として可逆計数回路５へ出力される。可逆計
数回路５は２０段（±２²⁰まで計数可能）の計数回路で
あり、相関回路４の出力信号１０５が「１」のときには
＋１を計数し、「０」のときには−１を計数する。な
お、可逆計数回路５の２０ビットの出力中、上位１０ビ
ットはトランスバーサルフィルタ回路２のタップ係数１
０６として出力される。ここで、可逆係数回路５の段数
を２０段と大きな段数に設定したのは、デジタル無線通
信の伝送路でフェージングの無い場合や変化のゆるやか
なフェージングが発生する場合に対処するためであり、
このような場合トランスバーサルフィルタ回路２のタッ
プ係数は、係数が変化することにより生じるノイズ成分
を抑圧するためにきめ細かな係数制御が行われる。

【０００５】

【発明が解決しようとする課題】しかし、伝送路で変化
の速いフェージングが発生し、波形歪が急速に変化する
場合は、これに追従するためにタップ係数を高速で変化
させて迅速な等化作用を行う必要がある。従来は２０段
の段数を有する可逆係数回路でタップ係数を出力してい
るため、タップ係数の出力の変化が遅く、したがって、
波形歪の急速変化に対し追従能力が低下するという問題
があった。

【０００６】したがって本発明は、伝送路の波形歪の急
速変化に追従可能な波形等化器を提供することを目的と
する。

【０００７】

【課題を解決するための手段】このような課題を解決す
るために本発明は、伝送路歪を受けた信号を入力して復
調を行い量子化されたデータ信号として出力する復調回
路と、このデータ信号を入力し上記伝送路歪を除去する
タップ係数可変のトランスバーサルフィルタ回路と、こ
のトランスバーサルフィルタ回路の出力と内部で生成さ
れる伝送路歪の無い信号との差を検出し誤差信号として
出力する誤差信号生成回路と、量子化されたデータ信号
またはトランスバーサルフィルタ回路の出力信号を誤差
信号のタイミングに合致させる第１の遅延回路と、誤差
信号と第１の遅延回路の出力の象限信号成分との相関検
出を行い，相関の有無を２値信号として出力する相関回
路と、相関回路から出力される２値信号にしたがって可
逆計数を行う段数可変の可逆計数回路と、可逆計数器，
第２の遅延回路，分周回路及びラッチ回路からなり相関
回路の出力を所定時間平均化しその平均出力にしたがっ
て可逆計数回路の段数を制御する相関信号平均回路とを
備えたものである。

【０００８】

【作用】伝送路歪を受けた信号を入力して歪を除去する
トランスバーサルフィルタ回路の出力信号と伝送路歪の
無い信号との差を検出して誤差信号とし、トランスバー
サルフィルタ回路の出力信号を遅延回路により遅延させ
て誤差信号のタイミングと一致させ、タイミングの一致
した誤差信号と遅延回路の出力の象限信号成分との相関
の有無を２値信号として検出すると共に、検出された２
値信号にしたがって可逆計数回路の計数を行い、かつ可
逆計数回路の段数は相関回路の出力の平均値にしたがっ
て制御する。

【０００９】

【実施例】以下、本発明について図面を参照して説明す
る。図１は本発明に係る波形等化器の一実施例を示すブ
ロック図である。同図において、１は復調回路、２はト
ランスバーサルフィルタ回路、３は誤差信号生成回路、
４は相関回路、６は相関信号平均回路（以下、平均回
路）、７は第１の遅延回路、８は段数可変の可逆計数回
路である。

【００１０】次にこの波形等化器の概略の動作について
説明する。受信信号１０１は、送信側でデジタル変調さ
れ復調回路１へ送出されている。復調回路１は受信信号
１０１を入力すると、復調、識別し、量子化された復調
ベースバンド・デジタル信号１０２をトランスバーサル
フィルタ回路２と第１の遅延回路７とに出力する。トラ
ンスバーサルフィルタ回路２は、復調ベースバンド・デ
ジタル信号１０２を波形整形し等化出力信号１０３とし
て出力する。この等化出力信号１０３は、主信号として
後続の信号処理部へ出力されると共に、誤差信号生成回
路３に対しても出力される。

【００１１】誤差信号生成回路３は、等化出力信号１０
３と受信歪みの無い理想的な信号との残留誤差成分を検
出し、誤差信号１０４として相関回路１０４へ出力す
る。第１の遅延回路７は、復調ベースバンド・デジタル
信号１０２を入力すると、これを遅延して誤差信号１０
４と相関タイミングを合わせた相関用信号１０８を出力
する。相関回路４は、相関用信号１０８と誤差信号１０
４とを入力すると、双方の信号の間の相関演算を各タッ
プ制御タイミングに応じて行う。

【００１２】ここで相関演算を簡単にするため、演算に
用いる信号を相関用信号１０８のＭＳＢと誤差信号１０
４のＭＳＢとに限定すると、両信号の極性が一致したと
き、即ち両信号の象限が一致したときには相関結果は
「１」、一致しないときには相関結果は「０」の信号が
相関回路４の出力信号１０５として平均回路６を介して
可逆計数回路８５へ出力される。段数可変の可逆計数回
路８は、１３〜２０段（±２¹³〜２²⁰まで計数可能）の
計数回路であり、相関回路４の出力信号１０５が「１」
のときには＋１を計数し、「０」のときには−１を計数
する。また、平均回路６から出力される段数制御信号１
０７によって可逆計数回路８の段数が制御される。

【００１３】このような段数制御の一例を示すと、段数
制御信号１０７の１０進値が「０」の場合は２０段（±
２²⁰まで計数可能）に、段数制御信号１０７の１０進値
が「１」の場合は１９段（±２¹⁹まで計数可能）に、以
下同様に、段数制御信号１０７の１０進値が「２」〜
「７」の場合は１８〜１３段（±２¹⁸〜２¹³まで計数可
能）に段数が設定される。この段数設定された可逆計数
回路８の１３〜２０ビットの出力中、上位１０ビットは
トランスバーサルフィルタ回路２のタップ係数１０６と
して出力される。この結果、タップ係数１０６の最下位
ビットが変化するまでの最小の計数時間は、計数タイミ
ングクロック周期をＴとすると、段数が２０段のときに
２¹⁰Ｔ、段数が１３段のときに２¹³Ｔとなり、段数が１
３段の場合の方が計数時間は１２８（２¹⁰／２¹³＝２⁷
Ｔ）倍短くなる。したがって、後述するように、伝送路
で速いフェージングが発生した場合にその追従能力が大
幅に向上する。

【００１４】次に図２は平均回路６のうち、１タップ分
の回路の実施例を示す図である。これは、相関回路４の
出力信号を２⁷ （＝１２８）クロック分平均化してその
結果により可逆計数回路８を制御する平均回路である。
ここで、入力である相関回路４の出力信号１０５は、７
段（±２⁷ ）まで計数可能な７段可逆計数器（以下、可
逆計数器）６１の計数信号であり、出力信号１０５が
「１」のときに＋１を計数し、「０」のときには−１を
計数する。また、計数タイミング用のクロック信号６０
１が可逆計数器６１に出力されて計数タイミングの制御
が行われる。計数タイミング用のクロック信号６０１は
分周回路６４に対しても送出され、クロック分周が行わ
れた後、計数タイミング用クロック信号６０１の２⁷ ク
ロック中、１クロック分のパルス信号を有する信号６０
２を出力する。このパルス信号６０２は、第２の遅延回
路６３にも出力され計数タイミングクロック信号６０１
の１／２周期分遅延したリセット信号６０３が出力され
る。このリセット信号６０３は、可逆計数器６１へ出力
され、リセット信号中のパルスのタイミングに合わせて
可逆計数器６１の計数リセットを行う。

【００１５】ここで、可逆計数器６１の８ビットの出力
（ＳＩＧＮ，２⁶ 〜２⁰ ）のうち、２⁶ ，２⁵ ，２⁴ の
桁の３ビット出力6046，6045，6044がラッチ回路６２へ
送出され、ラッチ回路６２は、パルス信号６０２のタイ
ミングによりラッチ動作を行い、３ビットの段数制御信
号１０７を出力する。

【００１６】次に図３は、図２に示す平均回路６内の可
逆計数器６１の出力信号6046，6045，6044，・・・，60
40、計数タイミング用のクロック信号６０１、リセット
信号６０３、ラッチ回路６２のラッチ用パルス信号６０
２、ラッチ出力，つまり段数制御信号１０７のそれぞれ
のタイミングを示すタイミングチャートである。このタ
イミングチャートの例は、相関回路４の出力信号１０５
において「１」の相関結果が続く例である。このとき、
可逆計数器６１は、リセット信号６０３のリセットパル
ス立ち下がり後、（２⁷ −１）回の計数を行う。そして
計数結果（２⁷ −１）の出力後、上位３ビット（２⁶ ，
２⁵ ，２⁴ ）の出力がパルス信号６０２の立ち上がりに
したがってラッチされ、１０進値で「７」を示す３ビッ
トの段数制御信号１０７を出力する。

【００１７】次に図４は、平均回路６のうち、１タップ
分の回路の第２の実施例を示す図である。これは、図２
に示される平均回路の出力に或しきい値との比較を行う
比較回路６５を設け、その比較結果により可逆計数回路
８の段数を制御するものである。ここで、相関回路４の
出力信号１０５の入力からラッチ回路６２の出力6051〜
6053までの動作は既に図２において説明したとおりであ
るので、ここではその説明を省略する。ラッチ回路６２
の３ビット出力6051〜6053は、比較回路６５に送出さ
れ、或３ビットのしきい値と比較された後「０」（小さ
い）または「１」（等しいかまたは大きい）の２値信号
を比較結果信号６０６として段数設定回路６６に出力す
る。段数決定回路６６は、可逆計数回路８の段数を１３
段から２０段までの範囲内で、比較結果信号６０６が
「０」のときには１段減少し、「１」の時には１段増加
させる動作を行い、設定された段数を段数制御信号１０
７として出力する。

【００１８】次に、図５は、図２に示す平均回路の計数
結果により段数を制御する制御方法の第１の例を説明す
る図であり、３ビットの段数制御信号１０７の値にした
がって可逆計数回路８の段数を８段階制御する場合の可
逆計数器６１の計数結果または段数制御信号１０７の出
力と可逆計数回路８の段数との関係を示したものであ
る。ここで、可逆計数器６１の計数結果が「０」に近い
ほど可逆計数回路８は最大の段数で計数を行い、計数結
果の絶対値が大きくなるほど可逆計数回路８は少ない段
数で計数を行うことがわかる。

【００１９】次に、図６は、図２に示す平均回路の計数
結果により段数を制御する制御方法の第２の例を説明す
る図であり、３ビットの段数制御信号１０７の値にした
がって可逆計数回路８の段数を４段階制御するときの可
逆計数器６１の計数結果または段数制御信号１０７の出
力と可逆計数回路８の段数との関係を示したものであ
る。このように、図２で示す平均回路６を用いて可逆計
数回路８の様々な段数制御を行うことが可能になる。

【００２０】また、図７は図４に示す平均回路６の計数
結果により段数を制御する制御方法の例を示す図であ
り、しきい値Ｎ_T の値にしたがって可逆計数回路８の段
数制御を行うときの可逆計数器６１の計数結果または段
数制御信号１０７の出力（ラッチ回路６２の出力）と比
較結果信号６０６との関係を示したものである。この例
ではしきい値Ｎ_T は１個であるが、しきい値を複数設定
して計数値が大きい場合に変化させる段数を増やすこと
もできる。以上の例は、図２または図４で示される７段
の可逆計数器６１を用いて構成した平均回路の例である
が、可逆計数器６１の段数を変えることにより様々な平
均回路を構成することも可能である。

【００２１】このように本波形等化器は、受信信号と波
形等化後の残留誤差信号との相関結果を或一定時間平均
化して、相関結果を可逆計数する段数可変の可逆計数回
路の段数を、正相関，負相関が殆ど等しい確率で発生す
る場合に最も大きく、また正相関，負相関が不等確率で
発生するにしたがって小さく制御することにより次の２
つの効果を生じる。即ち第１の効果として、伝送路でフ
ェージングが無いとき、或いは非常にゆるやかなフェー
ジングが発生したときには、相関結果が正，負等確率で
発生し、この場合、従来の波形等化器と同様、計数回路
の段数が最大の２０段に設定され、きめ細かいタップ係
数制御が行われるため、タップ係数が変動することによ
る信号への雑音付加が少なくなり受信信号の品質が良好
に保たれる。また、第２の効果として、伝送路で速いフ
ェージングが発生して相関結果が正，負いずれかに片寄
る場合は、計数回路の段数が最小の１３段まで小さく設
定され、このときタップ係数の変化速度は従来のものに
比べて最大１２８倍（２²⁰／２¹³＝２⁷ ）となるため、
フェージングに対する追従性は従来にくらべ最大１２８
倍となる。

【００２２】

【発明の効果】以上説明したように、本発明によれば、
伝送路歪を受けた信号を入力して歪を除去するトランス
バーサルフィルタ回路の出力信号と伝送路歪の無い信号
との差を検出して誤差信号とし、トランスバーサルフィ
ルタ回路の出力信号を遅延回路により遅延させて誤差信
号のタイミングと一致させ、タイミングの一致した誤差
信号と遅延回路の出力の象限信号成分との相関の有無を
２値信号として検出すると共に、検出された２値信号に
したがって可逆計数回路の計数を行い、かつ可逆計数回
路の段数は相関回路の出力の平均値にしたがって制御す
ることにより、伝送路で変化の速いフェージングが発生
し、波形歪が急速に変化するような場合には、可逆計数
回路の段数が最小の段数まで設定できることから、タッ
プ係数を高速で変化させることができ、したがって波形
歪の急速変動に対し追従能力が向上するという効果があ
る。

【図面の簡単な説明】

【図１】本発明に係る波形等化器の一実施例を示すブロ
ック図である。

【図２】上記波形等化器を構成する平均回路の第１の実
施例を示すブロック図である。

【図３】上記平均回路の各部のタイミングを示すタイミ
ングチャートである。

【図４】上記平均回路の第２の実施例を示すブロック図
である。

【図５】第１の実施例の平均回路を用いたときの可逆計
数器の計数結果または段数制御信号と可逆計数回路の段
数の関係を説明する図である。

【図６】第１の実施例の平均回路を用いたときの可逆計
数器の計数結果または段数制御信号と可逆計数回路の段
数の関係を説明する図である。

【図７】第２の実施例の平均回路を用いたときの可逆計
数器の計数結果または段数制御信号と比較結果信号の関
係を説明する図である。

【図８】従来の波形等化器のブロック図である。

【符号の説明】

１復調回路２トランスバーサルフィルタ回路３誤差信号生成回路４相関回路６相関信号平均回路７第１の遅延回路８可逆計数回路６１７段可逆計数器６２ラッチ回路６３第２の遅延回路６４分周回路６５比較回路６６段数設定回路

Claims

(57)【特許請求の範囲】

【請求項１】デジタル無線通信における伝送路歪を受
けた信号を入力して複数のタップを有するトランスバー
サルフィルタを用い前記伝送路歪を除去する波形等化器
において、前記伝送路歪を受けた信号を入力して復調を行い量子化
されたデータ信号として出力する復調回路と、このデー
タ信号を入力し前記伝送路歪を除去するタップ係数可変
のトランスバーサルフィルタ回路と、このトランスバー
サルフィルタ回路の出力と内部で生成される伝送路歪の
無い信号との差を検出し誤差信号として出力する誤差信
号生成回路と、前記量子化されたデータ信号または前記
トランスバーサルフィルタ回路の出力信号を前記誤差信
号のタイミングに合致させる第１の遅延回路と、前記誤
差信号と前記第１の遅延回路の出力の象限信号成分との
相関検出を行い，相関の有無を２値信号として出力する
相関回路と、この相関回路から出力される２値信号にし
たがって可逆計数を行う段数可変の可逆計数回路と、可
逆計数器，第２の遅延回路，分周回路及びラッチ回路か
らなり前記相関回路の出力を所定時間平均化しその平均
出力にしたがって前記可逆計数回路の段数を制御する相
関信号平均回路とを備えたことを特徴とする波形等化
器。