JP2827197B2 - 無線データ伝送システム - Google Patents
無線データ伝送システムInfo
- Publication number
- JP2827197B2 JP2827197B2 JP50461786A JP50461786A JP2827197B2 JP 2827197 B2 JP2827197 B2 JP 2827197B2 JP 50461786 A JP50461786 A JP 50461786A JP 50461786 A JP50461786 A JP 50461786A JP 2827197 B2 JP2827197 B2 JP 2827197B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- tap
- phase
- quadrature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は多値振幅変調を行なう無線データ伝送システ
ムに関し、更に詳しく言えば、重み付け回路制御信号の
モード切換えを行ない得るようにしたトランスバーサル
形自動等化器を有する無線データ伝送システムに関す
る。 背景技術 無線データ伝送システムに於いては、空間の状態等に
より電波が異なる経路を通る為に、多重波干渉を起こし
てフェージングが生じる。このフェージングによって無
線伝搬路の周波数特性が変化して、波形歪による符号間
干渉が生じる。従って、この符号間干渉を除去する自動
等化器が必要となる。この自動等化器として、時間領域
で制御するトランスバーサル形自動等化器が多く使用さ
れている。 このトランスバーサル形自動等化器はその重み付け回
路のタップ制御（重み付け制御）を行なって等化機能の
自動制御を行なっている。従って、その制御の良し悪し
が制御特性の良し悪しに直接関係して来ることになるの
で、タップ制御性能を向上させることが重要なことにな
る。これに加えて、トランスバーサル形自動等化器にお
いてもその集積回路化が進められており、これに歩調を
合わせ得るようにタップ制御系回路規模の縮小に役立ち
得る回路形式の開発が望まれている。 トランスバーサル形自動等化器は、入力信号を順次遅
延させるシフトレジスタや遅延線等のタップ付の遅延手
段と、各タップに接続した乗算器と、各乗算器の出力を
加算する加算器と、加算器の出力レベル識別を行う識別
器と、符号間干渉量に対応した誤差信号を検出し、誤差
信号を相関器に加えて符号間干渉量を推定し、乗算器を
制御するタップ重み付け制御手段とを備えているもので
ある。 識別器では、加算出力のレベル識別を行うと共に、識
別時点に於ける必要とする信号レベルとの誤差を検出
し、この誤差が識別時点の前後のどのパルスから生じた
ものであるかを、相関器によって検出し、符号間干渉を
与えているパルスに対する重み付け（乗算器の係数）を
制御して、誤差を零とするものである。 そしてトランスバーサル形自動等化器におけるタップ
重み付け制御には上記の制御を行なうノーマルモード
と、主タップ重み付けは基準の値に固定し主タップ以外
のタップの重み付けを零にして等化を行なわないように
するリセットモードの２つのモードがあり、等化状態に
応じて切換えるようになっている。 従来、このモード切換制御は、伝送データのフレーム
毎に挿入されているフレーム信号が所定の値ではなく誤
って識別される数を積算し、その積算値を用いて行なう
ものであった。 しかしながら上述のようなモード切換制御では、積算
されるパルス数がかなり大きな値にならないと、モード
切換えを制御し得るに足りる信号として取り出せないこ
とから、モード切換制御を細かく行なうことが不可能で
あり、そのためタップ重み付け制御性能の改善に十分な
ものとは言えないものである。又、フレーム同期が必要
のためそのタップ重み付け制御回路の規模も大きくなっ
てしまうという欠点がある。 そこで、簡単な付加回路で常に回線の状態を把持でき
るように、特開昭61−5658号公報に示されるように、デ
ータのビット数より細かく多値信号のレベルを識別して
データのビット数より多いビット数のディジタル信号を
出力する識別器を用い、この余分のビットを用いて擬似
誤り信号を発生し、その擬似誤り信号を発生頻度により
タップ重み付け制御を行なうことが考えられる。 しかし、この擬似誤り信号の発生頻度は伝送データよ
り細かく識別したディジタル値を用いているため等化状
態に大きく影響される。よって、回線の劣化によってタ
ップの重み付けが異常な値になったトランスバーサル形
自動等化器をリセットモードにして無等化状態にした時
に、かえって擬似誤り信号の発生頻度が低くなり、回線
が良くなったと誤って判断し、リセットモードからノー
マルモードへ戻してしまう場合がある。この場合、実際
には回線は良くなっていないため、再びリセットモード
に移行される。即ち、ノーマルモードとリセットモード
を繰り返す不安定な制御状態になり、これに併い回線品
質の判定が頻繁に変わってしまうという問題点がある。 更に、従来のトランスバーサル形自動等化器に於いて
は、フェージングが徐々に大きくなってビット誤り率が
大きくなった時と、反対に回線断或いはそれに近い状態
のビット誤り率から次第にフェージングが小さくなって
ビット誤り率が小さくなった時とでは、耐歪周波数特性
が大きく異なり、ヒステリシス特性を示すものとなる。
即ち、同一のビット誤り率の受信状態であっても、ビッ
ト誤り率が小さい状態から大きい状態に移行する場合
は、自動等化動作が行われるが、その反対に、ビット誤
り率が大きい状態からビット誤り率が小さい状態に移行
する場合には、自動等化動作が行われない範囲が生じる
という不都合があった。 発明の開示 本発明は上記従来技術の問題点に鑑み、無線データ伝
送システムにおけるトランスバーサル形自動等化器の制
御モードの切換制御を簡単な回路で細かくかつ安定に行
なわせることを第１の目的とし、更に対歪周波数特性の
ヒステリシスを少なくすることを第２の目的としてい
る。 本発明では上記目的を達成するため、送信装置はｎビ
ットの伝送データを多値信号に変換し振幅変調して無線
信号として送信し、受信装置はこの無線信号を受信し復
調して得た多値信号を識別してｎ＋ｍビットに変換し、
下位のｍビットを用いて発生させた擬似誤りパルスの発
生頻度により複数の制御モード例えばノーマルモードと
リセットモードの切換えを行ない、一方から他方へ切換
える閾値とその逆の切換えの閾値とを異ならせるように
して上記第１の目的を達成するとともに、更にノーマル
モードとリセットモードの間に最大レベル誤差（MLE）
信号を用いて主として主タップの制御を行なうMLEモー
ドを設けることにより、上記第２の目的を達成する。 図面の簡単な説明 第１図は本発明が適用されるシステムの例の送信部の
ブロック図、 第２図は本発明が適用されるシステムの例の受信部の
ブロック図、 第３図はトランスバーサルフィルタのブロック図、 第４図は第１の実施例におけるタップ重み付け制御回
路のブロック図、 第５図は第１の実施例における制御モード切換回路の
ブロック図、 第６図は識別器における入力レベルと出力ビットの関
係を示す図、 第７図はビット誤り率と積分器出力電圧の関係を示す
グラフ、 第８図はノーマルモードとリセットモードのモード切
換えを示す図、 第９図は第２の実施例における制御モード切換回路の
ブロック図、 第10図は第２の実施例におけるタップ重み付け制御回
路のブロック図、 第11図はノーマルモード、MLEモードおよびリセット
モードのモード切換えを示す図、 第12図はMLE制御部のブロック図、 第13図は第12図の各部の波形図、 第14図は耐歪周波数特性を示す図である。 第１の実施例 第１図および第２図は本発明が適用されるシステムの
例を示すものであり、第１図は送信部、第２図は受信部
のブロック図である。 このシステムは64値直交振幅変調（64−QAM）を用い
ている。 第１図においてディジタル−アナログ変換器11−Ｉお
よび11−Ｑはそれぞれ同相チャネル（Ｉ−ch）の３ビッ
トの伝送データD I1,D I2,D I3および直交チャネル（Ｑ
−ch）の３ビットの伝送データD Q1,D Q2,D Q3を入力
し、それぞれ８値信号に変換して出力する。抵域濾波器
12−Ｉおよび12−Ｑはそれぞれ該８値信号を入力し、高
周波成分が除去され濾波された８値信号を、それぞれ変
調器13−Ｉおよび13−Ｑへ出力する。 一方、搬送波発振器17は搬送波を発生し90゜ハイブリ
ッド16へ出力する。90゜ハイブリッド16は該搬送波を互
いに90゜位相の異なる２つの搬送波に分岐して変調器13
−Ｉおよび13−Ｑへ出力する。 変調器13−Ｉおよび13−Ｑはそれぞれ該分岐された搬
送波を該濾波された８値信号で変調して出力する。ハイ
ブリッド14は該変調器13−Ｉおよび13−Ｑからの変調さ
れた信号を合成して出力する。無線送信機15は該ハイブ
リッド14からの合成された信号を無線信号として送信す
る。 第２図において、無線受信機21は該送信された無線信
号を受信してハイブリッド22へ出力する。ハイブリッド
22は該受信された信号を２つに分岐してそれぞれ復調器
23−Ｉおよび23−Ｑへ出力する。 一方、搬送波再生回路29は受信信号に基いて搬送波を
再生して90゜ハイブリッド20へ出力する。該90゜ハイブ
リッド20は該再生された搬送波をそれぞれ90゜位相の異
なる２つの再生搬送波に分岐して復調器23−Ｉおよび23
−Ｑへ出力する。該復調器23−Ｉおよび23−Ｑはそれぞ
れ該分岐された再生搬送波に基いて該分岐された受信信
号を復調し、それぞれＩ−chおよびＱ−chの８値信号を
出力する。 低域濾波器24−Ｉおよび24−Ｑはそれぞれ復調器23−Ｉ
および23−Ｑからの復調された８値信号の雑音を除去し
て出力する。トランスバーサルフィルタ25は該低域濾波
器24−Ｉおよび24−Ｑからの復調された８値信号の符号
間干渉およびチャネル間の干渉を除去して識別器26−Ｉ
および26−Ｑへ出力する。識別器26−Ｉおよび26−Ｑは
それぞれ該トランスバーサルフィルタ25からのＩ−chお
よびＱ−chの８値信号を識別してそれぞれ３ビットの伝
送データD I1,D I2,D I3およびD Q1,D Q2,D Q3を出力す
るとともに、タップ重み付け制御回路27および制御モー
ド切換回路28へ等化制御のための信号を出力する。タッ
プ重み付け制御回路27は該識別器26−Ｉおよび26−Ｑか
らの信号に基き、該トランスバーサルフィルタ25を制御
して等化を行なう。即ち、トランスバーサルフィルタ2
5、識別器26−Ｉおよび25−Q,タップ重み付け制御回路2
7および制御モード切換回路28はトランスバーサル形自
動等化器を構成する。 第３図は該トランスバーサルフィルタ25の詳細な構成
を示す。 第３図において、遅延手段251−Ｉおよび251−Ｑはそ
れぞれ遅延素子（Ｔ）2511−Ｉ〜2514−Ｉおよび2511−
Ｑ〜2514−Ｑから構成され、重み付け手段252−１〜252
−４はそれぞれ可変利得増幅器2520−Ｉおよび乗算器25
21−Ｉ〜2524−I,乗算器2525−Ｉ〜2529−I,乗算器2525
−Ｑ〜2529−Q,および可変利得増幅器2520−Ｉおよび乗
算器2521−Ｑ〜2524−Ｑから構成される。C1−２〜C1＋
2,C2−２〜C2＋2,C3−２〜C3＋2,C4−２〜C4＋２は各可
変利得増幅器および各乗算器の重み付け信号である。重
み付け手段252−１および252−４には主タップに対応す
る乗算器はなく、可変利得増幅器2520−Ｉおよび2520−
Ｑの利得が直接主タップに対応する出力の大きさを決め
る。よって、可変利得増幅器2520−Ｉおよび2520−Ｑは
等価的にそれぞれ重み付け手段252−１および252−４の
主タップの乗算器に相当する。 Ｉ−chとＱ−chの復調された多値信号IinとQinとは可
変利得増幅器2520−I,2520−Ｑに加えられ、その出力信
号は遅延回路2511−Ｉ〜2514−I,2511−Ｑ〜2514−Ｑに
よって順次遅延され、乗算器2521−Ｉ〜2529−I,2521−
Ｑ〜2529−Ｑを介して同相成分と直交成分とがそれぞれ
加算器253−I,253−Ｑに加えられて加算される。加算器
253−I,253−Ｑによる加算出力信号は第２図の識別器26
−I,26−Ｑに加えられる。 識別器26−I,26−Ｑは、該加算出力信号のレベル識別
を行うものであり、伝送データのビット数より更に下位
の２ビットまで出力できるようになっているものであ
る。例えば、16値QAMに適用した場合は、伝送データは
各チャネル２ビットであるから４ビットの識別出力、64
値QAMに適用した場合は、伝送データは各チャネル３ビ
ットであるから５ビットの識別出力、256値QAMに適用し
た場合は、伝送データは各チャネル４ビットであるから
６ビットの識別出力が得られる構成とするものである。 この実施例に於いては、64値QAMに適用した場合であ
るから、第２図に示すように第１〜第３ビットの識別信
号D I1〜D I3,D Q1〜D Q3を後段の処理回路へ加えると
共に、第１ビットを極性信号SI,SQとし、第４ビットを
誤差信号EI,EQとし、タップ重み付け制御回路27に加え
る。また、Ｉ−chの第４ビットおよび第５ビットD I4,D
I5を制御モード切換回路28に加える。 第４図はタップ重み付け制御回路27の詳細なブロック
図を示す。 第４図において、誤差信号E IおよびE Qはそれぞれ２
つのフリップフロップ（FF）からなるシフトレジスタ27
1−Ｉおよび271−Ｑを介し、それぞれ相関器271−I,273
−Ｑおよび272−Q,273−Ｉの排他的OR（EX−OR）ゲート
2721−Ｉ〜2725−I,2731−Ｑ〜2735−Ｑおよび2721−Ｑ
〜2725−Q,2731−１〜2735−Ｉの一方の入力端子に加え
られる。極性信号S IおよびS Qは通常それぞれスイッチ
274−Ｉおよび274−Ｑを介し４つのフリップフロップか
らなるシフトレジスタ274−Ｉおよび275−Ｑへ加えられ
る。シフトレジスタ275−Ｉおよび275−Ｑはトランスバ
ーサルフィルタ25における遅延部251−I,251−Ｑの各タ
ップの遅延時間と同じ遅延時間の信号を出力し、それぞ
れ相関器271−I,273−I,273−Q,272−Ｑの各EX−ORゲー
トの他の入力端子に加えられる。各EX−ORゲート2721−
Ｉ〜2725−I,2731−Ｉ〜2735−I,2731−Ｑ〜2735−Q,27
21−Ｑ〜2725−Ｑの出力はそれぞれ積分器2761−Ｉ〜27
65−I,2771−Ｉ〜2775−I,2771−Ｑ〜2775−Q,2761−Ｑ
〜2765−Ｑで積分され、それぞれ重み付け信号C1−２〜
C1＋2,C2−２〜C2＋2,C3−２〜C3＋2,C4−２〜C4＋２と
して出力される。 第５図は制御モード切換回路28の詳細なブロック図で
ある。 第５図において、第２図の識別器26−Ｉの第４ビット
D I4および第５ビットD I5は排他的NOR（EX−NOR）ゲー
ト2321へ入力される。一般に、８値信号を識別する識別
器の第４ビットD4および第５ビットD5は、第６図に示す
ようにその識別器への入力信号が識別される８個のレベ
ルL0〜L7の範囲を更に４つの範囲に分ける。そして、D4
とD5のEX−NOR（D4D5と示す）は各分けられた範囲の
うち両端の範囲（斜線で示す範囲）であるとき“1"とな
り、その他の範囲のとき“0"となる。D4D5が“1"のと
きは隣りのレベルに識別される可能性が高く、擬似誤り
パルスとして利用できる。積分器2822は擬似誤りパルス
を積分し、擬似誤りパルスの発生頻度に対応した電圧Ｖ
を出力する。第７図は実際のビット誤り率BERと積分器
出力電圧Ｖの関係の例を示す。 比較器2823は積分器2822の出力電圧Ｖと、所定の誤り
率BER1に対応する電圧V1と比較し、比較結果を出力す
る。比較器2824は積分器2822の出力電圧Ｖと、所定の誤
り率BER2に対応する電圧V2とを比較し、比較結果を出力
する。 制御モード保持回路2825は制御モードを保持してお
き、比較器2823および2824からの比較結果に基き、第８
図に示すように、ノーマルモードからリセットモードへ
切換えるときは誤り率BER1を閾値とし、リセットモード
へ切換えるときは誤り率BER2を閾値とする。リセットモ
ードのときはリセット信号rtを出力する。 第４図において、リセット信号rtはスイッチ274−Ｉ
および274−Ｑへ加えられる。このとき、スイッチ274−
Ｉおよび274−Ｑは破線の状態になり、“0"と“1"の交
番信号WFを出力する。交番信号WFは入力信号と相関しな
いため、各積分器2761−Ｉ〜2765−I,2771−Ｉ〜2775−
I,2771−Ｑ〜2775−Q,2761−Ｑ〜2765−Ｑの出力は全て
零またはそれに近い値になる。すると、第３図において
可変利得増幅器2520−Ｉおよび2520−Ｑの利得は基準の
利得に、各乗算器2521−Ｉ〜2529−I,2521−Ｑ〜2529−
Ｑの係数は零になり、復調されたＩ−chおよびＱ−chの
多値信号IinおよびQinはそれぞれ等化されず、単に一定
の利得で増幅されるのみで第２図の識別器26−Ｉおよび
26−Ｑに入力される。即ち、タップ重み付け制御回路27
およびトランスバーサルフィルタ25はリセット状態とな
る。 第２の実施例 第９図は本発明第２の実施例の制御モード切換回路の
ブロック図、第10図は本発明第２の実施例のタップ重み
付け制御回路のブロック図を示す。 本発明第２の実施例ではノーマルモードとリセットモ
ードの中間に最大レベル誤差（MLE）モードを設けてい
る。 第９図において、EX−NORゲート2821および積分器282
2は第５図と同様にして擬似誤りパルスの発生頻度に対
応した電圧Ｖを出力する。この出力電圧Ｖは比較器282
6,2827により予め設定した第１、第２、第３の値V1、V
2、V3と比較される。この場合、V2＜V1＜V3の関係に設
定され、例えば、ビット誤り率がそれぞれ５×10-3（BE
R1）,5×10-5（BER2）,6×10-2（BER3）に相当する値と
する。 ノーマルモードにおいては切換回路2828はV1を選択し
て比較器2827へ出力し、ビット誤り率がBER1より悪くな
ったことを比較器2827が検出してアラーム信号amが出力
されると、V2を選択して比較器2827へ出力する。 タイマ2829はビット誤り率がBER3より悪くなったこと
を比較器2826が検出しているときに、所定期間毎にリセ
ット信号rtを出力する。 第11図はモード切換説明図であり、ビット誤り率がBE
R2（例えば、５×10-5）以下であればノーマルモードで
あり、このノーマルモードでビット誤り率がBER1（例え
ば、５×10-3）（＞BER2）以上となると、MLEモードに
切換えられ、このMLEモードに於いて、ビット誤り率が
前述のBER2以下となればノーマルモードに切換えられる
が、ビット誤り率がBER3（例えば、６×10-2）（＞BER
1）以上となると、リセットモードに切換えられる。こ
のリセットモードに於いては、ビット誤り率がBER3より
小さくなればMLEモードに切換えられる。このビット誤
り率BER1〜BER3に対応して前述の第１〜第３の値V1〜V3
が設定される。 第10図において、同相側と直交側とは同一構成である
から同相側に必要な構成のみを図示する。同図に於い
て、第４図と同一符号は同一対象物を示し、278はMLE制
御部、2792はセレクタ、2791は選択制御部、2766,2767,
2776はフリップフロップ（FF）でCKはクロック信号端
子、Ｄはデータ端子、Q,1Q〜5Qは出力端子である。 MLE制御手段278は第２図の識別器26−Ｉからの５ビッ
トの識別出力のうち上位４ビットD I1〜D I4を入力し、
MLE制御を行なうための信号m1およびm2を出力する。MLE
制御については後に詳述する。 相関器272−Ｉ−１は第４図における相関器272−Ｉの
うち、主タップに関係する部分に対応し、相関器272−
Ｉ−２はその他の部分対応する。 第10図の選択制御部1791は、リセット信号rtとアラー
ム信号amとによりセレクタ2792を制御するものであり、
アラーム信号amのみが加えられるMLEモードに於いて
は、接点1a,2a側へ切換え、その他のモードに於いては
接点1b,2b側へ切換えるものである。 ノーマルモードに於いては、セレクタ2792は図示の接
続状態であり、又スイッチ回路274−Ｉも図示の接続状
態である従って、極性信号SIと誤差信号EIとが相関器27
2−Ｉ−1,272−Ｉ−２に加えられ、相関出力はフリップ
フロップ2766,2767を介して積分器2761−Ｉ〜2765−Ｉ
に加えられ、積分器2761−Ｉ〜2765−Ｉの出力はタップ
重み付け信号C1となり、このうち積分器2765−Ｉの出力
は主タップ重み付け信号C1oとなる。又極性信号SIと誤
差信号EQとが加えられる相関器273−Ｉからの相関出力
は、フリップフロップ2766−Ｉを介して積分器2771−Ｉ
〜2775−Ｉに加えられ、タップ重み付け信号C2となる。 第６図に示すように３値信号を識別する際、識別器出
力D1〜D4の全てが“0"のときおよび全てが“1"のとき
は、入力信号が識別レベルL0〜L7のうち最も外側のレベ
ルL0,L7よりも外側である、つまり振幅が大きいことを
示すため、これを最大レベル誤差として検出する。 第12図はMLE制御部278のブロック図であり、各部の信
号の一例を第13図の動作説明図に同一符号を用いて示し
ている。クロック信号CLKは、シフトレジスタ2783,278
6、フリップフロップ2787のクロック端子CK及びNANDゲ
ート2789に加えられる。EX−ORゲート2781−１〜2781−
３およびNORゲート2781−４からなる回路は最大レベル
誤差検出を行ない、D I1〜D I4が全て“0"のときおよび
全て“1"のときに“1"となり、その他のときに“0"とな
る最大レベル誤差信号MLEを出力する。最大レベル誤差
信号MLEは、インバータ2782を介してシフトレジスタ278
3に加えられ、クロック信号CLKに従ってシフトされる。
最大レベル誤差信号MLEが第13図のMLEに示す場合、シフ
トレジスタ2783の所定段出力信号ａはトランスバーサル
フィルタにおける主タップの遅延に対応する段数だけ遅
延したものとなり、又その次段の出力信号ｂは更に１ク
ロック信号分遅延したものとなる。出力信号ａはインバ
ータ2784を介して、又出力信号ｂはそのままNANDゲート
2785に加えられるから、その出力信号ｃは第13図のｃに
示すものとなり、最大レベル誤差信号MLEの立上りを検
出したものとなる。 このNANDゲート2785の出力信号ｃはフリップフロップ
（FF）2787に加えられ、その出力信号はインバータ2788
を介してNANDゲート2789に加えられる。このNANDゲート
2789の出力信号がセレクタ2792（第10図参照）の接点2a
に加えられる信号m2となる。また、この信号m2がｍビッ
トのシフトレジスタ2786のクリア端子CLにも加えられ
て、シフトレジスタ2786がクリアされる。シフトレジス
タ2786はシフトレジスタ2783の出力信号ｂをクロック信
号CLKに従ってシフトし、信号m1が出力され、セレクタ2
792（第10図参照）の接点1aに加えられる。 例えば、64値QAMに於いては、正常時において、平均
して各チャネル当り３ビットに１回の割合で最大レベル
誤差信号MLEが出力される。よって、最大レベル誤差信
号MLEのマーク率は1/8になる。したがって、正常時にマ
ーク率が1/2となるようにするためには、最大レベル誤
差を１回検出した時に４回検出した時と同等の信号にす
る必要がある。 第12図では最大レベル誤差信号MLEはインバータ2782
を介してシフトレジスタ2783に入力されているため、最
大レベル誤差の検出は“0"に対応する。よって、最大レ
ベル誤差信号MLEの立上がりを検出した際にｍビットの
シフトレジスタ2786をクリアして“0"を増やしている。
最大レベル誤差信号が規則正しく８ビット周期で“1"に
なる場合は、シフトレジスタ2786を３ビットにし１回最
大レベル誤差信号を検出する毎に“0"を３ビット増やし
計４ビットの“0"となるようにすればよい。しかし、実
際は最大レベル誤差信号は不規則に“1"になるため、シ
フトレジスタ2786をクリアする時に元々“0"となってい
るビットがある可能性がある。よって、シフトレジスタ
2786のビット数を３より大きくした方がよい。実験では
シフトレジスタ2786は５ビットが最適となった。 尚、第13図のm1の波形で破線はシフトレジスタ2786が
クリアされない場合の波形を示す。 この信号m1はMLEモードの時に、セレクタ2792（第10
図参照）の接点1aを介してフリップフロップ2767のデー
タ端子Ｄに加えられ、その出力端子Ｑからマーク率1/2
の信号が積分器2763−Ｉに加えられ積分出力は零とな
る。即ち、この場合には、主タップの重み付け信号C1o
は零となり、可変利得増幅器2520−Ｉ（第３図参照）の
利得は基準の利得となる。 又最大レベルの誤差が大きくなり、最大レベル誤差信
号MLEの立上り検出が頻繁になると、より頻繁にシフト
レジスタ2786がクリアされるため、シフトレジスタ2786
の出力信号m1のマーク率は1/2以下となる。MLEモード時
には、この信号m1がセレクタ2792を介してフリップフロ
ップ2767に加えられ、その出力信号が積分器2763−Ｉに
加えられると、主タップ重み付け信号は負となるから、
可変利得増幅器2520−１により入力信号の振幅を抑えら
れるように制御される。即ち、最大レベル誤差信号MLE
が出力されないように、振幅が制御される。 又NANDゲート2789の出力信号m2は、MLEモード時に、
セレクタ2792を介してフリップフロップ2766,2776のク
ロック端子CKに加えられ、クロック信号CLKに比較して
変化が少ない信号となるため、主タップ以外のタップの
制御は弱い制御となり、MLEモードでは主として主タッ
プの制御となる。尚、最大レベル誤差信号MLEの立上り
検出が頻繁に生じた場合は主タップの重み付け信号C1o
が大きく変化するが、信号m2のパルスも多く発生するた
め、主タップ以外のタップの制御は主タップの制御に追
従することができる。 前述のように、ノーマルモードでは、通常のタップ係
数制御により入力信号の等化が行われ、フェージングに
よりビット誤り率が増加すると、MLEモードとなり、主
として主タップの係数制御が行われる。更にビット誤り
率が増加すると、リセットモードに切換えられ、このリ
セットモードに於いては、セレクタ2792は図示状態に切
換えられ、又スイッチ回路274−Ｉは信号WFをシフトレ
ジスタ275−Ｉに加えられるように切換えられるから、
相関器272−Ｉ−1,272−Ｉ−2,273−Ｉには、“0"と
“1"の交番信号WFと誤差信号EI,EQ（クロック信号CLKと
同一の周期）とが加えられ、相関値の平均値は零とな
る。従って、積分器2761−Ｉ〜2765−I,2771−Ｉ〜2775
−Ｉの出力は零となる。この場合、積分器2761−Ｉ〜27
65−I,2771−Ｉ〜2775−Ｉの積分出力を強制的に零とす
る手段或いは積分器2761−Ｉ〜2765−I,2771−Ｉ〜2775
−Ｉの入力側で切換えを行って平均値を零とする手段を
用いることもできる。 積分器261−Ｉ〜2765−I,2771−Ｉ〜2775−Ｉの出力
が零であることは、第４図の乗算器を切り離し可変利得
増幅器の利得を基準利得に固定した場合に相当するか
ら、等化動作は行われないことになる。この場合のリセ
ット信号rtは、第９図のタイマ2829が起動されて出力さ
れるものであるから、所定期間毎にスイッチ回路274−
Ｉを信号WFから極性信号SI側に切換えて等化動作を行わ
せ、ビット誤り率が改善されるか否かをチェックする。
即ち、リセットモードに切換えられた時に、周期的に等
化動作を行わせて、MLEモードに移行できるようにする
ものである。 第14図は、本発明の実施例のロールオフ率が35％の時
の64値QAMに対するトランスバーサル形自動等化器の耐
歪周波数特性を示し、横軸はノッチ周波数（MHz）、縦
軸はノッチ深さρ（dB）であり、フェージングが大きい
時から小さくなる時（実線）と、その反対の時（破線）
とでは、殆どヒステリシスがない特性となった。 前述の実施例は64値QAMに対して適用する場合を示す
ものであるが、他の多値QAMにも適用できることは勿論
であり、又QAM以外の多値振幅変調信号に対する自動等
化にも適用することができるものである。又タップ数を
更に多くした場合にも適用することができるものであ
る。 更に、前述の第１および第２の実施例では制御モード
切換回路28はＩ−chの識別器26−Ｉの出力を用いて擬似
誤りパルスを発生するが、他にも識別器26−Ｑの出力を
用いて擬似誤りパルスを発生させてもよく、又、識別器
26−Ｉの出力を用いて発生させた擬似誤りパルスと識別
器26−Ｑの出力を用いて発生させた擬似誤りパルスのOR
を積分器2822に入力してもよい。 以上説明したように、本発明では識別器からの伝送デ
ータより下位ビットを用いて発生される擬似誤りパルス
の発生頻度により制御モードを切換え、ノーマルモード
からリセットモードあるいはMLEモードへ切換える閾値
とその反対の切換えの閾値とを異ならせることにより、
モード切換制御を簡単な回路で細かく安定に行なえると
いう効果がある。 更に、ノーマルモードとリセットモードとの間にMLE
モードを設けているため、一旦リセットモードになって
からノーマルモードに戻る場合でも、MLEモードである
程度の等化が行なわれていることにより、早くノーマル
モードに戻ることができ、耐歪周波数特性のヒステリシ
スが少なくなるという効果がある。
ムに関し、更に詳しく言えば、重み付け回路制御信号の
モード切換えを行ない得るようにしたトランスバーサル
形自動等化器を有する無線データ伝送システムに関す
る。 背景技術 無線データ伝送システムに於いては、空間の状態等に
より電波が異なる経路を通る為に、多重波干渉を起こし
てフェージングが生じる。このフェージングによって無
線伝搬路の周波数特性が変化して、波形歪による符号間
干渉が生じる。従って、この符号間干渉を除去する自動
等化器が必要となる。この自動等化器として、時間領域
で制御するトランスバーサル形自動等化器が多く使用さ
れている。 このトランスバーサル形自動等化器はその重み付け回
路のタップ制御（重み付け制御）を行なって等化機能の
自動制御を行なっている。従って、その制御の良し悪し
が制御特性の良し悪しに直接関係して来ることになるの
で、タップ制御性能を向上させることが重要なことにな
る。これに加えて、トランスバーサル形自動等化器にお
いてもその集積回路化が進められており、これに歩調を
合わせ得るようにタップ制御系回路規模の縮小に役立ち
得る回路形式の開発が望まれている。 トランスバーサル形自動等化器は、入力信号を順次遅
延させるシフトレジスタや遅延線等のタップ付の遅延手
段と、各タップに接続した乗算器と、各乗算器の出力を
加算する加算器と、加算器の出力レベル識別を行う識別
器と、符号間干渉量に対応した誤差信号を検出し、誤差
信号を相関器に加えて符号間干渉量を推定し、乗算器を
制御するタップ重み付け制御手段とを備えているもので
ある。 識別器では、加算出力のレベル識別を行うと共に、識
別時点に於ける必要とする信号レベルとの誤差を検出
し、この誤差が識別時点の前後のどのパルスから生じた
ものであるかを、相関器によって検出し、符号間干渉を
与えているパルスに対する重み付け（乗算器の係数）を
制御して、誤差を零とするものである。 そしてトランスバーサル形自動等化器におけるタップ
重み付け制御には上記の制御を行なうノーマルモード
と、主タップ重み付けは基準の値に固定し主タップ以外
のタップの重み付けを零にして等化を行なわないように
するリセットモードの２つのモードがあり、等化状態に
応じて切換えるようになっている。 従来、このモード切換制御は、伝送データのフレーム
毎に挿入されているフレーム信号が所定の値ではなく誤
って識別される数を積算し、その積算値を用いて行なう
ものであった。 しかしながら上述のようなモード切換制御では、積算
されるパルス数がかなり大きな値にならないと、モード
切換えを制御し得るに足りる信号として取り出せないこ
とから、モード切換制御を細かく行なうことが不可能で
あり、そのためタップ重み付け制御性能の改善に十分な
ものとは言えないものである。又、フレーム同期が必要
のためそのタップ重み付け制御回路の規模も大きくなっ
てしまうという欠点がある。 そこで、簡単な付加回路で常に回線の状態を把持でき
るように、特開昭61−5658号公報に示されるように、デ
ータのビット数より細かく多値信号のレベルを識別して
データのビット数より多いビット数のディジタル信号を
出力する識別器を用い、この余分のビットを用いて擬似
誤り信号を発生し、その擬似誤り信号を発生頻度により
タップ重み付け制御を行なうことが考えられる。 しかし、この擬似誤り信号の発生頻度は伝送データよ
り細かく識別したディジタル値を用いているため等化状
態に大きく影響される。よって、回線の劣化によってタ
ップの重み付けが異常な値になったトランスバーサル形
自動等化器をリセットモードにして無等化状態にした時
に、かえって擬似誤り信号の発生頻度が低くなり、回線
が良くなったと誤って判断し、リセットモードからノー
マルモードへ戻してしまう場合がある。この場合、実際
には回線は良くなっていないため、再びリセットモード
に移行される。即ち、ノーマルモードとリセットモード
を繰り返す不安定な制御状態になり、これに併い回線品
質の判定が頻繁に変わってしまうという問題点がある。 更に、従来のトランスバーサル形自動等化器に於いて
は、フェージングが徐々に大きくなってビット誤り率が
大きくなった時と、反対に回線断或いはそれに近い状態
のビット誤り率から次第にフェージングが小さくなって
ビット誤り率が小さくなった時とでは、耐歪周波数特性
が大きく異なり、ヒステリシス特性を示すものとなる。
即ち、同一のビット誤り率の受信状態であっても、ビッ
ト誤り率が小さい状態から大きい状態に移行する場合
は、自動等化動作が行われるが、その反対に、ビット誤
り率が大きい状態からビット誤り率が小さい状態に移行
する場合には、自動等化動作が行われない範囲が生じる
という不都合があった。 発明の開示 本発明は上記従来技術の問題点に鑑み、無線データ伝
送システムにおけるトランスバーサル形自動等化器の制
御モードの切換制御を簡単な回路で細かくかつ安定に行
なわせることを第１の目的とし、更に対歪周波数特性の
ヒステリシスを少なくすることを第２の目的としてい
る。 本発明では上記目的を達成するため、送信装置はｎビ
ットの伝送データを多値信号に変換し振幅変調して無線
信号として送信し、受信装置はこの無線信号を受信し復
調して得た多値信号を識別してｎ＋ｍビットに変換し、
下位のｍビットを用いて発生させた擬似誤りパルスの発
生頻度により複数の制御モード例えばノーマルモードと
リセットモードの切換えを行ない、一方から他方へ切換
える閾値とその逆の切換えの閾値とを異ならせるように
して上記第１の目的を達成するとともに、更にノーマル
モードとリセットモードの間に最大レベル誤差（MLE）
信号を用いて主として主タップの制御を行なうMLEモー
ドを設けることにより、上記第２の目的を達成する。 図面の簡単な説明 第１図は本発明が適用されるシステムの例の送信部の
ブロック図、 第２図は本発明が適用されるシステムの例の受信部の
ブロック図、 第３図はトランスバーサルフィルタのブロック図、 第４図は第１の実施例におけるタップ重み付け制御回
路のブロック図、 第５図は第１の実施例における制御モード切換回路の
ブロック図、 第６図は識別器における入力レベルと出力ビットの関
係を示す図、 第７図はビット誤り率と積分器出力電圧の関係を示す
グラフ、 第８図はノーマルモードとリセットモードのモード切
換えを示す図、 第９図は第２の実施例における制御モード切換回路の
ブロック図、 第10図は第２の実施例におけるタップ重み付け制御回
路のブロック図、 第11図はノーマルモード、MLEモードおよびリセット
モードのモード切換えを示す図、 第12図はMLE制御部のブロック図、 第13図は第12図の各部の波形図、 第14図は耐歪周波数特性を示す図である。 第１の実施例 第１図および第２図は本発明が適用されるシステムの
例を示すものであり、第１図は送信部、第２図は受信部
のブロック図である。 このシステムは64値直交振幅変調（64−QAM）を用い
ている。 第１図においてディジタル−アナログ変換器11−Ｉお
よび11−Ｑはそれぞれ同相チャネル（Ｉ−ch）の３ビッ
トの伝送データD I1,D I2,D I3および直交チャネル（Ｑ
−ch）の３ビットの伝送データD Q1,D Q2,D Q3を入力
し、それぞれ８値信号に変換して出力する。抵域濾波器
12−Ｉおよび12−Ｑはそれぞれ該８値信号を入力し、高
周波成分が除去され濾波された８値信号を、それぞれ変
調器13−Ｉおよび13−Ｑへ出力する。 一方、搬送波発振器17は搬送波を発生し90゜ハイブリ
ッド16へ出力する。90゜ハイブリッド16は該搬送波を互
いに90゜位相の異なる２つの搬送波に分岐して変調器13
−Ｉおよび13−Ｑへ出力する。 変調器13−Ｉおよび13−Ｑはそれぞれ該分岐された搬
送波を該濾波された８値信号で変調して出力する。ハイ
ブリッド14は該変調器13−Ｉおよび13−Ｑからの変調さ
れた信号を合成して出力する。無線送信機15は該ハイブ
リッド14からの合成された信号を無線信号として送信す
る。 第２図において、無線受信機21は該送信された無線信
号を受信してハイブリッド22へ出力する。ハイブリッド
22は該受信された信号を２つに分岐してそれぞれ復調器
23−Ｉおよび23−Ｑへ出力する。 一方、搬送波再生回路29は受信信号に基いて搬送波を
再生して90゜ハイブリッド20へ出力する。該90゜ハイブ
リッド20は該再生された搬送波をそれぞれ90゜位相の異
なる２つの再生搬送波に分岐して復調器23−Ｉおよび23
−Ｑへ出力する。該復調器23−Ｉおよび23−Ｑはそれぞ
れ該分岐された再生搬送波に基いて該分岐された受信信
号を復調し、それぞれＩ−chおよびＱ−chの８値信号を
出力する。 低域濾波器24−Ｉおよび24−Ｑはそれぞれ復調器23−Ｉ
および23−Ｑからの復調された８値信号の雑音を除去し
て出力する。トランスバーサルフィルタ25は該低域濾波
器24−Ｉおよび24−Ｑからの復調された８値信号の符号
間干渉およびチャネル間の干渉を除去して識別器26−Ｉ
および26−Ｑへ出力する。識別器26−Ｉおよび26−Ｑは
それぞれ該トランスバーサルフィルタ25からのＩ−chお
よびＱ−chの８値信号を識別してそれぞれ３ビットの伝
送データD I1,D I2,D I3およびD Q1,D Q2,D Q3を出力す
るとともに、タップ重み付け制御回路27および制御モー
ド切換回路28へ等化制御のための信号を出力する。タッ
プ重み付け制御回路27は該識別器26−Ｉおよび26−Ｑか
らの信号に基き、該トランスバーサルフィルタ25を制御
して等化を行なう。即ち、トランスバーサルフィルタ2
5、識別器26−Ｉおよび25−Q,タップ重み付け制御回路2
7および制御モード切換回路28はトランスバーサル形自
動等化器を構成する。 第３図は該トランスバーサルフィルタ25の詳細な構成
を示す。 第３図において、遅延手段251−Ｉおよび251−Ｑはそ
れぞれ遅延素子（Ｔ）2511−Ｉ〜2514−Ｉおよび2511−
Ｑ〜2514−Ｑから構成され、重み付け手段252−１〜252
−４はそれぞれ可変利得増幅器2520−Ｉおよび乗算器25
21−Ｉ〜2524−I,乗算器2525−Ｉ〜2529−I,乗算器2525
−Ｑ〜2529−Q,および可変利得増幅器2520−Ｉおよび乗
算器2521−Ｑ〜2524−Ｑから構成される。C1−２〜C1＋
2,C2−２〜C2＋2,C3−２〜C3＋2,C4−２〜C4＋２は各可
変利得増幅器および各乗算器の重み付け信号である。重
み付け手段252−１および252−４には主タップに対応す
る乗算器はなく、可変利得増幅器2520−Ｉおよび2520−
Ｑの利得が直接主タップに対応する出力の大きさを決め
る。よって、可変利得増幅器2520−Ｉおよび2520−Ｑは
等価的にそれぞれ重み付け手段252−１および252−４の
主タップの乗算器に相当する。 Ｉ−chとＱ−chの復調された多値信号IinとQinとは可
変利得増幅器2520−I,2520−Ｑに加えられ、その出力信
号は遅延回路2511−Ｉ〜2514−I,2511−Ｑ〜2514−Ｑに
よって順次遅延され、乗算器2521−Ｉ〜2529−I,2521−
Ｑ〜2529−Ｑを介して同相成分と直交成分とがそれぞれ
加算器253−I,253−Ｑに加えられて加算される。加算器
253−I,253−Ｑによる加算出力信号は第２図の識別器26
−I,26−Ｑに加えられる。 識別器26−I,26−Ｑは、該加算出力信号のレベル識別
を行うものであり、伝送データのビット数より更に下位
の２ビットまで出力できるようになっているものであ
る。例えば、16値QAMに適用した場合は、伝送データは
各チャネル２ビットであるから４ビットの識別出力、64
値QAMに適用した場合は、伝送データは各チャネル３ビ
ットであるから５ビットの識別出力、256値QAMに適用し
た場合は、伝送データは各チャネル４ビットであるから
６ビットの識別出力が得られる構成とするものである。 この実施例に於いては、64値QAMに適用した場合であ
るから、第２図に示すように第１〜第３ビットの識別信
号D I1〜D I3,D Q1〜D Q3を後段の処理回路へ加えると
共に、第１ビットを極性信号SI,SQとし、第４ビットを
誤差信号EI,EQとし、タップ重み付け制御回路27に加え
る。また、Ｉ−chの第４ビットおよび第５ビットD I4,D
I5を制御モード切換回路28に加える。 第４図はタップ重み付け制御回路27の詳細なブロック
図を示す。 第４図において、誤差信号E IおよびE Qはそれぞれ２
つのフリップフロップ（FF）からなるシフトレジスタ27
1−Ｉおよび271−Ｑを介し、それぞれ相関器271−I,273
−Ｑおよび272−Q,273−Ｉの排他的OR（EX−OR）ゲート
2721−Ｉ〜2725−I,2731−Ｑ〜2735−Ｑおよび2721−Ｑ
〜2725−Q,2731−１〜2735−Ｉの一方の入力端子に加え
られる。極性信号S IおよびS Qは通常それぞれスイッチ
274−Ｉおよび274−Ｑを介し４つのフリップフロップか
らなるシフトレジスタ274−Ｉおよび275−Ｑへ加えられ
る。シフトレジスタ275−Ｉおよび275−Ｑはトランスバ
ーサルフィルタ25における遅延部251−I,251−Ｑの各タ
ップの遅延時間と同じ遅延時間の信号を出力し、それぞ
れ相関器271−I,273−I,273−Q,272−Ｑの各EX−ORゲー
トの他の入力端子に加えられる。各EX−ORゲート2721−
Ｉ〜2725−I,2731−Ｉ〜2735−I,2731−Ｑ〜2735−Q,27
21−Ｑ〜2725−Ｑの出力はそれぞれ積分器2761−Ｉ〜27
65−I,2771−Ｉ〜2775−I,2771−Ｑ〜2775−Q,2761−Ｑ
〜2765−Ｑで積分され、それぞれ重み付け信号C1−２〜
C1＋2,C2−２〜C2＋2,C3−２〜C3＋2,C4−２〜C4＋２と
して出力される。 第５図は制御モード切換回路28の詳細なブロック図で
ある。 第５図において、第２図の識別器26−Ｉの第４ビット
D I4および第５ビットD I5は排他的NOR（EX−NOR）ゲー
ト2321へ入力される。一般に、８値信号を識別する識別
器の第４ビットD4および第５ビットD5は、第６図に示す
ようにその識別器への入力信号が識別される８個のレベ
ルL0〜L7の範囲を更に４つの範囲に分ける。そして、D4
とD5のEX−NOR（D4D5と示す）は各分けられた範囲の
うち両端の範囲（斜線で示す範囲）であるとき“1"とな
り、その他の範囲のとき“0"となる。D4D5が“1"のと
きは隣りのレベルに識別される可能性が高く、擬似誤り
パルスとして利用できる。積分器2822は擬似誤りパルス
を積分し、擬似誤りパルスの発生頻度に対応した電圧Ｖ
を出力する。第７図は実際のビット誤り率BERと積分器
出力電圧Ｖの関係の例を示す。 比較器2823は積分器2822の出力電圧Ｖと、所定の誤り
率BER1に対応する電圧V1と比較し、比較結果を出力す
る。比較器2824は積分器2822の出力電圧Ｖと、所定の誤
り率BER2に対応する電圧V2とを比較し、比較結果を出力
する。 制御モード保持回路2825は制御モードを保持してお
き、比較器2823および2824からの比較結果に基き、第８
図に示すように、ノーマルモードからリセットモードへ
切換えるときは誤り率BER1を閾値とし、リセットモード
へ切換えるときは誤り率BER2を閾値とする。リセットモ
ードのときはリセット信号rtを出力する。 第４図において、リセット信号rtはスイッチ274−Ｉ
および274−Ｑへ加えられる。このとき、スイッチ274−
Ｉおよび274−Ｑは破線の状態になり、“0"と“1"の交
番信号WFを出力する。交番信号WFは入力信号と相関しな
いため、各積分器2761−Ｉ〜2765−I,2771−Ｉ〜2775−
I,2771−Ｑ〜2775−Q,2761−Ｑ〜2765−Ｑの出力は全て
零またはそれに近い値になる。すると、第３図において
可変利得増幅器2520−Ｉおよび2520−Ｑの利得は基準の
利得に、各乗算器2521−Ｉ〜2529−I,2521−Ｑ〜2529−
Ｑの係数は零になり、復調されたＩ−chおよびＱ−chの
多値信号IinおよびQinはそれぞれ等化されず、単に一定
の利得で増幅されるのみで第２図の識別器26−Ｉおよび
26−Ｑに入力される。即ち、タップ重み付け制御回路27
およびトランスバーサルフィルタ25はリセット状態とな
る。 第２の実施例 第９図は本発明第２の実施例の制御モード切換回路の
ブロック図、第10図は本発明第２の実施例のタップ重み
付け制御回路のブロック図を示す。 本発明第２の実施例ではノーマルモードとリセットモ
ードの中間に最大レベル誤差（MLE）モードを設けてい
る。 第９図において、EX−NORゲート2821および積分器282
2は第５図と同様にして擬似誤りパルスの発生頻度に対
応した電圧Ｖを出力する。この出力電圧Ｖは比較器282
6,2827により予め設定した第１、第２、第３の値V1、V
2、V3と比較される。この場合、V2＜V1＜V3の関係に設
定され、例えば、ビット誤り率がそれぞれ５×10-3（BE
R1）,5×10-5（BER2）,6×10-2（BER3）に相当する値と
する。 ノーマルモードにおいては切換回路2828はV1を選択し
て比較器2827へ出力し、ビット誤り率がBER1より悪くな
ったことを比較器2827が検出してアラーム信号amが出力
されると、V2を選択して比較器2827へ出力する。 タイマ2829はビット誤り率がBER3より悪くなったこと
を比較器2826が検出しているときに、所定期間毎にリセ
ット信号rtを出力する。 第11図はモード切換説明図であり、ビット誤り率がBE
R2（例えば、５×10-5）以下であればノーマルモードで
あり、このノーマルモードでビット誤り率がBER1（例え
ば、５×10-3）（＞BER2）以上となると、MLEモードに
切換えられ、このMLEモードに於いて、ビット誤り率が
前述のBER2以下となればノーマルモードに切換えられる
が、ビット誤り率がBER3（例えば、６×10-2）（＞BER
1）以上となると、リセットモードに切換えられる。こ
のリセットモードに於いては、ビット誤り率がBER3より
小さくなればMLEモードに切換えられる。このビット誤
り率BER1〜BER3に対応して前述の第１〜第３の値V1〜V3
が設定される。 第10図において、同相側と直交側とは同一構成である
から同相側に必要な構成のみを図示する。同図に於い
て、第４図と同一符号は同一対象物を示し、278はMLE制
御部、2792はセレクタ、2791は選択制御部、2766,2767,
2776はフリップフロップ（FF）でCKはクロック信号端
子、Ｄはデータ端子、Q,1Q〜5Qは出力端子である。 MLE制御手段278は第２図の識別器26−Ｉからの５ビッ
トの識別出力のうち上位４ビットD I1〜D I4を入力し、
MLE制御を行なうための信号m1およびm2を出力する。MLE
制御については後に詳述する。 相関器272−Ｉ−１は第４図における相関器272−Ｉの
うち、主タップに関係する部分に対応し、相関器272−
Ｉ−２はその他の部分対応する。 第10図の選択制御部1791は、リセット信号rtとアラー
ム信号amとによりセレクタ2792を制御するものであり、
アラーム信号amのみが加えられるMLEモードに於いて
は、接点1a,2a側へ切換え、その他のモードに於いては
接点1b,2b側へ切換えるものである。 ノーマルモードに於いては、セレクタ2792は図示の接
続状態であり、又スイッチ回路274−Ｉも図示の接続状
態である従って、極性信号SIと誤差信号EIとが相関器27
2−Ｉ−1,272−Ｉ−２に加えられ、相関出力はフリップ
フロップ2766,2767を介して積分器2761−Ｉ〜2765−Ｉ
に加えられ、積分器2761−Ｉ〜2765−Ｉの出力はタップ
重み付け信号C1となり、このうち積分器2765−Ｉの出力
は主タップ重み付け信号C1oとなる。又極性信号SIと誤
差信号EQとが加えられる相関器273−Ｉからの相関出力
は、フリップフロップ2766−Ｉを介して積分器2771−Ｉ
〜2775−Ｉに加えられ、タップ重み付け信号C2となる。 第６図に示すように３値信号を識別する際、識別器出
力D1〜D4の全てが“0"のときおよび全てが“1"のとき
は、入力信号が識別レベルL0〜L7のうち最も外側のレベ
ルL0,L7よりも外側である、つまり振幅が大きいことを
示すため、これを最大レベル誤差として検出する。 第12図はMLE制御部278のブロック図であり、各部の信
号の一例を第13図の動作説明図に同一符号を用いて示し
ている。クロック信号CLKは、シフトレジスタ2783,278
6、フリップフロップ2787のクロック端子CK及びNANDゲ
ート2789に加えられる。EX−ORゲート2781−１〜2781−
３およびNORゲート2781−４からなる回路は最大レベル
誤差検出を行ない、D I1〜D I4が全て“0"のときおよび
全て“1"のときに“1"となり、その他のときに“0"とな
る最大レベル誤差信号MLEを出力する。最大レベル誤差
信号MLEは、インバータ2782を介してシフトレジスタ278
3に加えられ、クロック信号CLKに従ってシフトされる。
最大レベル誤差信号MLEが第13図のMLEに示す場合、シフ
トレジスタ2783の所定段出力信号ａはトランスバーサル
フィルタにおける主タップの遅延に対応する段数だけ遅
延したものとなり、又その次段の出力信号ｂは更に１ク
ロック信号分遅延したものとなる。出力信号ａはインバ
ータ2784を介して、又出力信号ｂはそのままNANDゲート
2785に加えられるから、その出力信号ｃは第13図のｃに
示すものとなり、最大レベル誤差信号MLEの立上りを検
出したものとなる。 このNANDゲート2785の出力信号ｃはフリップフロップ
（FF）2787に加えられ、その出力信号はインバータ2788
を介してNANDゲート2789に加えられる。このNANDゲート
2789の出力信号がセレクタ2792（第10図参照）の接点2a
に加えられる信号m2となる。また、この信号m2がｍビッ
トのシフトレジスタ2786のクリア端子CLにも加えられ
て、シフトレジスタ2786がクリアされる。シフトレジス
タ2786はシフトレジスタ2783の出力信号ｂをクロック信
号CLKに従ってシフトし、信号m1が出力され、セレクタ2
792（第10図参照）の接点1aに加えられる。 例えば、64値QAMに於いては、正常時において、平均
して各チャネル当り３ビットに１回の割合で最大レベル
誤差信号MLEが出力される。よって、最大レベル誤差信
号MLEのマーク率は1/8になる。したがって、正常時にマ
ーク率が1/2となるようにするためには、最大レベル誤
差を１回検出した時に４回検出した時と同等の信号にす
る必要がある。 第12図では最大レベル誤差信号MLEはインバータ2782
を介してシフトレジスタ2783に入力されているため、最
大レベル誤差の検出は“0"に対応する。よって、最大レ
ベル誤差信号MLEの立上がりを検出した際にｍビットの
シフトレジスタ2786をクリアして“0"を増やしている。
最大レベル誤差信号が規則正しく８ビット周期で“1"に
なる場合は、シフトレジスタ2786を３ビットにし１回最
大レベル誤差信号を検出する毎に“0"を３ビット増やし
計４ビットの“0"となるようにすればよい。しかし、実
際は最大レベル誤差信号は不規則に“1"になるため、シ
フトレジスタ2786をクリアする時に元々“0"となってい
るビットがある可能性がある。よって、シフトレジスタ
2786のビット数を３より大きくした方がよい。実験では
シフトレジスタ2786は５ビットが最適となった。 尚、第13図のm1の波形で破線はシフトレジスタ2786が
クリアされない場合の波形を示す。 この信号m1はMLEモードの時に、セレクタ2792（第10
図参照）の接点1aを介してフリップフロップ2767のデー
タ端子Ｄに加えられ、その出力端子Ｑからマーク率1/2
の信号が積分器2763−Ｉに加えられ積分出力は零とな
る。即ち、この場合には、主タップの重み付け信号C1o
は零となり、可変利得増幅器2520−Ｉ（第３図参照）の
利得は基準の利得となる。 又最大レベルの誤差が大きくなり、最大レベル誤差信
号MLEの立上り検出が頻繁になると、より頻繁にシフト
レジスタ2786がクリアされるため、シフトレジスタ2786
の出力信号m1のマーク率は1/2以下となる。MLEモード時
には、この信号m1がセレクタ2792を介してフリップフロ
ップ2767に加えられ、その出力信号が積分器2763−Ｉに
加えられると、主タップ重み付け信号は負となるから、
可変利得増幅器2520−１により入力信号の振幅を抑えら
れるように制御される。即ち、最大レベル誤差信号MLE
が出力されないように、振幅が制御される。 又NANDゲート2789の出力信号m2は、MLEモード時に、
セレクタ2792を介してフリップフロップ2766,2776のク
ロック端子CKに加えられ、クロック信号CLKに比較して
変化が少ない信号となるため、主タップ以外のタップの
制御は弱い制御となり、MLEモードでは主として主タッ
プの制御となる。尚、最大レベル誤差信号MLEの立上り
検出が頻繁に生じた場合は主タップの重み付け信号C1o
が大きく変化するが、信号m2のパルスも多く発生するた
め、主タップ以外のタップの制御は主タップの制御に追
従することができる。 前述のように、ノーマルモードでは、通常のタップ係
数制御により入力信号の等化が行われ、フェージングに
よりビット誤り率が増加すると、MLEモードとなり、主
として主タップの係数制御が行われる。更にビット誤り
率が増加すると、リセットモードに切換えられ、このリ
セットモードに於いては、セレクタ2792は図示状態に切
換えられ、又スイッチ回路274−Ｉは信号WFをシフトレ
ジスタ275−Ｉに加えられるように切換えられるから、
相関器272−Ｉ−1,272−Ｉ−2,273−Ｉには、“0"と
“1"の交番信号WFと誤差信号EI,EQ（クロック信号CLKと
同一の周期）とが加えられ、相関値の平均値は零とな
る。従って、積分器2761−Ｉ〜2765−I,2771−Ｉ〜2775
−Ｉの出力は零となる。この場合、積分器2761−Ｉ〜27
65−I,2771−Ｉ〜2775−Ｉの積分出力を強制的に零とす
る手段或いは積分器2761−Ｉ〜2765−I,2771−Ｉ〜2775
−Ｉの入力側で切換えを行って平均値を零とする手段を
用いることもできる。 積分器261−Ｉ〜2765−I,2771−Ｉ〜2775−Ｉの出力
が零であることは、第４図の乗算器を切り離し可変利得
増幅器の利得を基準利得に固定した場合に相当するか
ら、等化動作は行われないことになる。この場合のリセ
ット信号rtは、第９図のタイマ2829が起動されて出力さ
れるものであるから、所定期間毎にスイッチ回路274−
Ｉを信号WFから極性信号SI側に切換えて等化動作を行わ
せ、ビット誤り率が改善されるか否かをチェックする。
即ち、リセットモードに切換えられた時に、周期的に等
化動作を行わせて、MLEモードに移行できるようにする
ものである。 第14図は、本発明の実施例のロールオフ率が35％の時
の64値QAMに対するトランスバーサル形自動等化器の耐
歪周波数特性を示し、横軸はノッチ周波数（MHz）、縦
軸はノッチ深さρ（dB）であり、フェージングが大きい
時から小さくなる時（実線）と、その反対の時（破線）
とでは、殆どヒステリシスがない特性となった。 前述の実施例は64値QAMに対して適用する場合を示す
ものであるが、他の多値QAMにも適用できることは勿論
であり、又QAM以外の多値振幅変調信号に対する自動等
化にも適用することができるものである。又タップ数を
更に多くした場合にも適用することができるものであ
る。 更に、前述の第１および第２の実施例では制御モード
切換回路28はＩ−chの識別器26−Ｉの出力を用いて擬似
誤りパルスを発生するが、他にも識別器26−Ｑの出力を
用いて擬似誤りパルスを発生させてもよく、又、識別器
26−Ｉの出力を用いて発生させた擬似誤りパルスと識別
器26−Ｑの出力を用いて発生させた擬似誤りパルスのOR
を積分器2822に入力してもよい。 以上説明したように、本発明では識別器からの伝送デ
ータより下位ビットを用いて発生される擬似誤りパルス
の発生頻度により制御モードを切換え、ノーマルモード
からリセットモードあるいはMLEモードへ切換える閾値
とその反対の切換えの閾値とを異ならせることにより、
モード切換制御を簡単な回路で細かく安定に行なえると
いう効果がある。 更に、ノーマルモードとリセットモードとの間にMLE
モードを設けているため、一旦リセットモードになって
からノーマルモードに戻る場合でも、MLEモードである
程度の等化が行なわれていることにより、早くノーマル
モードに戻ることができ、耐歪周波数特性のヒステリシ
スが少なくなるという効果がある。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大洞 喜正
神奈川県横浜市旭区若葉台２−17−203
(56)参考文献 特開 昭59−85141（ＪＰ，Ａ)
特開 昭49−2416（ＪＰ，Ａ)
特開 昭55−118255（ＪＰ，Ａ)
特開 昭48−28108（ＪＰ，Ａ)
特開 昭60−10818（ＪＰ，Ａ)
特公 昭57−31694（ＪＰ，Ｂ２)
特公 昭54−20824（ＪＰ，Ｂ２)
(58)調査した分野(Int.Cl.6，ＤＢ名)
H04B 3/00 - 3/18
H04B 7/005
H04L 27/00
H03H 17/00 - 21/00
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (1)
- (57)【特許請求の範囲】 １．ｎ（ｎは正の整数）ビットの伝送データを多値信号
に変換して出力する変換手段と、 該多値信号で搬送波を変調して出力する変調手段と、 該変調された信号を無線信号として送信する手段と、 を有する送信装置と； 該無線信号を受信して出力する手段と、 該受信された信号を復調し、多値信号を出力する復調手
段と、 主タップとその他のタップを有し各タップの重み付けを
制御する重み付け信号を受け該復調された多値信号を等
化して出力するトランスバーサルフィルタと、 該トランスバーサルフィルタから出力される多値信号を
識別してｎ＋ｍ（ｍは正の整数）ビットのディジタル信
号に変換して出力する識別手段と、 該識別手段から出力されるｎ＋ｍビットのディジタル信
号のうちの小なくとも１部のディジタル信号を用いて該
重み付け信号を出力するタップ重み付け制御手段と、 該識別手段から出力されるｎ＋ｍビットのディジタル信
号の下位ｍビットのうち少なくとも一部を用いて発生さ
せた擬似誤りパルスの発生頻度により該タップ重み付け
制御手段の制御モードを切換え、少なくとも２つの制御
モード間で一方の制御モードから他方の制御モードへ切
換える閾値と該他方の制御モードから該一方の制御モー
ドへ切換える閾値とを異ならせる制御モード切換手段
と、 を有する受信装置と； を有することを特徴とする無線データ伝送システム。 ２．前記送信装置において、 前記変換手段は同相チャネル用と直交チャネル用の２つ
の変換手段であり、 前記変調手段は該２つの変換手段からの同相チャネルと
直交チャネルの２つの多値信号により多値直交振幅変調
を行ない、 一方前記受信装置において、 前記復調手段は前記受信された信号を復調して同相チャ
ネルと直交チャネルの２つの多値信号を出力し、 前記トランスバーサルフィルタは該２つの多値信号間の
干渉の除去も行ない、 前記識別手段は同相チャネル用と直交チャネル用の２つ
の識別手段であることを特徴とする特許請求の範囲第１
項記載の無線データ伝送システム。 ３．前記変調手段は、 搬送波を発生する手段と 該搬送波を互いに90゜位相の異なる同相チャネル用と直
交チャネル用の２つの搬送波に分岐する手段と、 該同相チャネル用搬送波を前記同相チャネルの多値信号
で変調する手段と、 該直交チャネル用搬送波を前記直交チャネルの多値信号
で変調する手段と、 該同相チャネルの変調された信号と該直交チャネルの変
調された信号を合成する手段と、 を有し、 前記復調手段は、 前記受信された信号を同相チャネル用と直交チャネル用
の２つの受信された信号に分岐する手段と、 該受信された信号に関係して搬送波を再生する手段と、 該再生された搬送波を互いに90゜位相の異なる同相チャ
ネル用と直交チャネル用の２つの再生された搬送波に分
岐する手段と、 該同相チャネル用の再生された搬送波により該同相チャ
ネルの受信された信号を復調して同相チャネルの復調さ
れた多値信号を出力する手段と、 該直交チャネル用の再生された搬送波により該直交チャ
ネルの受信された信号を復調して直交チャネルの復調さ
れた多値信号を出力する手段と、 を有することを特徴とする特許請求の範囲第２項記載の
無線データ伝送システム。 ４．前記トランスバーサルフィルタは、 複数の遅延素子を縦続接続して構成され主タップとその
他のタップを有する同相チャネルおよび直交チャネルの
遅延手段と、 該同相チャネルの復調された多値信号を主タップの第１
の重み付け信号に応じた利得で増幅して該同相チャネル
の遅延手段へ出力し等価的に主タップの重み付けをする
可変利得増幅器とその他のタップからの信号にその他の
タップの第１の重み付け信号に対応した値を乗算する複
数の乗算器とを有し第１の重み付けされた信号を出力す
る第１の重み付け手段と、 該同相チャネルの遅延手段の各タップからの信号に各タ
ップの第２の重み付け信号に対応した値を乗算する複数
の乗算器を有し第２の重み付けされた信号を出力する第
２の重み付け手段と、 該直交チャネルの遅延手段の各タップからの信号に各タ
ップの第３の多み付け信号に対応した値を乗算する複数
の乗算器を有し第３の重み付けされた信号を出力する第
３の重み付け手段と、 該直交チャネルの復調された多値信号を主タップの第４
の重み付け信号に応じた利得で増幅して該直交チャネル
の遅延手段で出力し、等価的に主タップの重み付けをす
る可変利得増幅器とその他のタップからの信号にその他
のタップの第４の重み付け信号に対応した値を乗算する
乗算器とを有し第４の重み付けされた信号を出力する第
４の重み付け手段と、 該第１の重み付けされた信号と該第３の重み付けされた
信号とを加算し同相値の等化された多値信号を出力する
同相チャネルの加算器と、 該第２の重み付けされた信号と該第４の重み付けされた
信号とを加算し直交チャネルの等化された多値信号を出
力する直交チャネルの加算器と、 を有することを特徴とする特許請求の範囲第２項あるい
は第３項記載の無線データ伝送システム。 ５．前記同相チャネルおよび直交チャネルの識別手段は
該変換されたディジタル信号のうち、それぞれ第１ビッ
トから第ｎビットまでを同相チャネルおよび直交チャネ
ルの伝送データとして、それぞれ第１ビットを同相チャ
ネルおよび直交チャネルの極性信号として、それぞれ第
ｎ＋１ビットを同相チャネルおよび直交チャネルの誤差
信号として出力し、少なくとも一方の識別手段は第ｎ＋
１ビットおよび第ｎ＋２ビットを擬似誤りパルス発生用
ビットとして出力することを特徴とする特許請求の範囲
第４項記載の無線データ伝送システム。 ６．前記制御モードにはノーマルモードとリセットモー
ドがあり、 前記タップ重み付け制御手段は、 前記同相チャネルの極性信号と“0"と“1"の交番信号と
を入力し制御モードを示す信号によりノーマルモードの
ときは該同相チャネルの極性信号を、リセットモードの
ときは該交番信号を出力する同相チャネルのスイッチ
と、 前記直交チャネルの極性信号と該交番信号とを入力し該
制御モードを示す信号によりノーマルモードのときは該
直交チャネルの極性信号を、リセットモードのときは該
交番信号を出力する直交チャネルのスイッチと、 該同相チャネルおよび直交チャネルのスイッチの出力を
それぞれ入力し前記トランスバーサルフィルタの各タッ
プの遅延時間と同じ遅延時間をもつ各タップに対応した
遅延信号をそれぞれ出力する同相チャネルおよび直交チ
ャネルの極性／交番信号遅延手段と、 前記同相チャネルおよび直交チャネルの誤差信号を前記
トランスバーサルフィルタの主タップの遅延時間と同じ
遅延時間だけ遅延させてそれぞれ出力する同相チャネル
および直交チャネルの誤差信号遅延手段と、 該同相チャネルの極性／交番信号遅延手段からの各タッ
プに対応した遅延信号と該同相チャネルの誤差信号遅延
手段からの遅延した同相チャネルの誤差信号との排他的
ORを演算して各タップに対応した第１の排他的OR信号を
出力する第１の相関手段と、 該同相チャネルの極性／交番信号遅延手段からの各タッ
プに対応した遅延信号と該直交チャネルの誤差信号遅延
手段からの遅延した直交チャネルの誤差信号との排他的
ORを演算して各タップに対応した第２の排他的OR信号を
出力する第２の相関手段と、 該直交チャネルの極性／交番信号遅延手段からの各タッ
プに対応した遅延信号と該同相チャネルの誤差信号遅延
手段からの遅延した同相チャネルの誤差信号との排他的
ORを演算して各タップに対応した第３の排他的OR信号を
出力する第３の相関手段と、 該直交チャネルの極性／交番信号遅延手段からの各タッ
プに対応した遅延信号と該直交チャネルの誤差信号遅延
手段からの遅延した直交チャネルの誤差信号との排他的
ORを演算して各タップに対応した第４の排他的OR信号を
出力する第４の相関手段と、 該各タップに対応した第１の排他的OR信号を積分して前
記各タップに対応した第１の重み付け信号として出力す
る第１の積分手段と、 該各タップに対応した第２の排他的OR信号を積分して前
記各タップに対応した第２の重み付け信号として出力す
る第２の積分手段と、 該各タップに対応した第３の排他的OR信号を積分して前
記各タップに対応した第３の重み付け信号として出力す
る第３の積分手段と、 該各タップ合に対応した第４の排他的OR信号を積分して
前記各タップに対応した第４の重み付け信号として出力
する第４の積分手段と、 を有し、 前記モード切換手段は、 前記識別手段からの第ｎ＋１ビットと第ｎ＋２ビットの
排他的NORを演算し擬似誤りパルスを発生する排他的NOR
ゲートと、 該擬似誤りパルスを積分し該擬似誤りパルスの発生頻度
に対応した電圧を出力する積分器と、 第１のビット誤り率に対応した第１の基準電圧と該積分
器の出力電圧とを比較する第１の比較器と、 第１のビット誤り率よりも低い第２のビット誤り率に対
応した第２の基準電圧と該積分器の出力電圧とを比較す
る第２の比較器と、 該第１および第２の比較器からの比較結果に基き、ノー
マルモードではノーマルモードを示す切換信号を出力す
るとともに該積分器の出力電圧が第１の基準電圧よりも
高くなったときにリセットモードに切換え、リセットモ
ードではリセットモードを示す切換信号を出力するとと
もに該積分器の出力電圧が第２の基準電圧より低くなっ
たときにノーマルモードに切換える制御モード保持手段
と、 を有することを特徴とする特許請求の範囲第５項記載の
無線データ伝送システム。 ７．前記制御モードにはノーマルモードと最大レベル誤
差（MLE）モードとリセットモードがあり、 前記タップ重み付け制御手段は、 前記同相チャネルの極性信号と“0"と“1"の交番信号と
を入力し制御モードを示す信号によりノーマルモードの
ときは該同相チャネルの極性信号を、リセットモードの
ときは該交番信号を出力する同相チャネルのスイッチ
と、 前記直交チャネルの極性信号と該交番信号とを入力し該
制御モードを示す信号によりノーマルモードのときは該
直交チャネルの極性信号を、リセットモードのときは該
交番信号を出力する直交チャネルのスイッチと、 該同相チャネルおよび直交チャネルのスイッチの出力を
それぞれ入力し前記トランスバーサルフィルタの各タッ
プの遅延時間と同じ遅延時間をもつ各タップに対応した
遅延信号をそれぞれ出力する同相チャネルおよび直交チ
ャネルの極性／交番信号遅延手段と、 前記同相チャネルおよび直交チャネルの誤差信号を前記
トランスバーサルフィルタの主タップの遅延時間と同じ
遅延時間だけ遅延させてそれぞれ出力する同相チャネル
および直交チャネルの誤差信号遅延手段と、 該同相チャネルの極性／交番信号遅延手段からの各タッ
プに対応した遅延信号と該同相チャネルの誤差信号遅延
手段からの遅延した同相チャネルの誤差信号との排他的
ORを演算して各タップに対応した第１の排他的OR信号を
出力する第１の相関手段と、 該同相チャネルの極性／交番信号遅延手段からの各タッ
プに対応した遅延信号と該直交チャネルの誤差信号遅延
手段からの遅延した直交チャネルの誤差信号との排他的
ORを演算して各タップに対応した第２の排他的OR信号を
出力する第２の相関手段と、 該直交チャネルの極性／交番信号遅延手段からの各タッ
プに対応した遅延信号と該同相チャネルの誤差信号遅延
手段からの遅延した同相チャネルの誤差信号との排他的
ORを演算して各タップに対応した第３の排他的OR信号を
出力する第３の相関手段と、 該直交チャネルの極性／交番信号遅延手段からの各タッ
プに対応した遅延信号と該直交チャネルの誤差信号遅延
手段からの遅延した直交チャネルの誤差信号との排他的
ORを演算して各タップに対応した第４の排他的OR信号を
出力する第４の相関手段と、 前記同相チャネルおよび直交チャネルの識別手段からの
第１乃至第ｎ＋１ビットからそれぞれMLEを検出しMLE信
号を出力する同相チャネルおよび直交チャネルのMLE検
出手段と、該同相チャネルおよび直交チャネルのMLE信
号の立上がりをそれぞれ検出し同相チャネルおよび直交
チャネルの立上がり検出パルスを出力する同相チャネル
および直交チャネルのMLE信号立上がり検出手段と、該
同相チャネルおよび直交チャネルのMLE信号をそれぞれ
順次遅延させ、それぞれ該同相チャネルおよび直交チャ
ネルの立上がりパルスが発生したときに、それぞれ遅延
のために保持してある同相チャネルおよび直交チャネル
のMLE信号をMLE検出の状態にして、それぞれ同相チャネ
ルおよび直交チャネルの遅延されたMLE信号として出力
する同相チャネルおよび直交チャネルのMLE信号遅延手
段とをそれぞれ有する同相チャネルおよび直交チャネル
のMLE制御手段と、 主タップに対応した第１および第４の排他的OR信号、該
同相チャネルおよび直交チャネルの遅延されたMLE信
号、クロック信号および該同相チャネルおよび直交チャ
ネルの立上がりパルスをそれぞれ入力し、アラーム信号
およびリセット信号に応じ、アラーム信号が発生してい
てリセット信号が発生していないときはそれぞれ主タッ
プに対応した第１および第４の排他的OR信号および該同
相チャネルおよび直交チャネルの遅延されたMLE信号の
うち該同相チャネルおよび直交チャネルの遅延されたML
E信号を、クロック信号および該同相チャネルおよび直
交チャネルの立上がりパルスのうち該同相チャネルおよ
び直交チャネルの立上がりパルスを選択して出力し、そ
れ以外のときはそれぞれ主タップに対応した第１および
第４の排他的OR信号およびクロック信号を出力する同相
チャネルおよび直交チャネルの選択手段と、 該同相チャネルおよび直交チャネルの選択手段からの主
タップに対応した第１および第４の排他的OR信号あるい
は該同相チャネルおよび直交チャネルの遅延されたMLE
信号をそれぞれデータ端子に入力され、クロック信号を
それぞれクロック端子に入力される主タップに対応した
第１および第４のフリップフロップと、該その他のタッ
プに対応した第１および第４の排他的OR信号をそれぞれ
データ端子に入力され、該同相チャネルおよび直交チャ
ネルの選択手段からのクロック信号あるいは同相チャネ
ルおよび直交チャネルの立上がりパルスをそれぞれクロ
ック端子に入力されるその他のタップに対応した第１お
よび第４のフリップフロップから成る第１および第４の
保持手段と、 該各タップに対応した第２および第３の排他的OR信号を
それぞれデータ端子に入力され、クロック信号をクロッ
ク端子に入力される各タップに対応した第２および第３
のフリップフロップから成る第２および第３の保持手段
と、 該各タップに対応した第１乃至第４の保持手段の出力を
それぞれ積分して前記各タップに対応した第１乃至第４
の重み付け信号として出力する第１乃至第４の積分手段
と、 を有し、 前記モード切換手段は、 前記識別手段からの第ｎ＋１ビットと第ｎ＋２ビットの
排他的NORを演算し擬似誤りパルスを発生する排他的NOR
ゲートと、 該擬似誤りパルスを積分し該擬似誤りパルスの発生頻度
に対応した電圧を出力する積分器と、 第１ビットの誤り率に対応した電圧と該第１の誤り率よ
り低い第２のビット誤り率に対応した電圧を選択して出
力する基準電圧切換手段と、 該基準電圧切換手段の出力電圧と該積分手段の出力電圧
を比較し該積分手段の出力電圧の方が高いときにアラー
ム信号を発生させるとともに該基準電圧切換手段を該第
２の基準電圧を選択して出力するよう切換えるとともに
該積分手段の出力電圧の方が低いときに該基準電圧切換
手段を該第１の基準電圧を選択して出力するよう切換え
る第３の比較手段と、 第３のビット誤り率に対応する第３の基準電圧と該積分
手段の出力電圧とを比較する第４の比較手段と、 該第４の比較手段の出力に応じ該積分手段の出力電圧の
方が高いときに周期的にリセット信号を発生するタイマ
と、を有することを特徴とする特許請求の範囲第５項記
載の無線データ伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50461786A JP2827197B2 (ja) | 1985-08-30 | 1986-08-27 | 無線データ伝送システム |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19131885 | 1985-08-30 | ||
| JP60-191318 | 1985-08-30 | ||
| JP22689785 | 1985-10-14 | ||
| JP60-226897 | 1985-10-14 | ||
| JP50461786A JP2827197B2 (ja) | 1985-08-30 | 1986-08-27 | 無線データ伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2827197B2 true JP2827197B2 (ja) | 1998-11-18 |
Family
ID=27326465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50461786A Expired - Fee Related JP2827197B2 (ja) | 1985-08-30 | 1986-08-27 | 無線データ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827197B2 (ja) |
-
1986
- 1986-08-27 JP JP50461786A patent/JP2827197B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0702475B1 (en) | Multi-threshold detection for 0.3-GMSK | |
| KR900002330B1 (ko) | 무선 수신기 | |
| EP0486049B1 (en) | Decision feedback equalizer | |
| EP0235300B1 (en) | Radio data transmission system | |
| US6175591B1 (en) | Radio receiving apparatus | |
| JPH0272727A (ja) | 変調指数０．５の２進連続位相被角度変調データ信号の等化復調配置 | |
| WO2011030740A1 (ja) | クロック再生回路及びクロック再生方法 | |
| CA1278347C (en) | Correlation detecting circuit operable in a low frequency | |
| JP2827197B2 (ja) | 無線データ伝送システム | |
| JP2518690B2 (ja) | トランスバ―サルフィルタ制御回路 | |
| US6546237B1 (en) | Differential FM detector for radio receivers | |
| Lui et al. | Viterbi and serial demodulators for pre-coded binary GMSK | |
| JPH06232930A (ja) | クロック再生回路 | |
| JP2806825B2 (ja) | 復調装置 | |
| JP2518502B2 (ja) | 等化器 | |
| JPH0748677B2 (ja) | 等化器 | |
| JP2560339B2 (ja) | ディジタル復調装置 | |
| JP2600970B2 (ja) | ダイバーシティ受信装置 | |
| JP2932775B2 (ja) | 復調装置 | |
| JPH08139775A (ja) | ディジタル復調装置 | |
| JPH09214461A (ja) | ディジタル多重無線の交差偏波伝送受信機 | |
| JP2606540B2 (ja) | 波形等化器 | |
| WO2000039976A1 (fr) | Recepteur diversite sans erreur de decodage et circuit de regeneration d'horloge de recepteur diversite | |
| JPH0748678B2 (ja) | 等化器 | |
| JPH053180B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |