JPH0542756B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は１チツプの集積回路として実現される
電気的アナログメモリに関する。

（従来技術とその問題点） 画像信号や音声信号の処理を行なう装置等では
実時間で実行できない処理を行なう場合にアナロ
グ量を記憶する必要が生じる。

しかし、アナログ量を記憶するアナログメモリ
として実用化されているものは、画像蓄積管や磁
気テープ等非電気的なものばかりであり、電気回
路の中に組み入れて使用しにくい。このため、ア
ナログ量を電気的に記憶するためには、電荷転送
素子等を利用したアナログ遅延素子が代用される
が、ごく短時間の記憶しかできず、装置を構成す
るうえでの大きな制限となつてきた。

（発明の目的） 本発明は以上のことに鑑み、長時間の記憶時間
を持ち、使用方法も簡単な、１チツプの集積回路
として実現できる電気的アナログメモリ回路を提
供することを目的とする。

（発明の構成） 本発明によればAD変換器と、データ入力端子
が前記AD変換器の出力に接続された第１のラン
ダムアクセスメモリ（以下RAMと称する）と、
入力端子が前記第１のRAMのデータ出力端子に
接続されたDA変換器と、前記第１のRAMにデ
ータを書き込む際に、前記第１のRAMのデータ
の書き込まれていない領域の最初のアドレスを示
す第１のアドレス値から始まる連続して変化する
アドレス信号を前記第１のRAMのアドレス入力
端子に加えるアドレス発生回路と、前記第１の
RAMにデータを書き込む際に、前記第１のアド
レス値と書き込みが終了した第２のアドレス値を
書き込む第２のRAMを１チツプに塔載したこと
を特徴とするアナログメモリ回路が得られる。

（本発明の概要） 本発明は、近年の集積回路の高集積性を利用し
て、アナログ信号とデイジタル信号の相互変換回
路と、デイジタルメモリを組み合わせ、アドレス
発生回路と称する制御回路と、デイジタルメモリ
上の書き込み位置を記憶するもう１つのデイジタ
ルメモリと共に１チツプの集積回路上に塔載する
ものである。

外部からアドレス発生回路に対し書き込みを指
示する制御信号を印加すると、アドレス発生回路
が、アナログ信号をデイジタル信号に変換しデイ
ジタルメモリの使用されていない領域に書き込む
ように制御信号を発生する。同時に、書き込み位
置は第２のデイジタルメモリに記憶される。ま
た、外部からアドレス発生回路に対し読み出しを
指示する制御信号と何番目に書き込んだデータで
あるかを指示する信号を印加すると、アドレス発
生回路は第２のデイジタルメモリに記憶されてい
る書き込み位置を読み取り、その位置に記憶され
ているデイジタル信号をアナログ信号に変換して
出力するよう制御信号を発生する。

このようにして外部からみた時は電気的アナロ
グメモリ素子として動作する。

（実施例） 以下本発明を、１実施例を表わす第１図を使用
して説明する。

第１図に於て、１はAD変換回路であり、２は
RAMであり、３はDA変換回路であり、４はア
ドレス発生回路である。AD変換回路１の入力は
アナログ入力端子５に接続されており出力は
RAM２のデータ入力線６に接続されている。
DA変換回路３の入力はRAM２のデータ出力線
７に接続され出力はアナログ出力端子８に接続さ
れている。

アドレス発生回路４は信号線１２を通してアド
レス信号をRAM２のアドレス入力線に加える。
またアドレス発生回路４は変換開始信号を信号線
９を通してAD変換回路１に加え、また信号線１
０を通してAD変換回路１から変換終了信号を受
ける。また、アドレス発生回路４は信号線１１を
通して書き込み可能信号をRAM２に加え、また
信号線１３を通して出力可能信号をDA変換回路
３に加える。またアドレス発生回路４はRAM１
８のデータ入力線１９に接続され、データ出力線
２２に接続されている。またアドレス発生回路４
はRAM１８に信号線２０を通して書き込み可能
信号を加え、信号線２１を通してアドレス信号を
加える。

第１図の回路は次のように動作する。アドレス
発生回路は内部に２つのアドレス・レジスタを持
ち、それぞれRAM２及びRAM１８の現在書き
込み可能な最初のアドレス位置がセツトされてい
る。

チツプ書き込み時には書き込み制御端子１４に
書き込み信号を加える。アドレス発生回路は
RAM２に対応するアドレス・レジスタ（以下第
１のアドレス・レジスタと称する）の値をアドレ
スカウンタにセツトし、信号線１３にDA変換器
３の出力を不可能状態にする信号を出力し、また
端子１６に現在チツプが読み出し不可能状態であ
ることを示す信号を出力する。

次に信号線９を通して変換開始信号をAD変換
回路１に加える。AD変換回路１はこの信号を受
けると、アナログ入力端子５上のアナログ信号を
デジタル信号に変換し、RAM２のデータ入力６
に加えた段階で信号線１０を通して変換終了信号
をアドレス発生回路４に加える。すると、アドレ
ス発生回路４はアドレスカウンタの内容を信号線
１２を通してRAM２のアドレス入力に加えた状
態で、信号線１１を通してRAM２に書き込み可
能信号を加える。こうしてデータ入力６上の信号
が指定されたRAM２上のセグメントの最初のア
ドレスに書き込まれる。

次にアドレス発生回路は信号線１１上の書き込
み可能信号を再び不可能状態にした後に、アドレ
スカウンタの内容を１つ増加させ、また信号線９
を通してAD変換回路１に変換開始信号を加え
る。AD変換回路１は次の標本化時点におけるア
ナログ入力端子５上の入力信号をデイジタル信号
に変換しデータ入力線６に加え、信号線１０上に
変換終了信号を出す。データ入力線６上のチツプ
は最初のチツプと全く同様にしてRAM２上の次
のアドレスに書き込まれる。アドレスカウンタの
内容はまた増加される。

以上が繰り返されて、入力信号が次々とデジタ
ル信号に変換され、RAM２に書き込まれる。書
き込みを終了させるためには端子１４への書き込
み信号の印加を停止する。するとアドレス発生回
路４はそれ以上信号線９に変換開始信号を出さな
くなり書き込み動作を停止して、端子１６に回路
が読み出し可能であることを示す信号を出す。書
き込み開始時の第１のアドレスレジスタの内容は
書き込みの開始時または終了時にRAM１８の書
き込み可能な最初のアドレス位置に書き込まれ
る。このためには第１のアドレスレジスタの内容
をデータ入力線１９に加え、またRAM１８に対
応するアドレスレジスタ（以下第２のアドレスレ
ジスタと称する）の内容をアドレス入力線２１に
加えた状態で信号線２０に書き込み可能信号を加
える。また書き込み終了時に、アドレスカウンタ
の値をRAM１８の次の書き込み位置に同様にし
て書き込む。次に第１及び第２のアドレスレジス
タの値を次の書き込み可能な位置のアドレスの値
にセツトする。

データの読み出し時は、まず端子１７に何番目
に書き込んだデータであるかを示す信号を加え、
次に端子１５に読み出し開始信号を加える。アド
レス発生回路４はこの信号を受けると、まず
RAM１８上の指定された順番に相当するアドレ
スデータが書き込まれているRAM１８上のアド
レス値を求め、それをアドレス入力線２１に加え
書き込まれている２つの値をデータ出力線２２に
順に読み出す。読み出された２つの値の１つは
RAM２上の、指定された順番に相当するデータ
の書き込まれている最初のアドレス値（以下開始
アドレス値と称する）であり、もう１つの値は最
後のアドレス値（以下終了アドレス値と称する）
である。

次にアドレスカウンタに開始アドレス値をセツ
トし、信号線１３にDA変換回路３の出力を可能
状態にする信号を出す。その後、終了アドレス値
に達するまでアドレスカウンタの内容を一定時間
間隔で増加させながらアドレス入力線１２に加え
る。

こうするとアナログ出力端子８にアドレス信号
が得られる。この際に、アドレスカウンタを増加
させる時間間隔を書き込み時のサンプリング間隔
と同じにすれば、書き込んだ信号と同じ信号が得
られる。また変えることで時間軸を伸縮した波形
も得られる。また必要に応じて外部に端子を設け
この時間間隔を制御できるようにしても良い。

リセツト端子２３にリセツト信号を印加する
と、第１及び第２のアドレスレジスタがそれぞれ
RAM２とRAM１８の最初のアドレス位置にリ
セツトされ、最初の位置から新しいデータが書き
込めるようになる。

以上のようにして第１図の回路は外部端子から
みるとアナログメモリ回路として働く。

尚、端子１６に読み出し可能状態を示すこと
や、信号線１３を通して出力を不可能状態にする
ことは必ずしも必要ではなく、これらは必要に応
じて設ければ良い。また、第１図の実施例では書
き込み時にAD変換回路とアドレス発生回路を同
調させるのに、変換開始信号と変換終了信号を用
いたが、これは両方の回路で同じクロツクを使用
して同期させることで省くこともできる。

（発明の効果） 以上述べた如く、本発明によれば、記憶時間が
任意で、使用方法も簡単な１チツプのアナログメ
モリ素子が得られ、音声記憶装置等の信号処理装
置に対し大きな効果がある。

【図面の簡単な説明】

第１図は本発明の１実施例を示すブロツク図で
ある。図において、１はAD変換器である。２と
１８はRAMである。４はアドレス発生回路であ
る。５はアナログ入力端子である。６と１９はデ
ータ入力線である。７と２２はデータ出力線であ
る。８はアナログ出力端子である。９，１０，１
１，１２，１３，２０，２１は信号線であり、９
には変換開始信号が、１０には変換終了信号が、
１１と２０には書き込み可能信号が、１２と２１
にはアドレス信号が１３には出力可能信号がそれ
ぞれ出力される。１４は書き込み制御端子であ
る。１５は読み出し指示端子である。１６は読み
出し可能表示端子である。１７は読み出しデータ
指示端子である。２３はアドレスリセツト端子で
ある。

Claims (1)

【特許請求の範囲】
1. １ AD変換器と、データ入力端子が前記AD変
   換器の出力に接続された第１のランダムアクセス
   メモリ（以下RAMと称する）と、入力端子が前
   記第１のRAMのデータ出力端子に接続された
   DA変換器と、前記第１のRAMにデータを書き
   込む際に、前記第１のRAMのデータの書き込ま
   れていない領域の最初のアドレスを示す第１のア
   ドレス値から始まる連続して変化するアドレス信
   号を前記第１のRAMのアドレス入力端子に加え
   るアドレス発生回路と、前記第１のRAMにデー
   タを書き込む際に、前記第１のアドレス値と書き
   込みが終了した第２のアドレス値を書き込む第２
   のRAMを１チツプに塔載したことを特徴とする
   アナログメモリ回路。