JPH0542166B2 - - Google Patents
Info
- Publication number
- JPH0542166B2 JPH0542166B2 JP57084706A JP8470682A JPH0542166B2 JP H0542166 B2 JPH0542166 B2 JP H0542166B2 JP 57084706 A JP57084706 A JP 57084706A JP 8470682 A JP8470682 A JP 8470682A JP H0542166 B2 JPH0542166 B2 JP H0542166B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- transistor
- capacitance
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、ブラウン管デイスプレイ等の駆動回
路のような広帯域・高出力回路に適した増幅器に
関するものである。
路のような広帯域・高出力回路に適した増幅器に
関するものである。
ブラウン管（以下CRTと略す）を駆動するた
めの広帯域・高出力ビデオ出力回路は、従来、駆
動素子としてはバイポーラトランジスタを用い、
CRTの入力容量による周波数特性の劣化をイン
ダクタンスＬを用いて補償するピーキング回路で
構成されていた。この代表例を第１図に示す。以
下、図面を用いて説明するが、駆動回路の構成は
広帯域回路では一般的な、エミツタ接地段とベー
ス接地段（ただし電界効果トランジスタの場合は
ゲート接地）とから成るカスコード回路を用い
る。
めの広帯域・高出力ビデオ出力回路は、従来、駆
動素子としてはバイポーラトランジスタを用い、
CRTの入力容量による周波数特性の劣化をイン
ダクタンスＬを用いて補償するピーキング回路で
構成されていた。この代表例を第１図に示す。以
下、図面を用いて説明するが、駆動回路の構成は
広帯域回路では一般的な、エミツタ接地段とベー
ス接地段（ただし電界効果トランジスタの場合は
ゲート接地）とから成るカスコード回路を用い
る。
第１図において、１はCRT、２は負荷抵抗、
３はピーキングコイル、４は負荷容量、５は出力
用バイポーラトランジスタ、６はドライブ用バイ
ポーラトランジスタ、７はエミツタ抵抗、８は入
力信号源、９はバイアス電圧を示す。第１図にお
いて、ピーキングコイル３をとつた回路がカスコ
ード増幅器の基本回路である。ここで、ドライブ
用、出力用バイポーラトランジスタ６，５の高周
波特性は十分に良好であるとすると、回路のカツ
トオフ周波数を決定する要因は、負荷抵抗２の抵
抗値RLと負荷容量４の容量値CLとの積でつくる
時定数（１次のローパスフイルタ）である。容量
値CLは、トランジスタの出力容量、CRTの入力
容量、配線等の浮遊容量の和で、高周波領域では
支配的な負荷となる。
３はピーキングコイル、４は負荷容量、５は出力
用バイポーラトランジスタ、６はドライブ用バイ
ポーラトランジスタ、７はエミツタ抵抗、８は入
力信号源、９はバイアス電圧を示す。第１図にお
いて、ピーキングコイル３をとつた回路がカスコ
ード増幅器の基本回路である。ここで、ドライブ
用、出力用バイポーラトランジスタ６，５の高周
波特性は十分に良好であるとすると、回路のカツ
トオフ周波数を決定する要因は、負荷抵抗２の抵
抗値RLと負荷容量４の容量値CLとの積でつくる
時定数（１次のローパスフイルタ）である。容量
値CLは、トランジスタの出力容量、CRTの入力
容量、配線等の浮遊容量の和で、高周波領域では
支配的な負荷となる。
第１図に示したコイル３のはいつた出力回路
は、シヤントピーキング回路と呼ばれ、負荷容量
値CLとピーキングコイル３のインダクタンス値
LPとで共振回路を形成し、共振周波数0と共振の
鋭さＱを適当に調整する事により帯域を拡大する
ものである。第１図に示したシヤントピーキング
回路の出力トランジスタ５からみた負荷インピー
ダンスZLの周波数特性は、第２図のように表わせ
る（0，Ｑ，ZL等の具体的関係は、多くの文献等
に紹介されているため略す）。
は、シヤントピーキング回路と呼ばれ、負荷容量
値CLとピーキングコイル３のインダクタンス値
LPとで共振回路を形成し、共振周波数0と共振の
鋭さＱを適当に調整する事により帯域を拡大する
ものである。第１図に示したシヤントピーキング
回路の出力トランジスタ５からみた負荷インピー
ダンスZLの周波数特性は、第２図のように表わせ
る（0，Ｑ，ZL等の具体的関係は、多くの文献等
に紹介されているため略す）。
次に、第１図における増幅素子であるバイポー
ラトランジスタについて述べる。カスコード増幅
器の場合、ドライブ段で電圧入力を電流に変換し
出力するだけでなく、エミツタ（あるいはソー
ス）接地として動作するため、素子の高周波特性
が良好であること、相互コンダクタンスgmが大
きいことなどが特に重要であるが、素子の耐圧は
バイアス電圧EBでおさえられるため低くできる。
これは、高周波用バイポーラトランジスタ製造技
術からみれば大きな救いであり一般的にドライブ
段の素子は入手が容易で選択の自由度も大きい。
反面、出力段は、ベース（あるいはゲート）接地
で用いるため素子の高周波特性の能力ぎりぎりま
で使用できるが、高耐圧で大きな許容コレクタ損
失、小さな出力容量、良好な高周波特性等の互い
に予盾する要求を同時に満足することが必要とさ
れるため、素子の選択および設計が非常に困難な
部分となつている。特に最近の実験結果からは、
素子のしや断周波数Tは使用帯域内で十分な値を
もつているにもかかわらず、コレクタ体抵抗増加
などの理由により擬似飽和現象の発生なども大き
な問題となつてきている。擬似飽和は、有効出力
電圧の減少を招き、結果的には電源電圧の上昇→
コレクタ損失および回路の消費電力の増加を招く
だけではなく、より高耐圧な素子が要求され、高
周波特性との両立がますます困難なものとなる。
ラトランジスタについて述べる。カスコード増幅
器の場合、ドライブ段で電圧入力を電流に変換し
出力するだけでなく、エミツタ（あるいはソー
ス）接地として動作するため、素子の高周波特性
が良好であること、相互コンダクタンスgmが大
きいことなどが特に重要であるが、素子の耐圧は
バイアス電圧EBでおさえられるため低くできる。
これは、高周波用バイポーラトランジスタ製造技
術からみれば大きな救いであり一般的にドライブ
段の素子は入手が容易で選択の自由度も大きい。
反面、出力段は、ベース（あるいはゲート）接地
で用いるため素子の高周波特性の能力ぎりぎりま
で使用できるが、高耐圧で大きな許容コレクタ損
失、小さな出力容量、良好な高周波特性等の互い
に予盾する要求を同時に満足することが必要とさ
れるため、素子の選択および設計が非常に困難な
部分となつている。特に最近の実験結果からは、
素子のしや断周波数Tは使用帯域内で十分な値を
もつているにもかかわらず、コレクタ体抵抗増加
などの理由により擬似飽和現象の発生なども大き
な問題となつてきている。擬似飽和は、有効出力
電圧の減少を招き、結果的には電源電圧の上昇→
コレクタ損失および回路の消費電力の増加を招く
だけではなく、より高耐圧な素子が要求され、高
周波特性との両立がますます困難なものとなる。
前記のごとく、バイポーラトランジスタの出力
段への採用は重要な問題を解決しなければならな
いことが明らかとなつたが、近年、オーデイオ用
から製品化の始まつたパワーMOS・FETは、ビ
デオ出力用としても非常に秀れた特徴を持つてい
ることが明らかになりつつある。特に、第１図に
おけるカスコード増幅器の出力トランジスタとし
ては、バイポーラトランジスタと比較して１）高
周波特性をあまり劣化させずに高耐圧化が容易で
ある、２）安全動作領域（ASO）が広い、３）
高周波における擬似飽和現象が見られない、など
の非常にすぐれた利点を有する。しかしながら、
一方においては構造的にドレイン領域とソース領
域が容量を介して接続されているという、高周波
領域では非常に重大な欠点をもつている。以下、
第３図、第４図を用いて、バイポーラトランジス
タと電界効果トランジスタとの構造の違いを簡単
に述べる。（本発明では、最も一般的なパワー
MOS・FETを電界効果トランジスタの代表とし
て説明するが、静電誘導トランジスタ等の素子に
対しても適用できることは言うまでもない。） 第３図は、バイポーラトランジスタの一般的な
構造図とベース接地時の等価回路を示す図であ
る。第３図で用いた記号は、 Ｅ；エミツタ、Ｂ；ベース、Ｃ；コレクタ、
Cbe；ベース・エミツタ間接合容量、rbe；ベー
ス・エミツタ間抵抗、vbe；ベース・エミツタ間
電圧、gn；相互コンダクタンス（前述）、Cpb；コ
レクタ端子からの出力容量 である。詳細にはさらに多くのパラメータを必要
とするが、ビデオ帯域では第３図程度で近似でき
る。第３図で示したバイポーラトランジスタの最
も大きな特徴は、相互コンダクタンスgnが大き
い、Ｃ−Ｅ間容量が無視できる程度に小さい、と
いう点である。
段への採用は重要な問題を解決しなければならな
いことが明らかとなつたが、近年、オーデイオ用
から製品化の始まつたパワーMOS・FETは、ビ
デオ出力用としても非常に秀れた特徴を持つてい
ることが明らかになりつつある。特に、第１図に
おけるカスコード増幅器の出力トランジスタとし
ては、バイポーラトランジスタと比較して１）高
周波特性をあまり劣化させずに高耐圧化が容易で
ある、２）安全動作領域（ASO）が広い、３）
高周波における擬似飽和現象が見られない、など
の非常にすぐれた利点を有する。しかしながら、
一方においては構造的にドレイン領域とソース領
域が容量を介して接続されているという、高周波
領域では非常に重大な欠点をもつている。以下、
第３図、第４図を用いて、バイポーラトランジス
タと電界効果トランジスタとの構造の違いを簡単
に述べる。（本発明では、最も一般的なパワー
MOS・FETを電界効果トランジスタの代表とし
て説明するが、静電誘導トランジスタ等の素子に
対しても適用できることは言うまでもない。） 第３図は、バイポーラトランジスタの一般的な
構造図とベース接地時の等価回路を示す図であ
る。第３図で用いた記号は、 Ｅ；エミツタ、Ｂ；ベース、Ｃ；コレクタ、
Cbe；ベース・エミツタ間接合容量、rbe；ベー
ス・エミツタ間抵抗、vbe；ベース・エミツタ間
電圧、gn；相互コンダクタンス（前述）、Cpb；コ
レクタ端子からの出力容量 である。詳細にはさらに多くのパラメータを必要
とするが、ビデオ帯域では第３図程度で近似でき
る。第３図で示したバイポーラトランジスタの最
も大きな特徴は、相互コンダクタンスgnが大き
い、Ｃ−Ｅ間容量が無視できる程度に小さい、と
いう点である。
次に、第４図に示したパワーMOS・FETにつ
いて述べる。第４図における記号で、第３図と同
じものは同一記号で表わした。ここで、 Ｓ；ソース、Ｇ；ゲート、Ｄ；ドレイン、
Ciss；入力容量、Cpss；出力容量、Crss；帰還容
量、Vgs；ゲート・ソース間電圧を示す。
いて述べる。第４図における記号で、第３図と同
じものは同一記号で表わした。ここで、 Ｓ；ソース、Ｇ；ゲート、Ｄ；ドレイン、
Ciss；入力容量、Cpss；出力容量、Crss；帰還容
量、Vgs；ゲート・ソース間電圧を示す。
第３図、第４図から明らかな様に、バイポーラ
トランジスタの場合はコレクタ・エミツタ間に電
流源gn・Vbeが挿入されてるだけであるのに対
し、パワーMOS・FETの場合はドレイン・ソー
ス間に電流源gnVgsと並列に出力容量Cpssも挿入
されており、高周波的には出力容量Cpssを通して
ソースとドレインは完全に接続されているものと
見なせる。これは、パワーMOS・FETの非常に
大きな欠点であるが、後に詳細に説明する。
トランジスタの場合はコレクタ・エミツタ間に電
流源gn・Vbeが挿入されてるだけであるのに対
し、パワーMOS・FETの場合はドレイン・ソー
ス間に電流源gnVgsと並列に出力容量Cpssも挿入
されており、高周波的には出力容量Cpssを通して
ソースとドレインは完全に接続されているものと
見なせる。これは、パワーMOS・FETの非常に
大きな欠点であるが、後に詳細に説明する。
次に、バイポーラトランジスタとパワー
MOS・FETのベース接地、ゲート接地時の入力
インピーダンス特性を調べる。入力インピーダン
スの絶対値と周波数との関係は、第５図、第６図
の実線で示した様な特性をもつ。第５図のバイポ
ーラトランジスタの場合は、周波数とともに単調
な変化を示すが、第６図のパワーMOS・FETの
場合、相互インダクタンスgnと出力容量Cpssとの
関係が主な要因となつてある周波数（第６図′で
示す）でピークをもつ。第４図に示した簡単な等
価回路を用いて（ゲート抵抗の小さなMOS・
FETの場合、比較的良い近似が得られる）計算
すると、出力容量Cpssを一定に固定した場合、相
互コンダクタンスgnが大きくなるにつれて、入
力インピーダンスZioの絶対値｜Zio｜のピーク値
は小さくなり、ピーク周波数も高域に移動する。
また、相互コンダクタンスgnを一定に固定し出
力容量Cpssを大きくすると、｜Zio｜のピーク値が
増加すると同時にピーク周波数は低減に移動す
る。よつて、パワーMOS・FETをビデオ出力段
に用いる場合、｜Zio｜のピーク値を十分小さくす
るか、ピーク周波数を十分に高くし、使用帯域内
ではほぼ平坦に近い特性の素子を選択する必要が
ある。
MOS・FETのベース接地、ゲート接地時の入力
インピーダンス特性を調べる。入力インピーダン
スの絶対値と周波数との関係は、第５図、第６図
の実線で示した様な特性をもつ。第５図のバイポ
ーラトランジスタの場合は、周波数とともに単調
な変化を示すが、第６図のパワーMOS・FETの
場合、相互インダクタンスgnと出力容量Cpssとの
関係が主な要因となつてある周波数（第６図′で
示す）でピークをもつ。第４図に示した簡単な等
価回路を用いて（ゲート抵抗の小さなMOS・
FETの場合、比較的良い近似が得られる）計算
すると、出力容量Cpssを一定に固定した場合、相
互コンダクタンスgnが大きくなるにつれて、入
力インピーダンスZioの絶対値｜Zio｜のピーク値
は小さくなり、ピーク周波数も高域に移動する。
また、相互コンダクタンスgnを一定に固定し出
力容量Cpssを大きくすると、｜Zio｜のピーク値が
増加すると同時にピーク周波数は低減に移動す
る。よつて、パワーMOS・FETをビデオ出力段
に用いる場合、｜Zio｜のピーク値を十分小さくす
るか、ピーク周波数を十分に高くし、使用帯域内
ではほぼ平坦に近い特性の素子を選択する必要が
ある。
次に、第５図、第６図の点線で示した特性につ
いて説明する。第５，６図の点線はいずれも、あ
る周波数でピークをもつインピーダンスを出力側
に接続した場合のベース接地（第５図）および、
ゲート接地（第６図）の入力インピーダンス特性
を示す。第６図のパワーMOS・FETの場合は明
らかにドレイン側の影響が出て来ており、0と
′が一致した場合、｜Zio｜のピーク値は最大とな
る。これは、第１図に示したカスコード増幅器の
出力Trとして、パワーMOS・FETを用いた時に
非常に大きな問題となる。すなわち、入力インピ
ーダンスの低いことが、最大の特徴であるゲート
接地において、入力インピーダンスがある周波数
で非常に大きな値となる事は、第１図のドライブ
用バイポーラトランジスタのコレクタに大きな電
圧振幅が生じドライブ用バイポーラトランジスタ
のベース側では、ミラー効果により周波数特性が
劣化する。また、バイアス電圧EBは、ドライブ
用トランジスタのコレクタ損失と耐圧の点から一
般には10V前後に選ばれており、ドライブ用バイ
ポーラトランジスタのコレクタに大きな電圧振幅
が生じた場合には、ダイナミツクレンジの不足か
ら波形がクリツプするという最悪の事態に至る可
能性を大きい。
いて説明する。第５，６図の点線はいずれも、あ
る周波数でピークをもつインピーダンスを出力側
に接続した場合のベース接地（第５図）および、
ゲート接地（第６図）の入力インピーダンス特性
を示す。第６図のパワーMOS・FETの場合は明
らかにドレイン側の影響が出て来ており、0と
′が一致した場合、｜Zio｜のピーク値は最大とな
る。これは、第１図に示したカスコード増幅器の
出力Trとして、パワーMOS・FETを用いた時に
非常に大きな問題となる。すなわち、入力インピ
ーダンスの低いことが、最大の特徴であるゲート
接地において、入力インピーダンスがある周波数
で非常に大きな値となる事は、第１図のドライブ
用バイポーラトランジスタのコレクタに大きな電
圧振幅が生じドライブ用バイポーラトランジスタ
のベース側では、ミラー効果により周波数特性が
劣化する。また、バイアス電圧EBは、ドライブ
用トランジスタのコレクタ損失と耐圧の点から一
般には10V前後に選ばれており、ドライブ用バイ
ポーラトランジスタのコレクタに大きな電圧振幅
が生じた場合には、ダイナミツクレンジの不足か
ら波形がクリツプするという最悪の事態に至る可
能性を大きい。
前記のごとく、広帯域・高出力回路における出
力素子としてバイポーラトランジスタに比較し著
しい特徴を有するパワーMOS・FETにも重大な
欠点があり、使用法においては十分な注意が必要
で、かつ非常に限定されたものとなる。
力素子としてバイポーラトランジスタに比較し著
しい特徴を有するパワーMOS・FETにも重大な
欠点があり、使用法においては十分な注意が必要
で、かつ非常に限定されたものとなる。
本発明の目的は、上記した従来技術の欠点をな
くし、パワーMOS・FETを使用した広帯域・高
出力の増幅器を提供することにある。
くし、パワーMOS・FETを使用した広帯域・高
出力の増幅器を提供することにある。
本発明は、インダクタンスによるピーキング作
用と定抵抗性を両立させるために、定抵抗性が成
立する定数のラチス型回路を、ブリツジＴ型回路
に変換してパワーMOS・FETのドレイン端子、
負荷容量間に挿入したものである。
用と定抵抗性を両立させるために、定抵抗性が成
立する定数のラチス型回路を、ブリツジＴ型回路
に変換してパワーMOS・FETのドレイン端子、
負荷容量間に挿入したものである。
以下、第７図〜第９図を用いて本発明を具体的
に説明する。第７図は、一般的にラチス型回路と
呼ばれ、インダクタンスL1、容量C1とから成る
インピーダンスZaと、インダクタンスL2、容量
C2とから成るインピーダンスZbとの積 Za・Zb＝RL2 ……(1) の関係を常に満足するようにインダクタンスL1，
L2、容量C1，C2の各値を選べば、第７図の矢印
方向からみたインピーダンスは周波数によらず一
定で、その値は純抵抗値RLとなることは周知の
事実である。(1)式の条件を保ち、第８図のブリツ
ジＴ型回路に変換し、＊印の点の電圧にピーキン
グのかかつた状態となる様にインダクタンスＬ，
Ln、ブリツジ容量CBの定数を選べば、駆動源か
ら見た場合、負荷は一定の純抵抗RLで、かつ、
容量負荷CLの両端でピーキングのかかつたビデ
オ出力回路が実現できる。(1)式の条件を保ち、ラ
チス型からブリツジＴ型への変換式は、次式で示
される。
に説明する。第７図は、一般的にラチス型回路と
呼ばれ、インダクタンスL1、容量C1とから成る
インピーダンスZaと、インダクタンスL2、容量
C2とから成るインピーダンスZbとの積 Za・Zb＝RL2 ……(1) の関係を常に満足するようにインダクタンスL1，
L2、容量C1，C2の各値を選べば、第７図の矢印
方向からみたインピーダンスは周波数によらず一
定で、その値は純抵抗値RLとなることは周知の
事実である。(1)式の条件を保ち、第８図のブリツ
ジＴ型回路に変換し、＊印の点の電圧にピーキン
グのかかつた状態となる様にインダクタンスＬ，
Ln、ブリツジ容量CBの定数を選べば、駆動源か
ら見た場合、負荷は一定の純抵抗RLで、かつ、
容量負荷CLの両端でピーキングのかかつたビデ
オ出力回路が実現できる。(1)式の条件を保ち、ラ
チス型からブリツジＴ型への変換式は、次式で示
される。
CB＝〓C1 ……(2)
Ｌ＝L1 ……(3)
Ln＝（L2−L1）／２ ……(4)
CL＝2C2 ……(5)
ここで、ラチス型回路の定抵抗の条件(1)式よ
り、 L1＝RL2C2 ……(6) L2＝RL2C1 ……(7) の関係が得られるため、(2)〜(5)式に適用すると、 L1＝〓RL2CL＝Ｌ ……(8) L2＝2RL2CB ……(9) Ln＝（L2−L1）／２＝RL2（CB−〓CL） ……(10) が得られる。ここで CB≡nCL（ni定数） ……(11) とおくと、第８図の定数は Ln＝RL 2CL（ｎ−0.25） ……(12) となり、(8)，(11)，(12)の３式で表現できる。また、
第８図における相互インダクタンスLnは２個の
インダクタンスＬの結合によりつくるのが一般的
である。また、インダクタンスＬも一つのインダ
クタンスを用い、センタ・タツプを設けることに
よつても等価的に２個のインダクタンスとするこ
とも可能であり、同時に磁気結合をも調整するこ
とによりLnを組込むこともできる。ピーキング
に関しては、容量CLの両端でピーキングがかか
り、出力電圧e0の周波数特性が平坦となるｎの値
を計算によつて求めると、第８図のすべての素子
の値が一義的に決定される。
り、 L1＝RL2C2 ……(6) L2＝RL2C1 ……(7) の関係が得られるため、(2)〜(5)式に適用すると、 L1＝〓RL2CL＝Ｌ ……(8) L2＝2RL2CB ……(9) Ln＝（L2−L1）／２＝RL2（CB−〓CL） ……(10) が得られる。ここで CB≡nCL（ni定数） ……(11) とおくと、第８図の定数は Ln＝RL 2CL（ｎ−0.25） ……(12) となり、(8)，(11)，(12)の３式で表現できる。また、
第８図における相互インダクタンスLnは２個の
インダクタンスＬの結合によりつくるのが一般的
である。また、インダクタンスＬも一つのインダ
クタンスを用い、センタ・タツプを設けることに
よつても等価的に２個のインダクタンスとするこ
とも可能であり、同時に磁気結合をも調整するこ
とによりLnを組込むこともできる。ピーキング
に関しては、容量CLの両端でピーキングがかか
り、出力電圧e0の周波数特性が平坦となるｎの値
を計算によつて求めると、第８図のすべての素子
の値が一義的に決定される。
第８図に示したブリツジＴ型ピーキング回路を
ビデオ出力段に適用し、出力素子としてパワー
MOS・FETを用いた本発明の一実施例を第９図
に示す。第９図において、第１図、第８図と同一
のものは、同一番号をつけた。第９図においては
第８図に示した相互インダクタンスLnは、3A，
3Bで示したピーキングコイルの磁気結合によつ
て作られており、電気的には、第９図出力端子
（ ）内に挿入されている。
ビデオ出力段に適用し、出力素子としてパワー
MOS・FETを用いた本発明の一実施例を第９図
に示す。第９図において、第１図、第８図と同一
のものは、同一番号をつけた。第９図においては
第８図に示した相互インダクタンスLnは、3A，
3Bで示したピーキングコイルの磁気結合によつ
て作られており、電気的には、第９図出力端子
（ ）内に挿入されている。
前記のごとく、本発明によれば、出力用パワー
MOS・FETの負荷は、周波数によらずに一定純
抵抗特性を示すピーキング回路であるため、電界
効果トランジスタの動作安定度は向上するととも
に、ドレイン端子からソース端子へのフイードバ
ツクも著しく軽減され、第６図点線で示した様な
入力インピーダンスの増大も抑圧され、実線の特
性にほぼ等しくなる。すなわち、第９図における
ドライブ用バイポーラトランジスタ６のダイナミ
ツクレンジが増大したことに相当し、電圧Ebの
値を低下させ、ドライブ用バイポーラトランジス
タ６の損失を低減もできるが、反対に、利得調整
抵抗REと並列に容量を挿入し、十分なエミツタ
ピーキングをかけることもできる。さらに、出力
パワーMOS・FETにとつては、ピーキング回路
といえども純抵抗RLを駆動している事と同じで
あるため、ドレイン端子から、ドライブ用バイポ
ーラトランジスタ６のベースに負帰還をかけ、さ
らに性能を向上させることもできる。
MOS・FETの負荷は、周波数によらずに一定純
抵抗特性を示すピーキング回路であるため、電界
効果トランジスタの動作安定度は向上するととも
に、ドレイン端子からソース端子へのフイードバ
ツクも著しく軽減され、第６図点線で示した様な
入力インピーダンスの増大も抑圧され、実線の特
性にほぼ等しくなる。すなわち、第９図における
ドライブ用バイポーラトランジスタ６のダイナミ
ツクレンジが増大したことに相当し、電圧Ebの
値を低下させ、ドライブ用バイポーラトランジス
タ６の損失を低減もできるが、反対に、利得調整
抵抗REと並列に容量を挿入し、十分なエミツタ
ピーキングをかけることもできる。さらに、出力
パワーMOS・FETにとつては、ピーキング回路
といえども純抵抗RLを駆動している事と同じで
あるため、ドレイン端子から、ドライブ用バイポ
ーラトランジスタ６のベースに負帰還をかけ、さ
らに性能を向上させることもできる。
さらに、第９図における出力用トランジスタ５
の入力インピーダンスの低下と安定化（ピーキン
グ時）により、ドライブ用トランジスタ６のミラ
ー効果による特性劣化が改善されるという効果も
ある。
の入力インピーダンスの低下と安定化（ピーキン
グ時）により、ドライブ用トランジスタ６のミラ
ー効果による特性劣化が改善されるという効果も
ある。
以上述べたように本発明によれば、ゲート接地
パワーMOS・FETをピーキング回路とともに用
いる広帯域・高出力ビデオ回路において、入力イ
ンピーダンスの安定化および低下をはかれるの
で、エミツタピーキング量の増加、ミラー効果の
低減などの効果により回路のより以上の広帯域化
が達成できる。
パワーMOS・FETをピーキング回路とともに用
いる広帯域・高出力ビデオ回路において、入力イ
ンピーダンスの安定化および低下をはかれるの
で、エミツタピーキング量の増加、ミラー効果の
低減などの効果により回路のより以上の広帯域化
が達成できる。
第１図は従来の広帯域・高出力ビデオ回路を示
す回路図、第２図は、シヤンントピーキング回路
のインピーダンスの周波数特性を示す特性図、第
３図は、バイポーラトランジスタの構造図とその
等価回路図、第４図は、電界効果トランジスタの
構造図とその等価回路図、第５図は、バイポーラ
トランジスタのベース接地入力インピーダンスの
周波数特性を示す特性図、第６図は、FETゲー
ト接地の入力インピーダンスの周波数特性を示す
特性図、第７図はラチス型回路網を示す回路図、
第８図は、第７図を変換したブリツジＴ型回路網
を示す回路図、第９図は本発明の一実施例を示す
回路図である。 １…CRT、２…負荷抵抗、３…ピーキングコ
イル、４…負荷容量、５…出力トランジスタ、６
…ドライブトランジスタ。
す回路図、第２図は、シヤンントピーキング回路
のインピーダンスの周波数特性を示す特性図、第
３図は、バイポーラトランジスタの構造図とその
等価回路図、第４図は、電界効果トランジスタの
構造図とその等価回路図、第５図は、バイポーラ
トランジスタのベース接地入力インピーダンスの
周波数特性を示す特性図、第６図は、FETゲー
ト接地の入力インピーダンスの周波数特性を示す
特性図、第７図はラチス型回路網を示す回路図、
第８図は、第７図を変換したブリツジＴ型回路網
を示す回路図、第９図は本発明の一実施例を示す
回路図である。 １…CRT、２…負荷抵抗、３…ピーキングコ
イル、４…負荷容量、５…出力トランジスタ、６
…ドライブトランジスタ。
Claims (1)
- １ 電界効果トランジスタと、このトランジスタ
のドレイン端子と負荷抵抗との間に、直列に接続
され、かつ互いに磁気的結合を有する第１、第２
のインダクタンスと、第２のインダクタンスと負
荷抵抗との接続点とドレイン端子との間に接続さ
れたコンデンサと、第１、第２のインダクタンス
の接続点に接続れた出力端子とからなり、出力端
子に容量性負荷が接続されたときに構成される回
路網のインピーダンスが、前記電界効果トランジ
スタのドレイン端子からみたとき純抵抗性で、か
つ、その抵抗値が前記負荷抵抗値に等しくなるよ
うに各インダクタンス値、容量値、インダクタン
ス間の結合係数を選んだことを特徴とする増幅
器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57084706A JPS58202607A (ja) | 1982-05-21 | 1982-05-21 | 増幅器 |
| US06/495,495 US4528520A (en) | 1982-05-21 | 1983-05-17 | Wide band high output amplifier using a power field effect transistor as an output stage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57084706A JPS58202607A (ja) | 1982-05-21 | 1982-05-21 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58202607A JPS58202607A (ja) | 1983-11-25 |
| JPH0542166B2 true JPH0542166B2 (ja) | 1993-06-25 |
Family
ID=13838098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57084706A Granted JPS58202607A (ja) | 1982-05-21 | 1982-05-21 | 増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4528520A (ja) |
| JP (1) | JPS58202607A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61134107A (ja) * | 1984-12-05 | 1986-06-21 | Nec Corp | 増幅器 |
| JPS62104303A (ja) * | 1985-10-31 | 1987-05-14 | Nec Corp | 広帯域負帰還増幅回路 |
| EP0320540B1 (en) * | 1987-12-14 | 1993-09-08 | SEGAL, Brahm | An audio amplifier |
| US4821706A (en) * | 1987-10-15 | 1989-04-18 | North American Philips Corporation | High voltage pulse power drive |
| EP0331778B1 (en) * | 1988-03-09 | 1992-01-15 | Hewlett-Packard GmbH | Output amplifier |
| JP2936849B2 (ja) * | 1991-12-10 | 1999-08-23 | 株式会社日立製作所 | 広帯域ビデオ出力回路 |
| EP1081573B1 (en) * | 1999-08-31 | 2003-04-09 | STMicroelectronics S.r.l. | High-precision biasing circuit for a cascoded CMOS stage, particularly for low noise amplifiers |
| US6744322B1 (en) * | 2002-01-23 | 2004-06-01 | Skyworks Solutions, Inc. | High performance BiFET low noise amplifier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053841A (en) * | 1976-09-13 | 1977-10-11 | Rca Corporation | Microwave frequency discriminator comprising an FET amplifier |
| JPS54177228U (ja) * | 1978-06-01 | 1979-12-14 | ||
| US4432967A (en) * | 1982-06-25 | 1984-02-21 | National Starch And Chemical Corp. | Contraceptive composition |
| US4464636A (en) * | 1983-01-05 | 1984-08-07 | Zenith Electronics Corporation | Wideband IF amplifier with complementary GaAs FET-bipolar transistor combination |
-
1982
- 1982-05-21 JP JP57084706A patent/JPS58202607A/ja active Granted
-
1983
- 1983-05-17 US US06/495,495 patent/US4528520A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58202607A (ja) | 1983-11-25 |
| US4528520A (en) | 1985-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206589B2 (ja) | 分布増幅器 | |
| US5379457A (en) | Low noise active mixer | |
| JPH04156001A (ja) | 増幅回路及びディスプレイ装置 | |
| JP2502057B2 (ja) | Ｃｍｏｓ増幅器 | |
| JPH08162859A (ja) | 多段増幅器 | |
| JPH0542166B2 (ja) | ||
| JP2002009589A (ja) | インピーダンス変換回路 | |
| JPH0616569B2 (ja) | 演算増幅器回路 | |
| JP2724253B2 (ja) | 増幅器 | |
| US20080100381A1 (en) | Common drain driven cascode enhancement mode traveling wave amplifier | |
| JP3231449B2 (ja) | マイクロ波回路 | |
| JP3319252B2 (ja) | 歪補償回路 | |
| US4531101A (en) | High-frequency amplifier with enhanced gain from use of the Miller effect capacitance | |
| JP3056933B2 (ja) | 分布型バラン | |
| JP7566208B2 (ja) | 帰還型増幅器 | |
| JP3117229B2 (ja) | 負帰還増幅器 | |
| JPH11298268A (ja) | 利得可変型増幅器 | |
| JP3094989B2 (ja) | 単相／両相変換回路 | |
| JPS60140907A (ja) | 半導体集積回路 | |
| JP3120762B2 (ja) | 増幅器 | |
| JP2639808B2 (ja) | アクテイブフイルタ | |
| JPH0218592Y2 (ja) | ||
| JPH03255709A (ja) | 広帯域増幅器 | |
| JP2000004127A (ja) | 広帯域回路 | |
| JPH0282872A (ja) | カスコード映像出力回路 |