JP3056933B2 - 分布型バラン - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、広帯域な周波数特性を
有する分布型バラン（平衡−不平衡変換回路）に関する
ものである。

【０００２】

【従来の技術】従来、バランとしては４分の１波長線路
などの受動素子を用いたものが多く使用されている。し
かし、この種のバランは狭帯域であるため、光伝送用受
信器や測定器などの広帯域な周波数特性を要求される装
置には適していなかった。

【０００３】そこで、広帯域なバランを構成する方法と
して、従来ソース接地トランジスタとゲート接地トラン
ジスタを組み合せた分布増幅型のバランが提案されてい
た（例えば、A.M.Pavio and R.H.Halladay," A Distrib
uted Double-Balanced Dual-Gate FETMixer" IEEE GaAs
IC Symposium Digest pp.177-180 1988）。

【０００４】図７は４セクションの場合のこの種の分布
増幅型のバランの構成の概略を示す回路図である。な
お、ここでセクションとは、線路で相互に接続された能
動素子の単位回路（トランジスタＱ１、Ｑ２の回路）を
示す。図７中において、ＩＮは入力端子、ＯＵＴ１、Ｏ
ＵＴ２は互いに位相が１８０度ずれた信号を出力する出
力端子、Ｔｉは入力側フィルタ回路（伝送回路）を構成
する伝送線路（又はインダクタンス素子）、Ｑ１はソー
ス接地トランジスタ、Ｑ２はゲート接地トランジスタ、
Ｔｏ１、Ｔｏ２は出力側フィルタ回路（伝送回路）を構
成する伝送線路（又はインダクタンス素子）、Ｒｉ、Ｒ
ｏ１、Ｒｏ２は終端用回路を構成する終端用抵抗であ
る。

【０００５】一般に、分布増幅型構成では、トランジス
タの入出力の容量と伝送線路のインダクタンス成分によ
り非常にカットオフ周波数の高いＬＣの遅延線路が構成
されるため、トランジスタの入出力の容量の影響は、こ
の遅延線路に取り込まれるかたちでキャンセルされる。
このため、分布増幅型構成は広帯域化に適しており、こ
れを用いた従来の図７のバランでも、受動素子を用いた
ものに比べて広い帯域の周波数特性が得られる。

【０００６】

【発明が解決しようとする課題】しかしながら、この図
７の従来の分布型バランでは、以下に説明するように、
利得を得ることが困難で信号の損失（ロス）が大きく、
さらに入力整合が悪いという欠点を有している。

【０００７】図８、図９および図１０は従来の分布型バ
ランの欠点を説明するための回路図である。図８は通常
使用されている利得を有する４セクション構成のソース
接地トランジスタを用いた分布増幅器の構成を示す図で
ある。図９は図８の分布増幅器の入力部の等価回路を示
す図、第１０は図７の分布型バランの入力部の等価回路
を示す図である。図中、Ｃｇｓはトランジスタ入力容量
（ゲート・ソース間容量）、ｇｍはトランジスタの相互
コンダクタンスである。

【０００８】図１０の入力部等価回路は、図９の入力部
等価回路に比べて、ゲート接地トランジスタＱ２の入力
抵抗１／ｇｍが純抵抗分として付加されている点が大き
く異なる。この抵抗分１／ｇｍは終端用抵抗Ｒｉ（通常
５０Ω）と並列の接続関係にあるため、回路全体の入力
インピーダンスを下げ、入力の整合を劣化させるととも
に、信号源からの信号のうち、トランジスタの入力にか
かる成分を減少させて回路全体の利得を低下させる原因
となる。

【０００９】低周波での利得Ｇｖと入力インピーダンス
Ｚｉを通常の図８の分布増幅器と従来の図７の分布バラ
ンで示すと以下のようになる。 ソース接地トランジスタＱ１の分布増幅器： Ｇｖ＝ｎ・ｇｍ・Ｚｏ／２ ・・（１） Ｚｉ＝Ｒｉ＝Ｚｏ ・・（２） 分布バラン： Ｇｖ＝ｎ・ｇｍ・Ｚｏ／（２＋ｎ・ｇｍ・Ｚｏ） ・・（３） Ｚｉ＝１／（ｎ・ｇｍ＋１／Ｚｏ） ・・（４） ただし、ｎはセクション数、Ｚｏは５０Ωである。ま
た、通常終端用抵抗Ｒｉは広帯域化するためにＺｏに等
しくするので、Ｒｉ＝Ｚｉとした。

【００１０】上記式（１）から、通常の分布増幅器では
トランジスタＱ１の相互コンダクタンスｇｍとセクショ
ン数ｎに比例して利得Ｇｖが増加していることが分か
る。一方、分布バランでは、各セクションのゲート接地
トランジスタＱ２の入力抵抗１／ｇｍが終端用抵抗Ｒｉ
と並列になり入力インピーダンスＺｉが低くなるため、
この分利得が減少する。このため、式（３）のように、
ｎやｇｍが増加しても利得は１以上にすることが基本的
にできない。

【００１１】また、通常の分布増幅器は式（２）に示す
ように、入力インピーダンスが終端用抵抗に一致して入
力整合がとれるが、分布バランでは式（４）に示すよう
に、ゲート接地のトランジスタＱ２の入力抵抗１／ｇｍ
が終端抵抗Ｒｉと並列になり、入力インピーダンスが低
くなり、整合性が劣化することが分かる。

【００１２】図１１は分布バランの周波数特性の実験結
果を示したものである。図中、Ｓ２１は入力端子ＩＮか
ら出力端子ＯＵＴ１への利得、Ｓ３１は入力端子ＩＮか
ら出力端子ＯＵＴ２への利得、Ｓ１１は入力端子ＩＮの
反射係数、Ｓ２２は出力端子ＯＵＴ１の反射係数であ
る。

【００１３】この図から、利得Ｓ２１、Ｓ３１は−４ｄ
Ｂ程度で、信号ロスとなっていることが分かる。また、
反射係数Ｓ１１は信号源に対して良好な整合性を確保す
るには少なくとも−１０ｄＢ以下となる必要があるが、
分布型バランでは低周波で−４ｄＢと劣化しており、高
周波においても−１０ｄＢとなっておらず、問題がある
ことが分かる。

【００１４】従来の分布型バランのこれらの欠点は、分
布型バランを用いるときロスを補償するために、広帯域
の増幅器を組み合せて使用する必要がある、若しくはそ
の整合性を改善するためにアッテネータなどを前置する
必要があるなどの応用上種々の問題を引き起こしてい
た。

【００１５】本発明の目的は、上記した問題を解決し
て、信号のロスが無く、かつ入出力の整合性が良好で広
帯域で動作する分布型バランを提供することである。

【００１６】

【課題を解決するための手段】複数個の２入力２出力の
差動増幅回路の各々の第１の入力端子を複数個の伝送線
路又はインダクタンス素子を介して接続して第１の伝送
回路とし、上記差動増幅回路の各々の第２の入力端子を
高周波的に接地し、上記差動増幅回路の各々の第１の出
力端子を複数個の伝送線路又はインダクタンス素子を介
して接続して第２の伝送回路とし、上記差動増幅回路の
各々の第２の出力端子を複数個の伝送線路又はインダク
タンス素子を介して接続して第３の伝送回路とした分布
型バランであって、上記第１の伝送回路の一方の端子を
第３の入力端子とし、上記第２の伝送回路の一方の端子
を第３の出力端子とし、上記第３の伝送回路の一方の端
子を第４の出力端子とし、上記第１，第２及び第３の伝
送回路の各々の他方の端子を終端用回路に接続してな
り、上記第３の入力端子に入力する入力信号を分布増幅
して上記第３，第４の出力端子に互いに位相を１８０度
ずらして出力することを特徴とする分布型バランとして
構成した。

【００１７】上記目的を達成するための第２の発明は、
複数個の２入力２出力の差動増幅回路の各々の第１の入
力端子を複数個の伝送線路又はインダクタンス素子を介
して接続して第１の伝送回路とし、上記差動増幅回路の
各々の第２の入力端子を複数個の伝送線路又はインダク
タンス素子を介して接続して第２の伝送回路とし、上記
差動増幅回路の各々の第１の出力端子を複数個の伝送線
路又はインダクタンス素子を介して接続して第３の伝送
回路とし、上記差動増幅回路の各々の第２の出力端子を
複数個の伝送線路又はインダクタンス素子を介して接続
して第４の伝送回路とした分布型バランであって、上記
第１の伝送回路の一方の端子を第３の入力端子とし、上
記第２の伝送回路の一方の端子を第４の入力端子とし、
上記第３の伝送回路の一方の端子を第３の出力端子と
し、上記第４の伝送回路の一方の端子を第４の出力端子
とし、上記第１，第２，第３及び第４の伝送回路の各々
の他方の端子を終端用回路に接続してなることを特徴と
する分布型バランとして構成した。

【００１８】

【作用】本発明では、増幅素子に差動増幅回路を使用
し、ゲート接地トランジスタを使用しないので、そのゲ
ート接地トランジスタによる入力整合性の劣化や利得の
低下が問題になることがない。よって広い周波数範囲に
わたって良好な入出力整合性と信号ロスのない動作が可
能となる。

【００１９】

【実施例】以下、本発明の実施例について説明する。図
１は分布型バランを構成する単位回路となる差動増幅回
路を示す図である。第１の実施例の分布型バランは図２
に示すように、この差動増幅回路の一方の入力端子を高
周波的に接地した構成を単位回路とした分布増幅型の回
路である。

【００２０】図１および図２において、Ｘ１、Ｘ２が差
動増幅回路の増幅用トランジスタ、Ｘ３が定電流源用の
トランジスタ、Ｓはトランジスタのソース端子、Ｇはト
ランジスタのゲート端子、Ｉ１、Ｉ２は差動増幅回路の
２つの入力端子、Ｏ１、Ｏ２は同差動増幅回路の２つの
出力端子、Ｒｏ１、Ｒｏ２は出力側の終端用回路を構成
する終端用抵抗、Ｔｏ１、Ｔｏ２は出力側の伝送回路を
構成する伝送線路（又はインダンタンス素子）、Ｔｉは
入力側の伝送回路を構成する伝送線路（又はインダクタ
ンス素子）である。なお、ここでは４セクションの例を
示したが、このセクション数は任意である。

【００２１】さて、本発明の構成では、単位回路に差動
増幅回路を用いている。この差動増幅回路は、次のよう
な特徴をもっている。図１において、一方の入力端子Ｉ
２を高周波的に接地して他方の入力端子Ｉ１から信号を
入力させると、出力端子Ｏ１、Ｏ２に互いに１８０度位
相がずれた信号が出力される。しかも、それぞれの信号
の利得はトランジスタＸ１、Ｘ２をソース接地トランジ
スタとしてみたときの利得の半分となる。

【００２２】利得が半分になる理由は、図１の差動増幅
回路では、定電流源用のトランジスタＸ３により、トラ
ンジスタＸ１、Ｘ２に流れる電流の総和が常に一定に保
たれるため、トランジスタＸ１、Ｘ２のソース端子Ｓと
ゲート端子Ｇの間には入力端子Ｉ１にかかる電圧振幅の
１／２の振幅が互いに１８０度の位相差でかかり、これ
がトランジスタＸ１、Ｘ２で増幅されるためである。

【００２３】また、差動増幅回路の入力部の等価回路
は、ソース接地のトランジスタと同じで、図１の構成例
では、入力端子Ｉ１からはトランジスタＸ１の入力容量
が見える。

【００２４】本発明の分布型バランでは、図１に示した
単位回路として差動増幅回路を用いているため、入力部
の等価容量は図９に示したソース接地のトランジスタを
使用する分布増幅器と同じとなり、ゲート接地トランジ
スタを用いた場合のような入力部に純抵抗を持たず、こ
れによる利得や入力整合性の劣化はない。さらに、トラ
ンジスタＸ１、Ｘ２はソース接地トランジスタと同様な
増幅作用をもつ。

【００２５】従って、低周波での利得Ｇｖと入力インピ
ーダンスＺｉは、ソース接地トランジスタを用いた分布
増幅器と同様に、以下のようになる。 Ｇｖ＝ｎ・ｇｍ・Ｚｏ／４ ・・（５） Ｚｉ＝Ｒｉ＝Ｚｏ ・・（６） なお、式（１）に比べて式（５）の利得はその値が１／
２となっているが、これは前述したように差動増幅回路
の定電流源トランジスタＸ３の作用によるものである。
この式（５）から、本発明のバランでは、セクション数
ｎとトランジスタの相互コンダクタンスｇｍに比例し
て、利得Ｇｖが増加することが分かる。また、入力イン
ピーダンスＺｉは、終端用抵抗Ｒｉ（通常５０Ω）の値
に一致するため、良好な入力整合性が得られる。

【００２６】図３は図２に示した第１の実施例の分布型
バランの実験結果を示したものである。図中の記号は図
１１に示したものと同じである。この図から、利得Ｓ２
１、Ｓ３１は周波数０から５０ＧＨｚの範囲で約５ｄＢ
とれており、さらに入力反射係数Ｓ１１は−１０ｄＢ以
下と良好な入力整合性が確保されていることが分かる。
これらの結果から、図１１の特性で示した従来の分布型
バランに比べて利得および入力整合性ともに優れている
ことが分かる。

【００２７】図４、図５および図６は本発明の第２乃至
第４の実施例の分布型バランの回路を示す図である。ま
ず、第２の実施例の図４の分布バランはトランジスタＸ
１、Ｘ２のドレイン端子に伝送線路（又はインダクタン
ス素子）Ｔｄ１、Ｔｄ２が挿入されている点が、図２に
示した第１の実施例の分布型バランと異なる。

【００２８】第３の実施例の図５の分布バランは単位回
路を構成する差動増幅回路の入力端子Ｉ２を高周波的に
は接地せず、単位回路の各入力端子Ｉ２間に伝送線路
（又はインダクタンス素子）Ｔｉ２を接続して分布型バ
ランを２入力（ＩＮ１、ＩＮ２）とし、終端用抵抗Ｒｉ
１、Ｒｉ２を設けた点が異なる。第４の実施例の図６の
分布バランは図４と図５の構成を組み合せたものであ
る。

【００２９】図５と図６の第３、第４の実施例の分布バ
ランの回路では、入力端子ＩＮ１、ＩＮ２の一方を終端
して他方に信号を入力することにより、入力端子ＩＮ１
と出力端子ＯＵＴ１、ＯＵＴ２の間、又は入力端子ＩＮ
２と出力端子ＯＵＴ１、ＯＵＴ２の間でバランとして使
用でき、図２で説明した第１の実施例の分布バランと同
様の作用効果が得られる。

【００３０】なお、以上の例では、トランジスタとして
電界効果トランジスタを使用した場合を説明したが、バ
イポーラトランジスタを用いた場合でも同様の効果が得
られる。

【００３１】

【発明の効果】以上のように、本発明では、信号のロス
がなくしかも入出力の整合性が良好で広帯域の周波数特
性を有する分布型バランを実現できるため、通信用伝送
装置の高速化や電気的測定装置の高性能化が可能になる
という利点がある。

【図面の簡単な説明】

【図１】 本発明の実施例の分布型バランの単位回路を
構成する差動増幅回路の回路図である。

【図２】 本発明の第１の実施例の分布型バランの回路
図である。

【図３】 図２の分布型バランの周波数特性図である。

【図４】 第２の実施例の分布型バランの回路図であ
る。

【図５】 第３の実施例の分布型バランの回路図であ
る。

【図６】 第４の実施例の分布型バランの回路図であ
る。

【図７】 従来の分布型バランの回路図である。

【図８】 従来の代表的なソース接地トランジスタを用
いた分布増幅器の回路図である。

【図９】 図８の分布増幅器の入力部の等価回路図であ
る。

【図１０】 図７の分布型バランの入力部の等価回路図
である。

【図１１】 図７の分布型バランの周波数特性図であ
る。

【符号の説明】

ＩＮ、ＩＮ１、ＩＮ２：入力端子、ＯＵＴ１、ＯＵＴ
２：出力端子、Ｑ１：ソース接地トランジスタ、Ｑ２：
ゲート接地トランジスタ、Ｒｉ、Ｒｉ１、Ｒｉ２：Ｒ
ｏ、Ｒｏ１、Ｒｏ２：終端用抵抗、Ｔｉ、Ｔｉ１、Ｔｉ
２、Ｔｏ、Ｔｏ１、Ｔｏ２、Ｔｄ１、Ｔｄ２：伝送線路
（又はインダクタンス素子）、Ｃｇｓ：トランジスタの
ゲート・ソース間容量、ｇｍ：トランジスタの相互コン
ダクタンス、Ｓ２１、Ｓ３１：利得、Ｓ１１、Ｓ１２：
反射係数、Ｉ１、Ｉ２：差動増幅回路の入力端子、Ｏ
１、Ｏ２：差動増幅回路の出力端子、Ｘ１、Ｘ２：差動
増幅回路のトランジスタ、Ｘ３：差動増幅回路の定電流
源用トランジスタ、Ｇ：ゲート端子、Ｓ：ソース端子。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−109411（ＪＰ，Ａ) 特開 平３−136509（ＪＰ，Ａ) 特開 平３−136510（ＪＰ，Ａ) 特開 平４−304707（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 11/32 H03F 3/60 H03F 3/68

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】複数個の２入力２出力の差動増幅回路の各
   々の第１の入力端子を複数個の伝送線路又はインダクタ
   ンス素子を介して接続して第１の伝送回路とし、上記差
   動増幅回路の各々の第２の入力端子を高周波的に接地
   し、上記差動増幅回路の各々の第１の出力端子を複数個
   の伝送線路又はインダクタンス素子を介して接続して第
   ２の伝送回路とし、上記差動増幅回路の各々の第２の出
   力端子を複数個の伝送線路又はインダクタンス素子を介
   して接続して第３の伝送回路とした分布型バランであっ
   て、 上記第１の伝送回路の一方の端子を第３の入力端子と
   し、上記第２の伝送回路の一方の端子を第３の出力端子
   とし、上記第３の伝送回路の一方の端子を第４の出力端
   子とし、上記第１，第２及び第３の伝送回路の各々の他
   方の端子を終端用回路に接続してなり、 上記第３の入力端子に入力する入力信号を分布増幅して
   上記第３，第４の出力端子に互いに位相を１８０度ずら
   して出力することを特徴とする分布型バラン。
2. 【請求項２】複数個の２入力２出力の差動増幅回路の各
   々の第１の入力端子を複数個の伝送線路又はインダクタ
   ンス素子を介して接続して第１の伝送回路とし、上記差
   動増幅回路の各々の第２の入力端子を複数個の伝送線路
   又はインダクタンス素子を介して接続して第２の伝送回
   路とし、上記差動増幅回路の各々の第１の出力端子を複
   数個の伝送線路又はインダクタンス素子を介して接続し
   て第３の伝送回路とし、上記差動増幅回路の各々の第２
   の出力端子を複数個の伝送線路又はインダクタンス素子
   を介して接続して第４の伝送回路とした分布型バランで
   あって、 上記第１の伝送回路の一方の端子を第３の入力端子と
   し、上記第２の伝送回路の一方の端子を第４の入力端子
   とし、上記第３の伝送回路の一方の端子を第３の出力端
   子とし、上記第４の伝送回路の一方の端子を第４の出力
   端子とし、上記第１，第２，第３及び第４の伝送回路の
   各々の他方の端子を終端用回路に接続してなることを特
   徴とする分布型バラン。