JPH0616569B2 - 演算増幅器回路 - Google Patents
演算増幅器回路Info
- Publication number
- JPH0616569B2 JPH0616569B2 JP55502199A JP50219980A JPH0616569B2 JP H0616569 B2 JPH0616569 B2 JP H0616569B2 JP 55502199 A JP55502199 A JP 55502199A JP 50219980 A JP50219980 A JP 50219980A JP H0616569 B2 JPH0616569 B2 JP H0616569B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- capacitor
- circuit
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
- H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
- H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30018—A series coupled active resistor and capacitor are coupled in a feedback circuit of a SEPP amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30091—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the pull side of the SEPP amplifier has an extra drive follower stage to control this pull side
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45224—One output of the differential amplifier being taken into consideration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、相補型・金属−酸化物−半導体・トランジス
タを使用した演算増幅器回路に関するものであって、更
に詳細には、この様な回路においての周波数補償を改善
した演算増幅器回路に関するものである。
タを使用した演算増幅器回路に関するものであって、更
に詳細には、この様な回路においての周波数補償を改善
した演算増幅器回路に関するものである。
従来技術 多重利得段を有する演算増幅器の操作安定性を確実なも
のとするためには、開放ループ条件下における出力側で
のフェイズシフト（移相推移）が１８０゜を越えるもの
であってはならない。このためには、演算増幅器は内部
的に補償されねばならない。
のとするためには、開放ループ条件下における出力側で
のフェイズシフト（移相推移）が１８０゜を越えるもの
であってはならない。このためには、演算増幅器は内部
的に補償されねばならない。
この様な補償を与える従来の１方法は、演算増幅器の入
力端と出力端との間を結ぶリード線上に補償用コンデン
サＣＣを使用するものであった。しかしながら、この様
な構成では、フィードホワード（入力側変動検知制御）
が直接的であるために、周波数平面内においてｇｍ／Ｃ
Ｃ（ｇｍは回路の相互コンダクタンス係数）に伝達関数
がゼロになる場合、即ち増幅器の利得が１（増幅がゼ
ロ）となる周波数、が発生していた。
力端と出力端との間を結ぶリード線上に補償用コンデン
サＣＣを使用するものであった。しかしながら、この様
な構成では、フィードホワード（入力側変動検知制御）
が直接的であるために、周波数平面内においてｇｍ／Ｃ
Ｃ（ｇｍは回路の相互コンダクタンス係数）に伝達関数
がゼロになる場合、即ち増幅器の利得が１（増幅がゼ
ロ）となる周波数、が発生していた。
ところで、伝達関数ゼロは、ｇｍ／ＣＣにおける方程式
によって決定される。例えば、単一トランジスタ増幅器
に対する伝達関数ゼロの導出方法は、「アナログ集積回
路の解析及び設計（Analys is and Design of Analog I
ntegrated Circuits）」、第２版、Ｇｒａｙ及びＭｅｙ
ｅｒ著、ジョンワイリーアンドサンズ、インコーポレイ
テッド、１９８４、４１−４４頁に記載されている。
によって決定される。例えば、単一トランジスタ増幅器
に対する伝達関数ゼロの導出方法は、「アナログ集積回
路の解析及び設計（Analys is and Design of Analog I
ntegrated Circuits）」、第２版、Ｇｒａｙ及びＭｅｙ
ｅｒ著、ジョンワイリーアンドサンズ、インコーポレイ
テッド、１９８４、４１−４４頁に記載されている。
オペアンプ即ち演算増幅器の出力段に対しての伝達関数
ゼロの導出は、単一トランジスタ増幅器に対する伝達関
数ゼロの導出に類似している。即ち、２段ＭＯＳ増幅器
に対する小信号等価回路について、上掲したＧｒａｙ及
びＭｅｙｅｒの参考書の７４６頁においてＦｉｇ．１
２．３４に示されている。同参考書の７４７頁のＦｉ
ｇ．１２．３５においては、内部寄生容量Ｃ１が補償用
コンデンサＣＣ又は負荷容量Ｃ２よりも著しく小さいと
いう簡単化のための仮定がなされている。同参考書の７
４７頁のＦｉｇ．１２．３５の出力段に対して同参考書
４１，４２頁に記載されている解析を適用すると、その
４３頁の式（１．１２４）はω＝ｇｍ２／ＣＣとなる。
従って、一つの伝達関数ゼロはω＝ｇｍ２／ＣＣにおい
て発生する。
ゼロの導出は、単一トランジスタ増幅器に対する伝達関
数ゼロの導出に類似している。即ち、２段ＭＯＳ増幅器
に対する小信号等価回路について、上掲したＧｒａｙ及
びＭｅｙｅｒの参考書の７４６頁においてＦｉｇ．１
２．３４に示されている。同参考書の７４７頁のＦｉ
ｇ．１２．３５においては、内部寄生容量Ｃ１が補償用
コンデンサＣＣ又は負荷容量Ｃ２よりも著しく小さいと
いう簡単化のための仮定がなされている。同参考書の７
４７頁のＦｉｇ．１２．３５の出力段に対して同参考書
４１，４２頁に記載されている解析を適用すると、その
４３頁の式（１．１２４）はω＝ｇｍ２／ＣＣとなる。
従って、一つの伝達関数ゼロはω＝ｇｍ２／ＣＣにおい
て発生する。
次に、フィードホワードが直接的であるということにつ
いて説明する。コンデンサのインピーダンスは、Ｚ＝１
／ＪωＣで表されるように、そのインピーダンスは周波
数ωに逆比例している。従って、周波数が高くなると、
コンデンサのインピーダンスＺは非常に小さくなり、コ
ンデンサは実効的に短絡回路（即ち、Ｚ＝０）の如くに
動作することとなる。このため、補償用コンデンサＣＣ
は、高い周波数において実効的に短絡状態となり、演算
増幅器の入力リードと出力リードとは実効的に短絡状態
となる。この状態のことを、通常、「直接的フィードホ
ワード」という。
いて説明する。コンデンサのインピーダンスは、Ｚ＝１
／ＪωＣで表されるように、そのインピーダンスは周波
数ωに逆比例している。従って、周波数が高くなると、
コンデンサのインピーダンスＺは非常に小さくなり、コ
ンデンサは実効的に短絡回路（即ち、Ｚ＝０）の如くに
動作することとなる。このため、補償用コンデンサＣＣ
は、高い周波数において実効的に短絡状態となり、演算
増幅器の入力リードと出力リードとは実効的に短絡状態
となる。この状態のことを、通常、「直接的フィードホ
ワード」という。
ＭＯＳ回路の場合には、このゼロ点は興味のある帯域幅
内に位置しており、出力フェイズシフトを減少させるも
のである。同時に、このゼロ値は出力値がロールオフ
（即ち、周波数が増加するに従い、利得が減少する現
象）することを妨げ、増幅器内に不安定性を発生する原
因ともなる。この問題を解決する従来の１方法はフィー
ドバック経路内に非反転バッファ増幅器を使用すること
であり、この様なバッファ増幅器を設けることにより補
償用コンデンサＣＣが短絡回路となることを防止し、そ
れにより補償用コンデンサＣＣを介して信号が前方へ伝
搬するフィードホワード現象の発生を回避していた。こ
の方法は、ＩＥＥＥ・ジャーナル・オブ・ソリッドステ
ート・サーキッツ（IEEE Lournal of Solid State Circ
uits）、ＳＣ−１１巻、７４８〜７５３頁に記載されて
いる。しかしながら、この方法における欠点としては、
バッファ増幅器がかなりの且つ過剰な量の電力を消費す
るということであった。この問題を解決するための別の
方法は補償コンデンサＣＣの値を減少させることであっ
た。この方法における効果は、特定の演算増幅器に対し
て、伝達関数がゼロとなる周波数をシフトさせて興味の
ある領域の外側の一層高い周波数に移動させるものであ
る。
内に位置しており、出力フェイズシフトを減少させるも
のである。同時に、このゼロ値は出力値がロールオフ
（即ち、周波数が増加するに従い、利得が減少する現
象）することを妨げ、増幅器内に不安定性を発生する原
因ともなる。この問題を解決する従来の１方法はフィー
ドバック経路内に非反転バッファ増幅器を使用すること
であり、この様なバッファ増幅器を設けることにより補
償用コンデンサＣＣが短絡回路となることを防止し、そ
れにより補償用コンデンサＣＣを介して信号が前方へ伝
搬するフィードホワード現象の発生を回避していた。こ
の方法は、ＩＥＥＥ・ジャーナル・オブ・ソリッドステ
ート・サーキッツ（IEEE Lournal of Solid State Circ
uits）、ＳＣ−１１巻、７４８〜７５３頁に記載されて
いる。しかしながら、この方法における欠点としては、
バッファ増幅器がかなりの且つ過剰な量の電力を消費す
るということであった。この問題を解決するための別の
方法は補償コンデンサＣＣの値を減少させることであっ
た。この方法における効果は、特定の演算増幅器に対し
て、伝達関数がゼロとなる周波数をシフトさせて興味の
ある領域の外側の一層高い周波数に移動させるものであ
る。
発明の解決課題 従って、本発明の目的とするところは、ＣＭＯＳ演算増
幅器において効果的な内部周波数補償を与える課題を解
決することである。
幅器において効果的な内部周波数補償を与える課題を解
決することである。
本発明の別の目的とするところは、適切な周波数補償を
与え、電力散逸を減少させた改良型ＣＭＯＳ演算増幅器
を提供することである。
与え、電力散逸を減少させた改良型ＣＭＯＳ演算増幅器
を提供することである。
本発明の更に別の目的とするところは、特に大規模集積
回路装置に使用するのに適したＣＭＯＳ演算増幅器回路
を提供することである。
回路装置に使用するのに適したＣＭＯＳ演算増幅器回路
を提供することである。
本発明の更に別の目的とするところは、演算増幅器用の
利得・帯域幅積を増加させることである。
利得・帯域幅積を増加させることである。
課題を解決するための手段 本発明の原理によれば、演算増幅器における周波数補償
は、一対のコンデンサと抵抗として働く２個のＭＯＳト
ランジスタからなる伝達ゲートとの結合により行われ
る。一方のコンデンサは、本増幅器の開放ループ利得を
乗積したミラー（Ｍｉｌｌｅｒ）乗積であり本増幅器内
の支配的な極即ちポールである。このコンデンサと２個
のＭＯＳトランジスタの時定数は、ラプラス平面におけ
る右半象限ゼロ（これは伝達ゲートのＭＯＳトランジス
タがない場合に形成される）を左側半象限ゼロに移動さ
せ好適に位置させるために使用される。
は、一対のコンデンサと抵抗として働く２個のＭＯＳト
ランジスタからなる伝達ゲートとの結合により行われ
る。一方のコンデンサは、本増幅器の開放ループ利得を
乗積したミラー（Ｍｉｌｌｅｒ）乗積であり本増幅器内
の支配的な極即ちポールである。このコンデンサと２個
のＭＯＳトランジスタの時定数は、ラプラス平面におけ
る右半象限ゼロ（これは伝達ゲートのＭＯＳトランジス
タがない場合に形成される）を左側半象限ゼロに移動さ
せ好適に位置させるために使用される。
尚、「ポール」は伝達関数Ｈ（ｓ）＝Ｎ（ｓ）／Ｄ
（ｓ）の分母多項式Ｄ（ｓ）の根であり、又「ゼロ」は
この伝達関数の分子多項式Ｎ（ｓ）の根である。又、変
数ｓはラプラス変換の引数である。
（ｓ）の分母多項式Ｄ（ｓ）の根であり、又「ゼロ」は
この伝達関数の分子多項式Ｎ（ｓ）の根である。又、変
数ｓはラプラス変換の引数である。
他のコンデンサは、補償構造内において使用され、本増
幅器の利得と帯域幅との積を改善している。この２番目
のコンデンサはポール・ゼロ消去（即ち、同一の周波数
位置にポールとゼロとを並存させて相殺させること）を
使用してレベルシフト段を広帯域とし、それによって二
次のポールを除去し、１番目のコンデンサを小さくする
ことによって支配的なポールの位置をより一層高周波数
の方へ移動させている。これにより、利得と帯域幅との
積を増加させている。
幅器の利得と帯域幅との積を改善している。この２番目
のコンデンサはポール・ゼロ消去（即ち、同一の周波数
位置にポールとゼロとを並存させて相殺させること）を
使用してレベルシフト段を広帯域とし、それによって二
次のポールを除去し、１番目のコンデンサを小さくする
ことによって支配的なポールの位置をより一層高周波数
の方へ移動させている。これにより、利得と帯域幅との
積を増加させている。
尚、システムが安定であるためには、ポールがｓ面（ラ
プラス面）内において左側半分の象限内に存在せねばな
らない。従って、右側半分象限にポールを有するシステ
ムを安定化させるためには、ポールをｓ面の左側に移動
させるか、又はポールと同一の周波数位置にゼロを位置
させてポールとゼロとを相殺させて消去せねばならな
い。この後者の方法が前述した「ポール・ゼロ消去」で
ある。
プラス面）内において左側半分の象限内に存在せねばな
らない。従って、右側半分象限にポールを有するシステ
ムを安定化させるためには、ポールをｓ面の左側に移動
させるか、又はポールと同一の周波数位置にゼロを位置
させてポールとゼロとを相殺させて消去せねばならな
い。この後者の方法が前述した「ポール・ゼロ消去」で
ある。
尚、前述したミラー乗積は、増幅器の入力ノードと出力
ノードとの間の容量の値の実効的増加のことを意味して
いる。尚、ミラー効果については、上掲したＧｒａｙ及
びＭｅｙｅｒの参考書の４１３−４１４頁に記載されて
おり、更に、単一のバイポーラトランジスタ増幅器用の
ミラー容量ＣＭの値の導出についても記載されている。
ノードとの間の容量の値の実効的増加のことを意味して
いる。尚、ミラー効果については、上掲したＧｒａｙ及
びＭｅｙｅｒの参考書の４１３−４１４頁に記載されて
おり、更に、単一のバイポーラトランジスタ増幅器用の
ミラー容量ＣＭの値の導出についても記載されている。
演算増幅器の出力段に対する補償用コンデンサＣＣのミ
ラー容量ＣＭの導出は、単一のバイポーラトランジスタ
増幅器の内部容量Ｃμのミラー容量ＣＭの導出と類似し
ている。２段ＭＯＳ増幅器に対する小信号等価回路は、
上掲したＧｒａｙ及びＭｅｙｅｒの参考書７４６頁のＦ
ｉｇ．１２．３４に示されている。更に、その７４７頁
のＦｉｇ．１２．３５において、内部寄生容量Ｃ１は補
償コンデンサＣＣよりも著しく小さく、且つ負荷容量Ｃ
２は存在しないとの簡単化のための仮定がなされる（即
ち、Ｃ１とＣ２はゼロにセット）。上掲したＧｒａｙ及
びＭｅｙｅｒの参考書の４１３及び４１４頁に記載され
ている式７．２乃至７．６の解析を７４６頁のＦｉｇ．
１２．３５の出力段へ適用すると、４１４頁の式７．６
は、ＣＭ＝（１＋ＡＶ）ＣＶとなる。尚、ＡＶは増幅器
の開ループ利得であり、且つＣＭはミラーコンデンサで
ある。従って、容量ＣＣは、実効的に増幅器の開ループ
利得ＡＶで乗算される。
ラー容量ＣＭの導出は、単一のバイポーラトランジスタ
増幅器の内部容量Ｃμのミラー容量ＣＭの導出と類似し
ている。２段ＭＯＳ増幅器に対する小信号等価回路は、
上掲したＧｒａｙ及びＭｅｙｅｒの参考書７４６頁のＦ
ｉｇ．１２．３４に示されている。更に、その７４７頁
のＦｉｇ．１２．３５において、内部寄生容量Ｃ１は補
償コンデンサＣＣよりも著しく小さく、且つ負荷容量Ｃ
２は存在しないとの簡単化のための仮定がなされる（即
ち、Ｃ１とＣ２はゼロにセット）。上掲したＧｒａｙ及
びＭｅｙｅｒの参考書の４１３及び４１４頁に記載され
ている式７．２乃至７．６の解析を７４６頁のＦｉｇ．
１２．３５の出力段へ適用すると、４１４頁の式７．６
は、ＣＭ＝（１＋ＡＶ）ＣＶとなる。尚、ＡＶは増幅器
の開ループ利得であり、且つＣＭはミラーコンデンサで
ある。従って、容量ＣＣは、実効的に増幅器の開ループ
利得ＡＶで乗算される。
実施例 図面を参照すると、添付の図面は、MOSFET装置から構成
された本発明の実施例である演算増幅器１０の回路図を
示している。大略、本演算増幅器は、バイアス回路１４
に接続した差動増幅器１２と、出力段１８に接続した中
間段レベルシフト段１６とから構成されている。該差動
増幅器は、典型的には、定電流源２０に接続した入力段
を有している。本発明に基づいて、差動増幅器１２と出
力段１８との間に接続されて周波数補償手段２２が設け
られている。
された本発明の実施例である演算増幅器１０の回路図を
示している。大略、本演算増幅器は、バイアス回路１４
に接続した差動増幅器１２と、出力段１８に接続した中
間段レベルシフト段１６とから構成されている。該差動
増幅器は、典型的には、定電流源２０に接続した入力段
を有している。本発明に基づいて、差動増幅器１２と出
力段１８との間に接続されて周波数補償手段２２が設け
られている。
演算増幅器１０の種々の構成要素の内でトランジスタは
全てMOSFET装置であり、本演算増幅器回路が適切な動作
を行うためには、これらのトランジスタ装置（後述する
伝達ゲートのトランジスタ９６及び９８を除いて）は線
形モードではなく飽和モードで動作せねばならない。バ
イアス回路１４の機能は、MOSFET装置（装置９６及び９
８を除いて）が適切に飽和領域で動作することを確保す
ることであり、該バイアス回路は夫々ソース、ドレイン
及びゲート電極を有する２個のMOSFET装置２４及び２６
を有している。
全てMOSFET装置であり、本演算増幅器回路が適切な動作
を行うためには、これらのトランジスタ装置（後述する
伝達ゲートのトランジスタ９６及び９８を除いて）は線
形モードではなく飽和モードで動作せねばならない。バ
イアス回路１４の機能は、MOSFET装置（装置９６及び９
８を除いて）が適切に飽和領域で動作することを確保す
ることであり、該バイアス回路は夫々ソース、ドレイン
及びゲート電極を有する２個のMOSFET装置２４及び２６
を有している。
トランジスタ２４のソース電極は、電極リード２８を介
して正電圧源ＶＤＤに接続されており、トランジスタ２
６のソースはリード線３０を介して負電圧源ＶＳＳに接
続されている。トランジスタ２４のドレイン及びゲート
電極は接続点３２に接続されており、トランジスタ２６
のドレイン及びゲート電極は接続点３４に接続されてい
る。これらの接続点３２及び３４はリード線３６で相互
接続されており、接続点３４から延在するリード線３８
は本回路の定電流源及びレベルシフト部の両方にバイア
ス電圧を供給している。
して正電圧源ＶＤＤに接続されており、トランジスタ２
６のソースはリード線３０を介して負電圧源ＶＳＳに接
続されている。トランジスタ２４のドレイン及びゲート
電極は接続点３２に接続されており、トランジスタ２６
のドレイン及びゲート電極は接続点３４に接続されてい
る。これらの接続点３２及び３４はリード線３６で相互
接続されており、接続点３４から延在するリード線３８
は本回路の定電流源及びレベルシフト部の両方にバイア
ス電圧を供給している。
定電流源２０はゲートをバイアス電圧リード線３８に接
続したMOSFET装置を有している。このトランジスタのソ
ースは負電圧リード線３０に接続されており、そのドレ
インは差動増幅器の入力段に接続されている。
続したMOSFET装置を有している。このトランジスタのソ
ースは負電圧リード線３０に接続されており、そのドレ
インは差動増幅器の入力段に接続されている。
この入力段は一対のMOSFET装置４２及び４４を有してお
り、その夫々のソース電極は共通リード線４６に接続さ
れており、該共通リード線は更に接続点４０からトラン
ジスタ２０のドレインに接続されている。装置４２のド
レイン電極は、差動増幅器の接続点４８に接続されてお
り、装置４４のドレイン電極は差動増幅菊の接続点５０
に接続されている。入力装置４２のゲートは本演算増幅
器の負入力端子に接続されており、装置４４のゲートは
正入力端子に接続されている。
り、その夫々のソース電極は共通リード線４６に接続さ
れており、該共通リード線は更に接続点４０からトラン
ジスタ２０のドレインに接続されている。装置４２のド
レイン電極は、差動増幅器の接続点４８に接続されてお
り、装置４４のドレイン電極は差動増幅菊の接続点５０
に接続されている。入力装置４２のゲートは本演算増幅
器の負入力端子に接続されており、装置４４のゲートは
正入力端子に接続されている。
差動増幅器１２の負荷部分は一対のMOSFET装置５２及び
５４を有しており、該装置のソース端子は両方とも正電
圧リード線２８に接続されている。これらの装置のゲー
トはリード線５６で相互接続されており、該リード線５
６は更にリード線５８で接続点４８に接続されている。
５４を有しており、該装置のソース端子は両方とも正電
圧リード線２８に接続されている。これらの装置のゲー
トはリード線５６で相互接続されており、該リード線５
６は更にリード線５８で接続点４８に接続されている。
本演算増幅器１０の中間レベルシフト段１６は、及び負
の電圧リード線間に直列接続された一対のMOSFET装置６
０及び６２を有している。装置６０のドレインは正電圧
リード線２８に接続されており、装置６２のソースは負
電圧リード線３０に接続されている。
の電圧リード線間に直列接続された一対のMOSFET装置６
０及び６２を有している。装置６０のドレインは正電圧
リード線２８に接続されており、装置６２のソースは負
電圧リード線３０に接続されている。
装置６０のソースはリード線６４で装置６２のドレイン
に接続されている。装置６０のゲートは接続点５０から
延在するリード線６６に接続している。リード線６６上
の第１接続点６８はリード線７０によって本演算増幅器
１０の出力段１８内のMOSFET装置７２のゲートに接続さ
れている。リード線６６上の第２接続点７４はリード線
７６でコンデンサ７８の一端側に接続されており、該コ
ンデンサの他端側はリード線６４に接続されている。
に接続されている。装置６０のゲートは接続点５０から
延在するリード線６６に接続している。リード線６６上
の第１接続点６８はリード線７０によって本演算増幅器
１０の出力段１８内のMOSFET装置７２のゲートに接続さ
れている。リード線６６上の第２接続点７４はリード線
７６でコンデンサ７８の一端側に接続されており、該コ
ンデンサの他端側はリード線６４に接続されている。
出力段１８は、ソースが正電圧リード線２８に接続され
たMOSFET装置７２と、ソースが負電圧リード線３０に接
続されたもう一つのMOSFET装置８０とを有している。こ
れら二つのトランジスタのドレイン電極は、共通リード
線８２で相互接続されている。MOSFET８０のゲートはリ
ード線８４によって装置６０と６２とを間に結ぶリード
線６４上の接続点８６に接続されている。
たMOSFET装置７２と、ソースが負電圧リード線３０に接
続されたもう一つのMOSFET装置８０とを有している。こ
れら二つのトランジスタのドレイン電極は、共通リード
線８２で相互接続されている。MOSFET８０のゲートはリ
ード線８４によって装置６０と６２とを間に結ぶリード
線６４上の接続点８６に接続されている。
本発明に基づいて、差動増幅器部分１２と出力段１８と
の間に、周波数補償手段２２が設けられている。この周
波数補償手段は、リード線６４及び６６の間に接続され
たコンデンサ７８と、差動増幅器１２の出力側の接続点
９０に一端側を接続したコンデンサ８８とを有してい
る。コンデンサ８８の他端側はリード線９２によって２
個のMOSFET装置９６及び９８のドレイン電極間を相互接
続するリード線９４に接続されており、該装置９６及び
９８のソースは両方ともリード線１００の一端に接続さ
れ、リード線１００の他端はリード線８２上で本演算増
幅器１０の出力用接続点１０２に接続されている。MOSF
ET９６のゲートは電圧リード線２８に接続されており、
MOSFET９８のゲートはリード線３０に接続されている。
の間に、周波数補償手段２２が設けられている。この周
波数補償手段は、リード線６４及び６６の間に接続され
たコンデンサ７８と、差動増幅器１２の出力側の接続点
９０に一端側を接続したコンデンサ８８とを有してい
る。コンデンサ８８の他端側はリード線９２によって２
個のMOSFET装置９６及び９８のドレイン電極間を相互接
続するリード線９４に接続されており、該装置９６及び
９８のソースは両方ともリード線１００の一端に接続さ
れ、リード線１００の他端はリード線８２上で本演算増
幅器１０の出力用接続点１０２に接続されている。MOSF
ET９６のゲートは電圧リード線２８に接続されており、
MOSFET９８のゲートはリード線３０に接続されている。
周波数補償手段を有する演算増幅器１０の動作に付いて
以下に説明する。トランジスタ９６及び９８は伝達ゲー
トを構成し抵抗として機能する。リード線９２上のコン
デンサ８８は、本演算増幅器の開放ループ利得で乗積さ
れたミラーコンデンサで、伝達関数における支配的なポ
ールとして機能する。トランジスタ９６と９８とが無い
場合には、コンデンサ８８と出力端１０２とが直接接続
されて右側半象限ゼロの状態を発生してしまう。しかし
ながら、トランジスタ９６と９８とを用いることによっ
て、右側半象限ゼロを左側半象限ゼロに変換させてお
り、且つ開放ループ周波数応答における二次的なポール
を取り除くべく効果的に位置付けさせている。
以下に説明する。トランジスタ９６及び９８は伝達ゲー
トを構成し抵抗として機能する。リード線９２上のコン
デンサ８８は、本演算増幅器の開放ループ利得で乗積さ
れたミラーコンデンサで、伝達関数における支配的なポ
ールとして機能する。トランジスタ９６と９８とが無い
場合には、コンデンサ８８と出力端１０２とが直接接続
されて右側半象限ゼロの状態を発生してしまう。しかし
ながら、トランジスタ９６と９８とを用いることによっ
て、右側半象限ゼロを左側半象限ゼロに変換させてお
り、且つ開放ループ周波数応答における二次的なポール
を取り除くべく効果的に位置付けさせている。
即ち、補償用コンデンサ８８は、不所望のフィードホワ
ード効果を発生させる場合があり、このフィードホワー
ド問題に対する一つの解決方法が、補償用コンデンサと
直列して無効化用の抵抗を挿入することである。本発明
の図示した実施例においては、トランジスタ９６及び９
８は抵抗として機能する伝達ゲートを形成している。従
って、トランジスタ９６と９８とは、互いに結合して、
補償用コンデンサ８８のフィードホワード効果により発
生されることのある問題を解消するものである。
ード効果を発生させる場合があり、このフィードホワー
ド問題に対する一つの解決方法が、補償用コンデンサと
直列して無効化用の抵抗を挿入することである。本発明
の図示した実施例においては、トランジスタ９６及び９
８は抵抗として機能する伝達ゲートを形成している。従
って、トランジスタ９６と９８とは、互いに結合して、
補償用コンデンサ８８のフィードホワード効果により発
生されることのある問題を解消するものである。
コンデンサ７８は、トランジスタ６０及び６２から構成
されるレベルシフト段を広帯域とさせている。このこと
は、コンデンサ７８で形成されるゼロをトランジスタ６
０のゲート容量で形成されるポールと相殺させることに
よって行われている。本演算増幅器の伝達関数における
二次的なポールを取り除くことによって、支配的なポー
ルの位置をより一層高周波数領域に移動させることがで
き、それによって本増幅器の利得と帯域幅との積を増加
させることが可能である。
されるレベルシフト段を広帯域とさせている。このこと
は、コンデンサ７８で形成されるゼロをトランジスタ６
０のゲート容量で形成されるポールと相殺させることに
よって行われている。本演算増幅器の伝達関数における
二次的なポールを取り除くことによって、支配的なポー
ルの位置をより一層高周波数領域に移動させることがで
き、それによって本増幅器の利得と帯域幅との積を増加
させることが可能である。
即ち、周知の如く、伝達関数内に容量を挿入することに
よってポール及びゼロを発生させることが可能である。
更に、これらのポールとゼロとが同一の周波数において
発生される場合には、それらは互いに相殺して消去され
る。本発明の図示例においては、トランジスタ６０のゲ
ート容量が１個のポールを形成している。コンデンサ７
８の容量値は、トランジスタ６０のゲート容量により形
成されたポールと同一の周波数にゼロを形成するように
選択されている。従って、この様にポールとゼロとは相
互に相殺され、その結果演算増幅器の帯域は拡大される
こととなる。
よってポール及びゼロを発生させることが可能である。
更に、これらのポールとゼロとが同一の周波数において
発生される場合には、それらは互いに相殺して消去され
る。本発明の図示例においては、トランジスタ６０のゲ
ート容量が１個のポールを形成している。コンデンサ７
８の容量値は、トランジスタ６０のゲート容量により形
成されたポールと同一の周波数にゼロを形成するように
選択されている。従って、この様にポールとゼロとは相
互に相殺され、その結果演算増幅器の帯域は拡大される
こととなる。
以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱すること無しに
種々の変形が可能であることは勿論である。
たが、本発明は、これら具体例にのみ限定されるべきも
のではなく、本発明の技術的範囲を逸脱すること無しに
種々の変形が可能であることは勿論である。
添付の図面は、本発明の好適実施例に基づいて構成され
た演算増幅器を示した概略図である。 符合の説明 １０：演算増幅器 １２：差動増幅器 １４：バイアス回路 １６：レベルシフト段 １８：出力段 ２０：定電流源 ２２：周波数補償手段
た演算増幅器を示した概略図である。 符合の説明 １０：演算増幅器 １２：差動増幅器 １４：バイアス回路 １６：レベルシフト段 １８：出力段 ２０：定電流源 ２２：周波数補償手段
フロントページの続き (56)参考文献 特開 昭52−123848（ＪＰ，Ａ) 特開 昭52−129355（ＪＰ，Ａ) 特開 昭50−18156（ＪＰ，Ａ) 特開 昭49−33586（ＪＰ，Ａ) 特開 昭51−55658（ＪＰ，Ａ) ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏ ｌｉａ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｖｏｌ．Ｓｏ−７ Ｎｏ．６ Ｄｅｃｅｍ ｂｅｒ 1972 Ｐ．481 Ｆｉｇ２ 岡村著「ＯＰアンプ回路の設計］ＣＱ出 版株式会社 昭和52年11月１日 第10版発 行 Ｐ．51〜54 岡村著「続ＯＰアンプ回路の設計］ＣＱ 出版株式会社 昭和53年11月３日 初版発 行 Ｐ．53〜56
Claims (3)
- 【請求項１】演算増幅器回路において、 異なったレベルにある二つの電圧源に接続可能な一対の
電圧用導体が設けられており、 前記両導体に接続してバイアス手段が設けられており、 前記バイアス手段に接続されており且つ出力接続点を有
する差動増幅器が設けられており、 第１及び第２ＭＯＳトランジスタを有するレベルシフト
手段が設けられており、尚前記第１ＭＯＳトランジスタ
のゲートは前記差動増幅器の出力接続点へ接続されてお
り且つ前記第２ＭＯＳトランジスタのゲートは前記バイ
アス手段へ接続されており、前記第１ＭＯＳトランジス
タのドレインは前記一対の電圧用導体の一方へ接続され
ており、前記第１ＭＯＳトランジスタのソースは前記第
２ＭＯＳトランジスタのドレインへ接続されており、且
つ前記第２ＭＯＳトランジスタのソースは前記一対の電
圧用導体の他方へ接続されており、 前記レベルシフト手段からの所定のレベルシフトされた
電圧を受け取るべく接続して出力段が設けられており、 前記差動増幅器と前記出力段との間に接続されており回
路伝達関数の支配的なポールを本回路の利得帯域幅を増
加させる比較的高い周波数に位置させることを可能とす
る周波数補償手段が設けられており、前記周波数補償手
段は前記差動増幅器の出力接続点と前記出力段の出力点
との間に直列接続されている伝達ゲート及び第１コンデ
ンサを有すると共に前記差動増幅器の出力接続点と前記
レベルシフト手段の出力端との間に接続されている第２
コンデンサを有している、 ことを特徴とする演算増幅器回路。 - 【請求項２】特許請求の範囲第１項において、前記伝達
ゲートが前記一対の電圧用導体間に接続されている一対
のＣＭＯＳトランジスタから構成されていることを特徴
とする演算増幅器回路。 - 【請求項３】特許請求の範囲第１項において、前記第２
コンデンサは、伝達関数における二次的ポールの取り除
くために前記レベルシフト手段の第１ＭＯＳトランジス
タのゲートとソースとの間に接続されていることを特徴
とする演算増幅器回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US79341 | 1979-09-27 | ||
| US06/079,341 US4315223A (en) | 1979-09-27 | 1979-09-27 | CMOS Operational amplifier with improved frequency compensation |
| PCT/US1980/001167 WO1981000938A1 (en) | 1979-09-27 | 1980-09-11 | Cmos operational amplifier with improved frequency compensation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56501229A JPS56501229A (ja) | 1981-08-27 |
| JPH0616569B2 true JPH0616569B2 (ja) | 1994-03-02 |
Family
ID=22149913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55502199A Expired - Lifetime JPH0616569B2 (ja) | 1979-09-27 | 1980-09-11 | 演算増幅器回路 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4315223A (ja) |
| JP (1) | JPH0616569B2 (ja) |
| CA (1) | CA1138055A (ja) |
| DE (1) | DE3049673C1 (ja) |
| FR (1) | FR2466900B1 (ja) |
| GB (1) | GB2071447B (ja) |
| NL (1) | NL192859C (ja) |
| SE (1) | SE430287B (ja) |
| WO (1) | WO1981000938A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717205A (en) * | 1980-07-04 | 1982-01-28 | Fujitsu Ltd | Operational amplifier |
| JPS5943614A (ja) * | 1982-09-03 | 1984-03-10 | Hitachi Ltd | 差動増幅回路 |
| US4484148A (en) * | 1982-09-13 | 1984-11-20 | National Semiconductor Corporation | Current source frequency compensation for a CMOS amplifier |
| JPS59107613A (ja) * | 1982-12-13 | 1984-06-21 | Hitachi Ltd | 演算増幅回路 |
| US5079514A (en) * | 1990-10-01 | 1992-01-07 | Motorola Inc. | Compensation circuit and method for stabilizing an operational amplifier |
| US5486785A (en) * | 1994-09-30 | 1996-01-23 | Mitsubishi Semiconductor America, Inc. | CMOS level shifter with feedforward control to prevent latching in a wrong logic state |
| US5672962A (en) * | 1994-12-05 | 1997-09-30 | Texas Instruments Incorporated | Frequency compensated current output circuit with increased gain |
| US6828858B2 (en) | 2002-04-12 | 2004-12-07 | The Regents Of The University Of California | CMOS class AB power amplifier with cancellation of nonlinearity due to change in gate capacitance of a NMOS input transistor with switching |
| US7193448B2 (en) * | 2002-07-09 | 2007-03-20 | Honeywell International, Inc. | Wide dynamic range operational amplifier |
| KR100674912B1 (ko) * | 2004-09-24 | 2007-01-26 | 삼성전자주식회사 | 슬루 레이트（ｓｌｅｗ ｒａｔｅ）를 개선시킨 차동 증폭회로 |
| US7612609B1 (en) * | 2008-05-19 | 2009-11-03 | National Semiconductor Corporation | Self-stabilizing differential load circuit with well controlled complex impedance |
| CN104270107B (zh) * | 2014-10-28 | 2017-02-22 | 李梦雄 | 一种有源前馈电路构成频率补偿的差分运算放大器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3622900A (en) * | 1969-09-29 | 1971-11-23 | Motorola Inc | Squelchable direct coupled transistor audio amplifier constructed in integrated circuit |
| US3632900A (en) * | 1969-12-31 | 1972-01-04 | Ibm | Magnetic transducer displacement control system |
| US3894290A (en) * | 1973-06-15 | 1975-07-08 | Motorola Inc | Balanced double-to-single-ended converter stage for use with a differential amplifier |
| US3984780A (en) * | 1974-09-11 | 1976-10-05 | Motorola, Inc. | CMOS voltage controlled current source |
| US4213098A (en) * | 1979-02-09 | 1980-07-15 | Bell Telephone Laboratories, Incorporated | Semiconductor differential amplifier having feedback bias control for stabilization |
-
1979
- 1979-09-27 US US06/079,341 patent/US4315223A/en not_active Expired - Lifetime
-
1980
- 1980-09-11 WO PCT/US1980/001167 patent/WO1981000938A1/en active Application Filing
- 1980-09-11 DE DE3049673A patent/DE3049673C1/de not_active Expired
- 1980-09-11 JP JP55502199A patent/JPH0616569B2/ja not_active Expired - Lifetime
- 1980-09-11 GB GB8104209A patent/GB2071447B/en not_active Expired
- 1980-09-11 NL NL8020357A patent/NL192859C/nl not_active IP Right Cessation
- 1980-09-25 FR FR808020593A patent/FR2466900B1/fr not_active Expired - Lifetime
- 1980-09-26 CA CA000361105A patent/CA1138055A/en not_active Expired
-
1981
- 1981-05-25 SE SE8103280A patent/SE430287B/sv not_active IP Right Cessation
Non-Patent Citations (3)
| Title |
|---|
| ＩＥＥＥＪｏｕｒｎａｌｏｆＳｏｌｉａ−ＳｔａｔｅＣｉｒｃｕｉｔｓＶｏｌ．Ｓｏ−７Ｎｏ．６Ｄｅｃｅｍｂｅｒ１９７２Ｐ．４８１Ｆｉｇ２ |
| 岡村著「ＯＰアンプ回路の設計ＣＱ出版株式会社昭和５２年１１月１日第１０版発行Ｐ．５１〜５４ |
| 岡村著「続ＯＰアンプ回路の設計ＣＱ出版株式会社昭和５３年１１月３日初版発行Ｐ．５３〜５６ |
Also Published As
| Publication number | Publication date |
|---|---|
| US4315223A (en) | 1982-02-09 |
| NL8020357A (nl) | 1981-07-01 |
| CA1138055A (en) | 1982-12-21 |
| DE3049673A1 (en) | 1982-06-03 |
| JPS56501229A (ja) | 1981-08-27 |
| FR2466900A1 (fr) | 1981-04-10 |
| SE430287B (sv) | 1983-10-31 |
| DE3049673C1 (de) | 1984-09-20 |
| GB2071447A (en) | 1981-09-16 |
| NL192859C (nl) | 1998-03-04 |
| GB2071447B (en) | 1985-01-16 |
| SE8103280L (sv) | 1981-05-25 |
| NL192859B (nl) | 1997-11-03 |
| WO1981000938A1 (en) | 1981-04-02 |
| FR2466900B1 (fr) | 1990-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6424132B1 (en) | Adding a laplace transform zero to a linear integrated circuit for frequency stability | |
| JPH0616569B2 (ja) | 演算増幅器回路 | |
| US6069522A (en) | Circuitry and method for providing boost and asymmetry in a continuous-time filter | |
| JPH0474882B2 (ja) | ||
| JPS61172416A (ja) | Ｃｍｏｓ増幅器 | |
| US4524327A (en) | Operational amplifier | |
| US6304067B1 (en) | Adding a laplace transform zero to a linear integrated circuit for frequency stability | |
| US5703534A (en) | Operational transconductance amplifier with good linearity | |
| JP2864195B2 (ja) | 分布増幅器 | |
| JPH10209809A (ja) | フィルタ回路 | |
| JPH088458B2 (ja) | 演算増幅回路 | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| JP3833530B2 (ja) | 差動増幅器 | |
| EP0043699B1 (en) | Operational amplifier | |
| JPH051646B2 (ja) | ||
| KR100186796B1 (ko) | 필터 회로 | |
| US7414461B2 (en) | Linearization technique for current mode filters | |
| Bowers | The so-called current-feedback operational amplifier-technological breakthrough or engineering curiosity? | |
| US7196573B1 (en) | Systems and methods for creating complex poles | |
| EP1124326A1 (en) | An operational amplifier with high gain and sysmmetrical output-current capabilty | |
| JP2841724B2 (ja) | 半導体装置 | |
| US5001439A (en) | Very low distortion amplifier | |
| KR20030089067A (ko) | 피드백 가변 이득 증폭기 | |
| JPS60140907A (ja) | 半導体集積回路 | |
| JP2876701B2 (ja) | 演算増幅回路 |