JPH10209809A

JPH10209809A - フィルタ回路

Info

Publication number: JPH10209809A
Application number: JP610997A
Authority: JP
Inventors: Kenji Toyoda; 研次豊田; Tatsuji Matsuura; 達治松浦
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-01-17
Filing date: 1997-01-17
Publication date: 1998-08-07

Abstract

(57)【要約】【課題】比較的単純な制御によってコンダクタンスア
ンプ(Gm-アンプ)の寄生出力コンダクタンスを補償し
て、正確な特性を有するフィルタ回路を提供すること。【解決手段】利得制御回路101では基準電圧Virを電流
に変換するGm-アンプ1011の出力電圧Voと基準電圧Vorと
が等しくなるようにGm-アンプ1011とコンダクタンス素
子1014の一方を差動増幅器1015の利得制御電圧Vgcが制
御し、この利得制御電圧Vgcをフィルタ回路部100にも供
給してGm-アンプ1001とコンダクタンス素子1001の一方
を制御してフィルタ回路部100のGm-アンプ1001の寄生出
力コンダクタンス1002を補償する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はフィルタ回路に関わ
り、特にコンダクタンスアンプ(Gm-アンプ)を利用した
フィルタ回路を利用する分野に関わる。

【０００２】

【従来の技術】従来より、ハードディスク用リードチャ
ネルＬＳＩ内部のフィルタ、移動体通信のＲＦ帯信号処
理ＬＳＩ内部のフィルタ等の分野では、電圧・電流変換
を行うコンダクタンスアンプ(Gm-アンプ)が利用されて
いる。

【０００３】すなわち、フィルタ回路の時定数をデイス
クリート素子の抵抗ＲとキャパシタＣとで構成するので
はなく、集積回路のトランスコンダクタンスアンプ(Gm-
アンプ)とキャパシタＣとによって集積化フィルタ回路
を構成し、このフィルタ回路の変動をトリミング調整に
より補償することが従来より行われている。

【０００４】このコンダクタンスアンプ(Gm-アンプ)の
電圧・電流変換のコンダクタンスを可変とすることによ
り、所望の特性のフィルタを実現することができる。す
なわち、Gm-アンプは、入力電圧に比例した電流を出力
する回路であり、演算増幅器(OP-アンプ)に比べ低電圧
で高速なフィルタを構成するとこが可能となる。

【０００５】一方、フィルタの特性はカットオフ周波数
fcやクオリティファクタQなどにより表わされ、多くの
信号処理分野では、これらfcやQを正確に設定すること
が要求される。

【０００６】また、上述のように従来においては、コン
ダクタンスアンプ(Gm-アンプ)とキャパシタＣとから構
成されたいわゆるGm-Cフィルタでは、電圧・電流変換を
行うコンダクタンスアンプ(Gm-アンプ)を利用してい
る。図２は、従来のコンダクタンスアンプ(Gm-アンプ)
を示している。入力電圧202(Vin)はコンダクタンスアン
プ201(Gm)に入力され、出力電流203(Iout)に変換され
る。また204(gp)は、コンダクタンスアンプ201(Gm)の寄
生出力コンダクタンスである。コンダクタンスアンプ20
1(Gm)が理想的な場合、出力電流203(Iout)はIout＝GmVi
nで表わされ、寄生出力コンダクタンス204(gp)は無視で
きるほど充分小さい（すなわち、寄生出力抵抗は無限大
と見なせる）。

【０００７】

【発明が解決しょうとする課題】図３は電圧・電流変換
を行うコンダクタンスアンプ(Gm-アンプ)を利用して本
発明に先だって本発明者等によって検討されたフィルタ
回路を示すものである。このフィルタ回路と類似のフィ
ルタ回路は文献IEEE JOURNAL OF SOLID-STATE CIRCUIT
S, VOL.29,No.4, APRIL 1994,PP.489〜499に記載されて
いる。

【０００８】図３において、入力電圧308(Vin)は出力電
圧309(Vout)と減算されコンダクタンスアンプ301(Gm1)
に入力される。301(Gm1)の出力電流は容量304(CL1)で積
分され電圧に変換された後、コンダクタンスアンプ302
(Gm2)に入力される。302(Gm2)の出力電流は容量305(CL
2)で積分され、出力電圧309(Vout)に変換される。尚、
コンダクタンスアンプ302(Gm2)の出力の303(gL1)はフィ
ルタ回路のクオリティファクタQを決定するための可変
コンダクタンスである。

【０００９】コンダクタンスアンプ301(Gm1)、302(Gm2)
が理想的ならば、図３のフィルタの伝達関数は下式で表
わされる。尚、ｓは複素周波数ｊωである。

【００１０】

【数１】

【００１１】この数１より図３のフィルタのfcとQは下
式で表わされる。

【００１２】

【数２】

【００１３】このように一般的には、コンダクタンスア
ンプ301(Gm1)、302(Gm2)を理想的なものと仮定して、寄
生出力コンダクタンス306(gp1)、307(gp2)を無視してfc
とQを設定している。

【００１４】しかし、実際の集積化フィルタ回路の設計
では、コンダクタンスアンプ301(Gm1)、302(Gm2)を構成
するＭＯＳＦＥＴやバイポーラトランジスタ等の半導体
増幅素子の出力抵抗が無限大では無いので、コンダクタ
ンスアンプ301(Gm1)、302(Gm2)の寄生出力コンダクタン
ス306(gp1)、307(gp2)を無視できず、fcとQに誤差が生
じると言う問題が本発明者等による検討より明かとされ
た。

【００１５】つまり、fcとQは、寄生出力コンダクタン
ス306(gp1)、307(gp2)の影響を受け、数１、数２の設計
値からの誤差が避けられない。

【００１６】コンダクタンスアンプ301(Gm1)、302(Gm2)
の寄生出力コンダクタンス306(gp1)、307(gp2)を考慮し
た場合の図３のフィルタのfcとQは下式で表わされる。

【００１７】

【数３】

【００１８】従って、寄生出力コンダクタンスを考慮し
ない場合のfc、Qの設計値の数２からの寄生出力コンダ
クタンスを考慮した場合のfc、Qの設計値の数３のfc、Q
の誤差Efc,EQは、下式で表わされる。

【００１９】

【数４】

【００２０】一方、上記の文献IEEE JOURNAL OF SOLID-
STATE CIRCUITS, VOL.29,No.4, APRIL 1994,PP.489〜49
9に記載されているように、従来でも、fc、Qの誤差を低
減するために、コンダクタンスアンプにカスコード出力
段を設け出力抵抗を充分高める方法、つまり寄生出力コ
ンダクタンスの値を低減する方法が採用されている。し
かしカスコード出力段により生じる相互コンダクタンス
の高周波での位相遅れのために、フィルタの伝達関数に
高次極が生じ、これは新たなQの誤差となる。従って、
このカスコード出力段は高周波フィルタには向かない。
さらに、上記の文献では、相互コンダクタンスの位相遅
れを補償するために、コンダクタンスアンプに位相進み
回路を設け、Qチューニングループにより位相進み量を
制御する方法も提案している。つまりQチューニングル
ープは、コンダクタンスアンプにより構成された発振器
が持続発振するような制御信号を位相進み回路に供給
し、特定の周波数で位相遅れと位相進みを一致させると
いう複雑な制御を行っている。この結果、カスコード出
力段の位相遅れによる高次極を打ち消し、Qの誤差を低
減している。しかしQチューニングループによる制御
は、フィルタのfcも変化させてしまうので、fc制御系と
干渉する可能性があるという問題がある。

【００２１】従って、本発明の目的とするところは、比
較的単純な制御によってコンダクタンスアンプの寄生出
力コンダクタンスを補償して、その結果、正確な特性を
有するフィルタ回路を提供することにある。

【００２２】

【課題を解決するための手段】本発明の代表的な実施形
態は、入力電圧(Vin)から出力電流(Iout)への電圧・電
流変換を行う第１のコンダクタンスアンプ(1001)と、該
第１のコンダクタンスアンプ(1001)の出力に接続された
第１の積分用キャパシタ(1003)および第１のコンダクタ
ンス素子(1004)とを含むフィルタ回路部(100)と、第１
基準電圧(Vir)を電流に変換する第２のコンダクタンス
アンプ(1011)と、該第２のコンダクタンスアンプ(1011)
の出力に接続された第２のコンダクタンス素子(1014)
と、前記第２のコンダクタンスアンプ(1011)の前記出力
の出力電圧(Vo)と第２基準電圧(Vor)とを比較して前記
出力電圧(Vo)と前記第２基準電圧(Vor)とが略等しくな
るように前記第２のコンダクタンスアンプ(1011)と前記
第２のコンダクタンス素子(1014)の少なくとも一方(101
4)を制御する利得制御電圧(Vgc)を発生する差動増幅器
(1015)とを含む利得制御回路(101)とを具備してなり、
前記利得制御回路(101)の前記差動増幅器(1015)から発
生される前記利得制御電圧(Vgc)によって制御される前
記一方(1014)に対応する前記フィルタ回路部(100)の前
記第１のコンダクタンスアンプ(1001)と前記第１のコン
ダクタンス素子(1004)の一方(1004)を少なくとも前記利
得制御電圧(Vgc)が制御することを特徴とする(図１参
照)。

【００２３】この結果、フィルタ回路部(100)のカット
オフ周波数fcは、フィルタ回路部(100)の第１のコンダ
クタンスアンプ(1001)の寄生出力コンダクタンス1002(g
p0)の影響を受けず、利得制御回路(101)で第１基準電圧
(Vir)と第２基準電圧(Vor)とによって高精度で安定な値
に設定された利得によって高精度で設定されることがで
きる。

【００２４】

【発明の実施の形態】図１は本発明の実施例による集積
化フィルタ回路の回路図を示しており、シリコンチップ
上に集積回路技術によって形成されたフィルタ回路100
と利得制御回路101とから基本的に構成されている。

【００２５】フィルタ回路100は入力電圧(Vin)から出力
電流(Iout)への電圧・電流変換を行うコンダクタンスア
ンプ(Gm-アンプ)1001と、コンダクタンスアンプ1001の
寄生出力コンダクタンス1002と、積分用キャパシタ1003
とを含むだけでなく、寄生出力コンダクタンス1002を補
償するための可変コンダクタンス素子1004を特に含み、
この可変コンダクタンス素子1004のコンダクタンスは利
得制御回路101の出力の利得制御電圧Vgcによって制御さ
れる。

【００２６】一方、利得制御回路101はフィルタ回路100
のコンダクタンスアンプ1001の回路構成と使用素子パラ
メータと実質的に略等しいように集積回路技術により形
成され第１基準電圧Virを電流に変換するコンダクタン
スアンプ(Gm-アンプ)1011と、コンダクタンスアンプ101
1の寄生出力コンダクタンス1012と、フィルタ回路100の
可変コンダクタンス素子1004の回路構成と使用素子パラ
メータと実質的に略等しいように集積回路技術により形
成され出力の利得制御電圧Vgcによって制御される可変
コンダクタンス素子1014と、コンダクタンスアンプ1011
の出力電圧Voと第２基準電圧Vorとを比較してVoとVorと
が略等しくなるように可変コンダクタンス素子1014のコ
ンダクタンスを制御するとともにフィルタ回路100の可
変コンダクタンス素子1004のコンダクタンスを制御する
利得制御電圧Vgcを発生する差動増幅器1015(CMP)とを含
んでいる。

【００２７】従って、利得制御回路101のコンダクタン
スアンプ1011のコンダクタンスをGm1とすると、コンダ
クタンスアンプ1011の出力変換電流はVir Gm1となり、
この出力変換電流を寄生出力コンダクタンス1012のコン
ダクタンス(gp1)と可変コンダクタンス1014のコンダク
タンス(gL1)との和(gp1＋gL1)で割ったものがコンダク
タンスアンプ1011の出力電圧Voとなり、この出力電圧Vo
と第２基準電圧Vorとが差動増幅器1015(CMP)によって略
等しくされるので、下式が成立する。

【００２８】

【数５】

【００２９】集積回路のチップ上では例えばバンドギャ
ップリファレンス回路等の周知技術を採用することによ
り、第１基準電圧Virと第２基準電圧Vorとを温度および
プロセスの変動にも拘わらずそれぞれ高精度で安定な値
を得ることができる。このような条件では、上記数５で
第１基準電圧Virから第２基準電圧Vorへの変換電圧利得
Av1を示すGm1／(gp1＋gL1)も高精度で安定な値となる。

【００３０】一方、フィルタ回路100の入力電圧(Vin)か
ら出力電圧(Vout)への伝達関数は、次のように求められ
る。

【００３１】フィルタ回路100のコンダクタンスアンプ1
001のコンダクタンスをGm0とすると、コンダクタンスア
ンプ1001の出力変換電流はVin Gm0となり、この出力変
換電流を寄生出力コンダクタンス1002のコンダクタンス
(gp0)と可変コンダクタンス1004のコンダクタンス(gL0)
と積分用キャパシタ1004(CLO)のコンダクタンス(sCLO)
と和(gp0＋gL0＋sCLO)で割ったものがコンダクタンスア
ンプ1001の出力電圧Voutとなるので、入力電圧(Vin)か
ら出力電圧(Vout)への伝達関数は、下式で与えられる。

【００３２】

【数６】

【００３３】このようにフィルタ回路100は一次遅れの
フィルタ回路を構成し、カットオフ周波数fcは、下式で
与えられる。

【００３４】

【数７】

【００３５】一方、利得制御回路101の差動増幅器1015
(CMP)から発生される利得制御電圧Vgcは利得制御回路10
1の可変コンダクタンス素子1014のコンダクタンスgL1と
フィルタ回路100の可変コンダクタンス素子1004のコン
ダクタンスgL0とを略等しい値に制御するので、gp0＝gp
1、gL0＝gL1、Gm0＝Gm1の関係が成立して、式７は下式
のように変形できる。

【００３６】

【数８】

【００３７】この数８より、図１の本発明の実施例によ
る集積化フィルタ回路のカットオフ周波数fcは、フィル
タ回路100のコンダクタンスアンプ1001の寄生出力コン
ダクタンス1002(gp0)の影響を受けず、利得制御回路101
で高精度で安定な値に設定されたAv1＝Gm1／(gp1＋gL1)
によって高精度で設定されることが理解できる。

【００３８】尚、図１は本発明の実施例による集積化フ
ィルタ回路は一次遅れのフィルタ回路を構成しているの
で、周波数ピーキングはなく、クオリティファクタQも
無い。

【００３９】尚、図１のフィルタ回路100の可変コンダ
クタンス素子1004(gL0)と利得制御回路101の可変コンダ
クタンス素子1014(gL1)とは、例えば、出力(OUT)が入力
（ＩＮ）に１００％負帰還されるコンダクタンスアンプ
(Gm)とこのコンダクタンスアンプ(Gm)のコンダクタンス
Gmを利得制御回路101の出力の利得制御電圧Vgcによって
制御するために利得制御電圧Vgcに応答する可変定電流
源とにより構成されることができる。可変定電流源の電
流が変化すると同一の入力電圧(V_IN)でも入力電流(i_IN)
が変化するので、可変コンダクタンス素子を実現するこ
とができる。

【００４０】また、コンダクタンスアンプ(Gm)は図１に
示すようにソース共通接続の差動対ＭＯＳＦＥＴM1、M2
で構成され、一方のＭＯＳＦＥＴM1のドレインとゲート
との接続により100％負帰還が実現される。

【００４１】尚、図１の変形実施例として、利得制御回
路101の出力の利得制御電圧Vgcによってフィルタ回路10
0の可変コンダクタンス素子1004(gL0)と利得制御回路10
1の可変コンダクタンス素子1014(gL1)のコンダクタンス
を制御するかわりに、図１の破線に示すように利得制御
回路101の出力の利得制御電圧Vgcによってフィルタ回路
100のコンダクタンスアンプ1001のコンダクタンスGm0と
利得制御回路101のコンダクタンスアンプ1011のコンダ
クタンスGm1とを制御しても数５が同様に成立して、こ
の変形実施例による集積化フィルタ回路のカットオフ周
波数fcも、フィルタ回路100のコンダクタンスアンプ100
1の寄生出力コンダクタンス1002(gp0)の影響を受けず、
利得制御回路101で高精度で安定な値に設定されたAv1＝
Gm1／(gp1＋gL1)によって高精度で設定されることが理
解できる。

【００４２】図４は本発明の他の実施例による二次遅れ
の集積化フィルタ回路の回路図を示しており、図１のフ
ィルタ回路と同様に構成された増幅器410(AMP1)と増幅
器411(AMP2)とが二段従属接続され、入力電圧(Vin)と出
力電圧(Vout)とは減算された後、初段の増幅器410(AMP
1)に供給される。増幅器410(AMP1)の可変コンダクタン
ス素子403(gL1)と増幅器411(AMP2)の可変コンダクタン
ス素子404(gL2)とは利得制御回路409によって図１の実
施例と全く同様に制御される。尚、図４の利得制御回路
409の回路構成は図５に示されており、図５の利得制御
回路は図１の実施例と全く同様である。

【００４３】すなわち、増幅器410(AMP1)のコンダクタ
ンスアンプ401(Gm1)は入力電圧412(Vin)と出力電圧413
(Vout)の差信号を受ける。401(Gm1)の出力電流は容量40
5(CL1)で積分され電圧(V1)に変換された後、増幅器411
(AMP2)のコンダクタンスアンプ402(Gm2)に入力される。
402(Gm2)の出力電流は406(CL2)で積分され413(Vout)に
変換される。

【００４４】従って、増幅器410(AMP1)の出力電圧(V1)
と増幅器411(AMP2)の出力電圧(Vout)とはそれぞれ、下
式で与えられる。

【００４５】

【数９】

【００４６】

【数１０】

【００４７】数９を数１０に代入して、整理すると下式
が得られる。

【００４８】

【数１１】

【００４９】この数１１から伝達関数は、下式のように
与えられる。

【００５０】

【数１２】

【００５１】この数１２の伝達関数からカットオフ周波
数fcは、下式のように与えられる。

【００５２】

【数１３】

【００５３】また、この数１２の伝達関数からクオリテ
ィファクタQは、下式のように与えられる。

【００５４】

【数１４】

【００５５】図４の実施例においても、Gm1＝Gm2＝Gm、
CL1＝CL2＝CL、Av1＝Av2＝Avの関係が成立するので、数
１３と数１４とはそれぞれ下式のように単純化されるこ
とができる。

【００５６】

【数１５】

【００５７】

【数１６】

【００５８】この数１５、数１６より、図４の本発明の
実施例による集積化フィルタ回路のカットオフ周波数fc
とクオリティファクタQとは、コンダクタンスアンプ40
1、402の寄生出力コンダクタンス407、408(gp1、gp2)の
影響を受けず、利得制御回路409で高精度で安定な値に
設定されたAv＝Gm／(gp＋gL)によって高精度で設定され
ることが理解できる。

【００５９】図６は本発明の他の実施例による集積化フ
ィルタ回路の回路図を示しており、図１のフィルタ回路
と同様に構成された増幅器105(AMP1)と増幅器106(AMP2)
と増幅器107(AMPN)とが多段従属接続され、入力信号(i
n)とフィードバックループ104からの帰還信号111とは減
算された後に、初段の増幅器105(AMP1)と供給される。
また、初段の増幅器105(AMP1)の出力電圧とフィードバ
ックループ104からの帰還信号112とは減算された後、２
段目の増幅器106(AMP2)と供給される。同様に、２段目
の増幅器106(AMP2)の出力電圧とフィードバックループ1
04からの帰還信号113とは減算された後、次段の増幅器1
06(AMP2)と供給される。尚、フィードバックループ104
には最終段の増幅器107(AMPN)の出力110(out)が供給さ
れる。

【００６０】初段の増幅器105(AMP1)の可変コンダクタ
ンス素子gL1と２段目の増幅器106(AMP2)の可変コンダク
タンス素子gL2と最終段の増幅器107(AMPN)の可変コンダ
クタンス素子gLNとは利得制御回路103によって図１の実
施例と全く同様に制御される。尚、図６の利得制御回路
103の回路構成は図５に示されており、図５の利得制御
回路は図１の実施例と全く同様である。

【００６１】この結果、図６の本発明の実施例による集
積化フィルタ回路は伝達関数の分母にＮ次の極を持つも
のとなり、カットオフ周波数fcとクオリティファクタQ
とは、先の実施例と同様にコンダクタンスアンプの寄生
出力コンダクタンスgp1、gp2、 gpNの影響を受けず、利
得制御回路103で高精度で安定な値に設定されたAv＝Gm
／(gp＋gL)によって高精度で設定されることが理解でき
る。

【００６２】図７は本発明の他の実施例による集積化フ
ィルタ回路の回路図を示しているが、図４の実施例と原
理的に同一である。相違の第１点はコンダクタンスアン
プが差動入力電圧を差動出力電流に電圧・電流変換する
こと、相違の第２点は差動入力電圧(Vin)をコンダクタ
ンスアンプ705が変換した差動出力電流と差動出力電圧
(Vout)をコンダクタンスアンプ701が変換した差動出力
電流とが合成されて積分用キャパシタ707(CL1)と可変コ
ンダクタンス素子703とに供給されていることである。

【００６３】相違の第１点により積分用キャパシタ707
(CL1)は差動出力電流を受けるように２個設けられ、可
変コンダクタンス素子703は差動出力電流を受けるよう
にコンダクタンスアンプ(Gm)の差動出力から差動入力に
100％負帰還が行われている。この差動の100％負帰還は
図１の一方のＭＯＳＦＥＴM1のドレインとゲートとの接
続と他方のＭＯＳＦＥＴM2のドレインとゲートとの接続
とにより実現される。同様に、積分用キャパシタ708(CL
2)も２個設けられ、可変コンダクタンス素子704も差動
出力電流を受けるようにコンダクタンスアンプ(Gm)の差
動出力から差動入力に100％負帰還が行われている。

【００６４】また、相違の第２点によりコンダクタンス
アンプ705の出力とコンダクタンスアンプ701の出力とが
共通接続されているので、コンダクタンスアンプ702の
出力に差動入力が交流的に接地されたダミーのコンダク
タンスアンプ706の出力が接続されている。

【００６５】図７の実施例による集積化フィルタ回路の
可変コンダクタンス素子703と可変コンダクタンス素子7
04のコンダクタンスを制御する利得制御電圧Vgcは図８
に示す利得制御回路から出力される。

【００６６】図８の利得制御回路は図７のコンダクタン
スアンプ701、702の回路構成と使用素子パラメータと実
質的に略等しいように集積回路技術により形成され第１
差動基準電圧Virを差動電流に変換するコンダクタンス
アンプ(Gm-アンプ)801と、図７のコンダクタンスアンプ
705、706の回路構成と使用素子パラメータと実質的に略
等しいように集積回路技術により形成され差動入力が交
流的に接地されたダミーのコンダクタンスアンプ803
と、図７の可変コンダクタンス素子703、704の回路構成
と使用素子パラメータと実質的に略等しいように集積回
路技術により形成され出力の利得制御電圧Vgcによって
制御される可変コンダクタンス素子802と、第１差動基
準電圧Virが印加されるコンダクタンスアンプ801の出力
電圧Voと第２差動基準電圧Vorとを比較してVoとVorとが
略等しくなるように可変コンダクタンス素子802のコン
ダクタンスを制御する差動増幅器804(CMP)とを含んでい
る。

【００６７】従って、図８の利得制御回路のコンダクタ
ンスアンプ801のコンダクタンスをGm1とすると、第１差
動基準電圧Virが印加されるコンダクタンスアンプ801の
出力変換電流はVir Gm1となり、この出力変換電流を三
つのコンダクタンスアンプ801、802、803の寄生出力コ
ンダクタンス(gp1)と可変コンダクタンス803の制御可能
なコンダクタンス(gL1)との和(gp1＋gL1)で割ったもの
がコンダクタンスアンプ801の差動出力電圧Voとなり、
この差動出力電圧Voと第２差動基準電圧Vorとが差動増
幅器804(CMP)によって略等しくされるので、下式が成立
する。

【００６８】

【数１７】

【００６９】集積回路のチップ上では例えばバンドギャ
ップリファレンス回路等の周知技術を採用することによ
り、図８の利得制御回路での第１差動基準電圧Virと第
２差動基準電圧Vorとを温度およびプロセスの変動にも
拘わらずそれぞれ高精度で安定な値を得ることができ
る。このような条件では、上記数１７で第１差動基準電
圧Virから第２差動基準電圧Vorへの変換電圧利得Av1を
示すGm1／(gp1＋gL1)も高精度で安定な値となる。

【００７０】従って、図７と図８とで示した本発明の実
施例は、図４の実施例と全く同様に、集積化フィルタ回
路のカットオフ周波数fcとクオリティファクタQとは、
コンダクタンスアンプの寄生出力コンダクタンスの影響
を受けず、図８の利得制御回路で高精度で安定な値に設
定されたAv1＝Gm1／(gp1＋gL1)によって高精度で設定さ
れることが理解できる。

【００７１】図９と図１０とは本発明の他の実施例によ
る集積化フィルタ回路と利得制御回路とを示すものであ
るが、図７と図８の実施例の可変コンダクタンス素子70
3、704、802が単純な電界効果トランジスタであるＭＯ
ＳＦＥＴ903(MgL1)、904(MgL2)、1003(MgL1)に置換され
ていることが相違点であり、その他の点は図７と図８の
実施例と同一である。良く知られているように、電界効
果トランジスタであるＭＯＳＦＥＴのソース・ドレイン
間の抵抗は、ソース・ドレイン間電圧が微少な範囲にお
いては、ゲート電圧としきい値電圧との差電圧に逆比例
するものである。この原理に基づいて、図９と図１０の
ＭＯＳＦＥＴ903(MgL1)、904(MgL2)、1003(MgL1)は利得
制御電圧Vgcによってコンダクタンスが変化する可変コ
ンダクタンス素子として動作するものである。

【００７２】図１１と図１２とは本発明の他の実施例に
よる集積化フィルタ回路と利得制御回路とを示すもので
あるが、図７と図８の実施例との相違は図１の破線の変
形実施例と同様に利得制御回路の出力の利得制御電圧Vg
cによってフィルタ回路の可変コンダクタンス素子110
3、1104と利得制御回路の可変コンダクタンス素子1202
のコンダクタンスを制御するかわりに、利得制御回路の
出力の利得制御電圧Vgcによってフィルタ回路のコンダ
クタンスアンプ1101、1105、1102、1106のコンダクタン
スと利得制御回路のコンダクタンスアンプ1201、1203の
コンダクタンスとを制御している点であることは容易に
理解されるであろう。

【００７３】図１３と図１４とは本発明の他の実施例に
よる集積化フィルタ回路と利得制御回路とを示すもので
あるが、これは図７と図８の実施例と同様に利得制御回
路の出力の利得制御電圧Vgc2によってフィルタ回路の可
変コンダクタンス素子1303、1304と利得制御回路の可変
コンダクタンス素子1402のコンダクタンスを制御すると
ともに、図１１と図１２の実施例と同様に利得制御回路
の出力の利得制御電圧Vgc1によってフィルタ回路のコン
ダクタンスアンプ1301、1305、1302、1306のコンダクタ
ンスと利得制御回路のコンダクタンスアンプ1401、1403
のコンダクタンスとを制御している点と、図１２の利得
制御回路の利得制御電圧Vgc1と利得制御電圧Vgc2との間
に電圧利得１の反転増幅器が配置されている点である。
従って、数１７の分子のGm1と分母のgL1とが制御され、
同様に、図１３と図１４の実施例の集積化フィルタ回路
のカットオフ周波数fcとクオリティファクタQとは、コ
ンダクタンスアンプの寄生出力コンダクタンスの影響を
受けず、図１４の利得制御回路で高精度で安定な値に設
定されたAv1＝Gm1／(gp1＋gL1)によって高精度で設定さ
れることが理解できることは容易に理解されるであろ
う。

【００７４】図１５のリップルフィルタは、上記実施例
の集積化フィルタ回路を組み合わせて実現されるもので
あり、バイクァッドフィルタセクション1501(BS1), 150
2(BS2), 1503(BS3)と１次ローパスフィルタセクション1
504(OPLPF)とにより構成されている。バイクァッドセク
ション1501(BS1), 1502(BS2), 1503(BS3)は、それぞれ
図４の二次遅れのフィルタ回路と同様な回路構成であ
る。

【００７５】1501(BS1), 1502(BS2), 1503(BS3)及び150
4(OPLPF)のfcの比率をそれぞれ1.1475 , 1.7178, 2.317
4及び0.8615に設定し、1501(BS1), 1502(BS2), 1503(BS
3)のQの値をそれぞれ0.6810, 1.1143, 2.0240に設定す
ることで、図１６に示すように群遅延変動を±0.4%以下
にすることができる。図１６で、1601(BS1), 1602(BS
2), 1603(BS3)はそれぞれ1501(BS1), 1502(BS2), 1503
(BS3)の群遅延特性を示し、1604(OPLPF)は1504(OPLPF)
の群遅延特性を示している。1605(TOTAL)は1601(BS1),
1602(BS2), 1603(BS3)の特性及び1604(OPLPF) の特性を
足し合わせた特性、つまり等リップルフィルタ全体の群
遅延特性を表わしている。

【００７６】一方、図１５の1501(BS1), 1502(BS2), 15
03(BS3)の各フィルタセクションのfc及びQが設定値から
ずれてしまうと、群遅延変動が増加してしまう。寄生出
力コンダクタンスにより、例えば603BS3のfcとQがそれ
ぞれ＋10%の誤差を生じたとすると、群遅延変動は±7.0
%に増大してしまう。このような群遅延変動はビットエ
ラーレートを劣化させる原因となる。

【００７７】上記実施例の集積化フィルタ回路を図１５
の1501(BS1), 1502(BS2), 1503(BS3)の各フィルタセク
ションに採用することにより、図１６に示すように群遅
延変動を±0.4%以下にすることができる。このようなフ
ィルタは、磁気ディスクドライブの信号処理において、
ビットエラーレートを低減するために、必要とされてい
る。

【００７８】このように本実施例の集積化フィルタ回路
は、フィルタの特性が高精度に制御されるので、寄生出
力コンダクタンスが増加（つまり出力抵抗が減少）する
短チャネルのMOSFETで回路を構成したときに効果的であ
り、また高い電源電圧を必要とするカスコード出力段が
不要なので、低電圧化にも有効である。

【００７９】以上、本発明の好適な実施形態を詳細に説
明したが、本発明はこの好適な実施形態に限定されるも
のではなく、その基本的技術思想の範囲内で種々の変形
が可能であることは言うまでもない。

【００８０】例えば、電圧・電流変換を行うコンダクタ
ンスアンプを構成する半導体増幅素子としてはＭＯＳＦ
ＥＴに限定されるばかりでは無く、シリコン等のバイポ
ーラ・トランジスタや接合型電界効果トランジスタに置
換することも可能であり、さらには化合物半導体等によ
るＭＥＳＦＥＴ型の電界効果トランジスタに置換するも
可能である。

【００８１】

【発明の効果】本発明によれば、比較的単純な制御によ
ってコンダクタンスアンプの寄生出力コンダクタンスを
補償して、その結果、正確な特性を有するフィルタ回路
を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施例による集積化フィルタ回路の回
路図である。

【図２】従来のコンダクタンスアンプの寄生出力コンダ
クタンスを説明する図である。

【図３】本発明に先立って本発明者等によって検討され
たフィルタ回路である。

【図４】本発明の他の実施例による集積化フィルタ回路
の回路図である。

【図５】図４の利得制御回路の回路図である。

【図６】本発明の他の実施例による集積化フィルタ回路
の回路図である。

【図７】本発明の他の実施例による集積化フィルタ回路
である。

【図８】本発明の他の実施例による利得制御回路であ
る。

【図９】本発明の他の実施例による集積化フィルタ回路
である。

【図１０】本発明の他の実施例による利得制御回路であ
る。

【図１１】本発明の他の実施例による集積化フィルタ回
路である。

【図１２】本発明の他の実施例による利得制御回路であ
る。

【図１３】本発明の他の実施例による集積化フィルタ回
路である。

【図１４】本発明の他の実施例による利得制御回路であ
る。

【図１５】本発明の実施例による集積化フィルタ回路を
組み合わせて実現されるリップルフィルタである。

【図１６】図１５のリップルフィルタの群遅延特性を示
す図である。

【符号の説明】

100…フィルタ回路部、101…利得制御回路、Vgc…利得
制御電圧、1001…コンダクタンスアンプ、1002…寄生出
力コンダクタンス、1003…積分用キャパシタ、1004…可
変コンダクタンス素子、1011…コンダクタンスアンプ、
1012…寄生出力コンダクタンス、1014…可変コンダクタ
ンス素子。

Claims

【特許請求の範囲】

【請求項１】入力電圧から出力電流への電圧・電流変換
を行う第１のコンダクタンスアンプと、該第１のコンダ
クタンスアンプの出力に接続された第１の積分用キャパ
シタおよび第１のコンダクタンス素子とを含むフィルタ
回路部と、第１基準電圧を電流に変換する第２のコンダクタンスア
ンプと、該第２のコンダクタンスアンプの出力に接続さ
れた第２のコンダクタンス素子と、前記第２のコンダク
タンスアンプの前記出力の出力電圧と第２基準電圧とを
比較して前記出力電圧と前記第２基準電圧とが略等しく
なるように前記第２のコンダクタンスアンプと前記第２
のコンダクタンス素子の少なくとも一方を制御する利得
制御電圧を発生する差動増幅器とを含む利得制御回路と
を具備してなり、前記利得制御回路の前記差動増幅器から発生される前記
利得制御電圧によって制御される前記一方に対応する前
記フィルタ回路部の前記第１のコンダクタンスアンプと
前記第１のコンダクタンス素子の一方を少なくとも前記
利得制御電圧が制御することを特徴とするフィルタ回
路。
【請求項２】前記フィルタ回路部と前記利得制御回路と
は半導体チップ内に集積回路技術によって構成され、前
記第１のコンダクタンスアンプと前記第２のコンダクタ
ンスアンプとは略等しい特性であり、前記第１のコンダ
クタンス素子と前記第２のコンダクタンス素子とは略等
しい特性であることを特徴とする請求項１に記載のフィ
ルタ回路。
【請求項３】入力電圧から出力電流への電圧・電流変換
を行う第１のコンダクタンスアンプと、該第１のコンダ
クタンスアンプの出力に接続された第１の積分用キャパ
シタおよび第１のコンダクタンス素子とをそれぞれが含
んでなる複数のフィルタ回路部と、第１基準電圧を電流に変換する第２のコンダクタンスア
ンプと、該第２のコンダクタンスアンプの出力に接続さ
れた第２のコンダクタンス素子と、前記第２のコンダク
タンスアンプの前記出力の出力電圧と第２基準電圧とを
比較して前記出力電圧と前記第２基準電圧とが略等しく
なるように前記第２のコンダクタンスアンプと前記第２
のコンダクタンス素子の少なくとも一方を制御する利得
制御電圧を発生する差動増幅器とを含む利得制御回路と
を具備してなり、前記複数のフィルタ回路部は従属接続されるとともに、
該従属接続の信号経路には帰還信号が供給されてなり、前記利得制御回路の前記差動増幅器から発生される前記
利得制御電圧によって制御される前記一方に対応する前
記複数のフィルタ回路部の各フィルタ回路部の前記第１
のコンダクタンスアンプと前記第１のコンダクタンス素
子の一方を少なくとも前記利得制御電圧が制御すること
を特徴とするフィルタ回路。
【請求項４】前記複数のフィルタ回路部と前記利得制御
回路とは半導体チップ内に集積回路技術によって構成さ
れ、各フィルタ回路部の前記第１のコンダクタンスアン
プと前記利得制御回路の前記第２のコンダクタンスアン
プとは略等しい特性であり、各フィルタ回路部の前記第
１のコンダクタンス素子と前記利得制御回路の前記第２
のコンダクタンス素子とは略等しい特性であることを特
徴とする請求項３に記載のフィルタ回路。