JPH0533595B2 - - Google Patents
Info
- Publication number
- JPH0533595B2 JPH0533595B2 JP59070599A JP7059984A JPH0533595B2 JP H0533595 B2 JPH0533595 B2 JP H0533595B2 JP 59070599 A JP59070599 A JP 59070599A JP 7059984 A JP7059984 A JP 7059984A JP H0533595 B2 JPH0533595 B2 JP H0533595B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- delay
- read
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005236 sound signal Effects 0.000 claims description 17
- 230000007704 transition Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、FS等の使用に伴い映像信号の遅延
により生ずる音声信号と映像信号とのズレを補償
する音声映像遅延差補償装置、所謂オーデイオシ
ンクロナイザに関する。
により生ずる音声信号と映像信号とのズレを補償
する音声映像遅延差補償装置、所謂オーデイオシ
ンクロナイザに関する。
従来、この種のオーデイオシンクロナイザは、
第１図の如き回路構成である。入力音声データ１
はローバスフイルタ２を介してAD変換器３に入
り16ビツトに量子化され、書込みアドレス発生器
９により作られた書込みアドレス１０により
RAM４へ格納される。このデータ１の読出し
は、読出しアドレス発生器１２により作られた読
出しアドレス１１により、RAM４からDA変換
器５へ出力される。一方、入力映像信号１３及び
基準映像信号１４が映像遅延量検出器１５に入力
され、その遅延時間データ１６が出力されてい
る。従つて上記読出しアドレス１１は、書込みア
ドレス１０から遅延データ１６を減算して得られ
たものである。DA変換された音声PAM信号６
はローパスフイルタ７を介して出力音声信号８と
なつて得られる。このとき、遅延データ１６が変
化すると、時間的に連続変化していた読出しアド
レス１１を急変させることになり、出力音声信号
８の波形に不連続が生じ、耳ざわりなクリツクが
生じる。このため、従来読出しアドレスの制御方
法として、現在の読出しアドレスから目的の遅
延量に対する読出しアドレスに移行するときに、
アドレスの間引き又は２度読みを行なう方法、又
は読出しクロツクを変化される方法がある。
第１図の如き回路構成である。入力音声データ１
はローバスフイルタ２を介してAD変換器３に入
り16ビツトに量子化され、書込みアドレス発生器
９により作られた書込みアドレス１０により
RAM４へ格納される。このデータ１の読出し
は、読出しアドレス発生器１２により作られた読
出しアドレス１１により、RAM４からDA変換
器５へ出力される。一方、入力映像信号１３及び
基準映像信号１４が映像遅延量検出器１５に入力
され、その遅延時間データ１６が出力されてい
る。従つて上記読出しアドレス１１は、書込みア
ドレス１０から遅延データ１６を減算して得られ
たものである。DA変換された音声PAM信号６
はローパスフイルタ７を介して出力音声信号８と
なつて得られる。このとき、遅延データ１６が変
化すると、時間的に連続変化していた読出しアド
レス１１を急変させることになり、出力音声信号
８の波形に不連続が生じ、耳ざわりなクリツクが
生じる。このため、従来読出しアドレスの制御方
法として、現在の読出しアドレスから目的の遅
延量に対する読出しアドレスに移行するときに、
アドレスの間引き又は２度読みを行なう方法、又
は読出しクロツクを変化される方法がある。
しかるに、の方法では不連続を完全になくす
ことはできないという欠点があり、又の方法で
は、不連続は生じないが、遅延移行時の違和感を
なくすためには、遅延に要する時間を遅延させる
量の100倍以上にしなければならず、移行するの
に時間がかかりすぎる欠点がある。
ことはできないという欠点があり、又の方法で
は、不連続は生じないが、遅延移行時の違和感を
なくすためには、遅延に要する時間を遅延させる
量の100倍以上にしなければならず、移行するの
に時間がかかりすぎる欠点がある。
〔発明の目的〕
本発明は、映像遅延量の変化時における目的遅
延量への移行状態を、変化前の遅延量に対する読
出しアドレスに対応する音声信号データと、それ
から１ｍsec離れた時点の読出しアドレスに対応
する音声信号データとを、４ｍsecの移行時間を
かけて、クロスフエードすることにより、前記の
欠点を除去して出力音声信号のクリツクをなくす
ようにし、又２ｍsec以上の遅延量の変化、例え
ばFS内部で起こる書込みフレームパルスと読出
しフレームパルスの追い越し追い越されにより、
NTSC信号では33ｍsec（１フレーム分）から０ｍ
secへの変化、PAL信号では約40ｍsec（１フレー
ム分）から０ｍsecへの変化に対して、上記移行
方法を連続的に行なうことにより従来より早くし
かも違和感なく移行できるようにした（遅延量の
変化量の４倍の移行時間ですむ）オーデイオシン
クロナイザを提供することを目的とする。
延量への移行状態を、変化前の遅延量に対する読
出しアドレスに対応する音声信号データと、それ
から１ｍsec離れた時点の読出しアドレスに対応
する音声信号データとを、４ｍsecの移行時間を
かけて、クロスフエードすることにより、前記の
欠点を除去して出力音声信号のクリツクをなくす
ようにし、又２ｍsec以上の遅延量の変化、例え
ばFS内部で起こる書込みフレームパルスと読出
しフレームパルスの追い越し追い越されにより、
NTSC信号では33ｍsec（１フレーム分）から０ｍ
secへの変化、PAL信号では約40ｍsec（１フレー
ム分）から０ｍsecへの変化に対して、上記移行
方法を連続的に行なうことにより従来より早くし
かも違和感なく移行できるようにした（遅延量の
変化量の４倍の移行時間ですむ）オーデイオシン
クロナイザを提供することを目的とする。
そのための本発明の構成は、音声を符号化・複
号化するAD・DAコンバータと、符号化音声信
号を記憶するデイジタルメモリと、入出力映像遅
延差検出器と、デイジタルメモリの書込みアドレ
ス発生器と、書込みアドレスから映像遅延に相当
する遅延オフセツトアドレスを減算することによ
り得られる第１の読出しアドレスと、該読出しア
ドレスに映像信号の遅延量の増減方向によりプラ
ス又はマイナスの所定量のオフセツトデータを加
算して得られる第２の読出しアドレスを発生させ
る読出しアドレス発生器と、前記第１及び第２の
読出しアドレスによつてメモリから読出された一
対の音声データを所定期間フエードアウト、フエ
ードインさせるクロスフエード発生器を具備した
ものである。
号化するAD・DAコンバータと、符号化音声信
号を記憶するデイジタルメモリと、入出力映像遅
延差検出器と、デイジタルメモリの書込みアドレ
ス発生器と、書込みアドレスから映像遅延に相当
する遅延オフセツトアドレスを減算することによ
り得られる第１の読出しアドレスと、該読出しア
ドレスに映像信号の遅延量の増減方向によりプラ
ス又はマイナスの所定量のオフセツトデータを加
算して得られる第２の読出しアドレスを発生させ
る読出しアドレス発生器と、前記第１及び第２の
読出しアドレスによつてメモリから読出された一
対の音声データを所定期間フエードアウト、フエ
ードインさせるクロスフエード発生器を具備した
ものである。
次に、その一実施例につき図面と共に説明す
る。
る。
第２図は本発明になるオーデイオシンクロナイ
ザの一実施例の回路図である。
ザの一実施例の回路図である。
第２図の回路は大略、データ処理部６０、読出
しアドレス発生部６１、及び映像遅延検出器６２
の３つの部分からなる。AD変換器（図示せず）
からの16ビツトの入力音声データ２０（第１図の
入力音声データ１に相当）はRAM２１（第１図
のRAM４に相当）に書込まれ、読出されたデー
タ２２は、データ処理部６０に入力される。この
とき後述する書込みアドレス３９と読出しアドレ
ス４１，４３は、読出しアドレス発生部６１から
アドレスライン５９を介してRAM２１に入力さ
れる。書込みアドレス３９は書込みアドレス発生
器３８（第１図の書込みアドレス発生器９に相
当）で作られ、スイツチＳ３に入力される。又書
込みアドレス３９は、減算器４０にも入力され
る。減算器４０には更に、入力映像信号４６、基
準映像信号４７（夫々第１図の信号１３，１４に
相当）の時間差を検出する映像遅延量検出器４８
（第１図の検出器１５に相当）から出力された遅
延データ５１を入力される。この減算器４０の出
力は第１の読出しアドレス４１であり、スイツチ
Ｓ３に入力される。第１の読出しアドレス４１は
減算器４２にも入力される。この減算器４２には
更に、オフセツトデータ発生器５３から出力され
た±１ｍsec（10進数で±48）のデータ５２が入力
される。この減算結果は、第２の読出しアドレス
４３としてスイツチＳ３に入力される。
しアドレス発生部６１、及び映像遅延検出器６２
の３つの部分からなる。AD変換器（図示せず）
からの16ビツトの入力音声データ２０（第１図の
入力音声データ１に相当）はRAM２１（第１図
のRAM４に相当）に書込まれ、読出されたデー
タ２２は、データ処理部６０に入力される。この
とき後述する書込みアドレス３９と読出しアドレ
ス４１，４３は、読出しアドレス発生部６１から
アドレスライン５９を介してRAM２１に入力さ
れる。書込みアドレス３９は書込みアドレス発生
器３８（第１図の書込みアドレス発生器９に相
当）で作られ、スイツチＳ３に入力される。又書
込みアドレス３９は、減算器４０にも入力され
る。減算器４０には更に、入力映像信号４６、基
準映像信号４７（夫々第１図の信号１３，１４に
相当）の時間差を検出する映像遅延量検出器４８
（第１図の検出器１５に相当）から出力された遅
延データ５１を入力される。この減算器４０の出
力は第１の読出しアドレス４１であり、スイツチ
Ｓ３に入力される。第１の読出しアドレス４１は
減算器４２にも入力される。この減算器４２には
更に、オフセツトデータ発生器５３から出力され
た±１ｍsec（10進数で±48）のデータ５２が入力
される。この減算結果は、第２の読出しアドレス
４３としてスイツチＳ３に入力される。
スイツチＳ３によるアドレス切換えは、アドレ
ス制御部４５で作られた制御信号４４が入力され
て行なわれる。このため、RAM２１のアドレス
ライン５９には、音声信号のサンプリング周期で
ある約20.8μses（サンプル周波数48KHz）の間に
書込みアドレス３９、第１及び第２の読出しアド
レス４１，４３が時分割されて、送られる。読出
しアドレス４１，４３により読出されたデータ２
２は、スイツチＳ１の切換えにより、夫々レジス
タ２５，２６に保持される。レジスタ２５のデー
タ２７はスイツチＳ２と乗算器２９とに夫々入力
され、又レジスタ２６のデータ２８は乗算器３０
に入力される。乗算器２９には更に係数発生器３
８からの乗算係数（１−Ｋ）の信号３６が入力さ
れ、又乗算器３０には同様に乗算係数ｋの信号３
７が入力される。ｋの値は０から１まで４ｍsec
のクロスフエード期間中に直線的に増加するデー
タである。各々のデータ２７，２８とこの係数
（１−ｋ），ｋとを乗算した結果は、夫々出力デー
タ３１，３２として加算器３３に入力され、加算
データ３４がスイツチＳ２に入力される。加算デ
ータ３４の値Ｄは次式で示される。
ス制御部４５で作られた制御信号４４が入力され
て行なわれる。このため、RAM２１のアドレス
ライン５９には、音声信号のサンプリング周期で
ある約20.8μses（サンプル周波数48KHz）の間に
書込みアドレス３９、第１及び第２の読出しアド
レス４１，４３が時分割されて、送られる。読出
しアドレス４１，４３により読出されたデータ２
２は、スイツチＳ１の切換えにより、夫々レジス
タ２５，２６に保持される。レジスタ２５のデー
タ２７はスイツチＳ２と乗算器２９とに夫々入力
され、又レジスタ２６のデータ２８は乗算器３０
に入力される。乗算器２９には更に係数発生器３
８からの乗算係数（１−Ｋ）の信号３６が入力さ
れ、又乗算器３０には同様に乗算係数ｋの信号３
７が入力される。ｋの値は０から１まで４ｍsec
のクロスフエード期間中に直線的に増加するデー
タである。各々のデータ２７，２８とこの係数
（１−ｋ），ｋとを乗算した結果は、夫々出力デー
タ３１，３２として加算器３３に入力され、加算
データ３４がスイツチＳ２に入力される。加算デ
ータ３４の値Ｄは次式で示される。
Ｄ＝データ27＊（１−ｋ）＋データ28＊ｋ
ここで第１項はフエードアウト部、第２項はフ
エードイン部を表す。
エードイン部を表す。
スイツチＳ２からの出力（データ２７又は加算
データ３４）はデータライン３５の信号３５ａと
してDA変換器（図示せず、第１図の変換器５に
相当）に送られる。スイツチＳ２に送られてきた
データ２７と加算データ３４との切換えは、フエ
ード期間発生器５８の出力信号５７により行なわ
れる。この信号５７は遅延時間が変化しない時
は、ローレベルでデータライン３５とデータ２７
のラインとが接ながり、読出しアドレス４１によ
つて読出されたデータ２７がDA変換される。遅
延時間が変化したときは、映像遅延量検出器４８
からの情報信号５０がフエード期間発生器５８に
入力され、フエード期間発生器５８は４ｍsecの
間、ハイレベルの信号５７を出力する。このハイ
レベル信号の間、スイツチＳ２はデータライン３
５と加算データ３４のラインとが接ながり、デー
タ３１，３２を処理した加算データ３４がDA変
換される。
データ３４）はデータライン３５の信号３５ａと
してDA変換器（図示せず、第１図の変換器５に
相当）に送られる。スイツチＳ２に送られてきた
データ２７と加算データ３４との切換えは、フエ
ード期間発生器５８の出力信号５７により行なわ
れる。この信号５７は遅延時間が変化しない時
は、ローレベルでデータライン３５とデータ２７
のラインとが接ながり、読出しアドレス４１によ
つて読出されたデータ２７がDA変換される。遅
延時間が変化したときは、映像遅延量検出器４８
からの情報信号５０がフエード期間発生器５８に
入力され、フエード期間発生器５８は４ｍsecの
間、ハイレベルの信号５７を出力する。このハイ
レベル信号の間、スイツチＳ２はデータライン３
５と加算データ３４のラインとが接ながり、デー
タ３１，３２を処理した加算データ３４がDA変
換される。
又係数発生器３８では、この立上りのエツジで
係数ｋをゼロにクリヤし、４ｍsec後１になる。
更にフエード期間信号５７はスイツチＳ４に入力
され、映像遅延量検出器４８で検出された遅延量
変化の増減信号４９によりスイツチＳ４が切換え
られる。オフセツトデータ発生器５３のオフセツ
トデータ５２がプラス（＋１ｍsec）の場合と、
マイナス（−１ｍsec）の場合とが、スイツチＳ
４の切換えにより夫々信号５５，５４を切換えて
行なわれる。４ｍsecのフエード期間が終つて信
号５７がハイレベルからローレベルに変わる負の
エツジにより、映像遅延量検出器４８は映像信号
遅延データ５１を１ｍsecだけ増減させ、減算器
４０に入力される。
係数ｋをゼロにクリヤし、４ｍsec後１になる。
更にフエード期間信号５７はスイツチＳ４に入力
され、映像遅延量検出器４８で検出された遅延量
変化の増減信号４９によりスイツチＳ４が切換え
られる。オフセツトデータ発生器５３のオフセツ
トデータ５２がプラス（＋１ｍsec）の場合と、
マイナス（−１ｍsec）の場合とが、スイツチＳ
４の切換えにより夫々信号５５，５４を切換えて
行なわれる。４ｍsecのフエード期間が終つて信
号５７がハイレベルからローレベルに変わる負の
エツジにより、映像遅延量検出器４８は映像信号
遅延データ５１を１ｍsecだけ増減させ、減算器
４０に入力される。
以上の状況を第３図の模擬波形を使つて説明す
る。同図は、第２図において遅延量の変化が１ｍ
secの時の動作を示す。同図中Ａは入力音声デー
タ信号２２である。同図中Ｂは、時間T1だけ映
像信号が遅れた場合の音声データ信号２２を同期
させたときのものである。時間T1が第２図の信
号遅延データ５１に相当し、スイツチＳ２はデー
タ２７とデータライン３５とを接なぎ、データ２
７がDA変換されたものである。同図中Ｃは遅延
量変化１ｍsecの場合で、この様に従来のオーデ
イオシンクロナイザでは１ｍsecの読出しアドレ
スの飛び越しに対し、(a)時点で示す如き、波形の
不連続が生ずる。同図中Ｄは第１の読出しアドレ
ス４１により読出されたデータを４ｍsecの移行
時間をかけて、フエードアウトしたときのもので
あり、第２図のデータ３１を直接変換した場合に
相当する波形である。同図中Ｅは第２の読出しア
ドレス４３によつて読出されたデータが４ｍsec
期間でフエードインしていくときのものであり、
第２図でデータ３２をDA変換したときの波形に
相当する。同図中Ｆは、第２図のデータライン３
５の信号をDA変換したときの波形を示す。T2期
間でクロスフエードし、波形の不連続は見られな
い。
る。同図は、第２図において遅延量の変化が１ｍ
secの時の動作を示す。同図中Ａは入力音声デー
タ信号２２である。同図中Ｂは、時間T1だけ映
像信号が遅れた場合の音声データ信号２２を同期
させたときのものである。時間T1が第２図の信
号遅延データ５１に相当し、スイツチＳ２はデー
タ２７とデータライン３５とを接なぎ、データ２
７がDA変換されたものである。同図中Ｃは遅延
量変化１ｍsecの場合で、この様に従来のオーデ
イオシンクロナイザでは１ｍsecの読出しアドレ
スの飛び越しに対し、(a)時点で示す如き、波形の
不連続が生ずる。同図中Ｄは第１の読出しアドレ
ス４１により読出されたデータを４ｍsecの移行
時間をかけて、フエードアウトしたときのもので
あり、第２図のデータ３１を直接変換した場合に
相当する波形である。同図中Ｅは第２の読出しア
ドレス４３によつて読出されたデータが４ｍsec
期間でフエードインしていくときのものであり、
第２図でデータ３２をDA変換したときの波形に
相当する。同図中Ｆは、第２図のデータライン３
５の信号をDA変換したときの波形を示す。T2期
間でクロスフエードし、波形の不連続は見られな
い。
第４図は映像信号の遅延量の変化が４ｍsecの
場合の動作を示すものである。同図中Ａは遅延量
の変化がなかつたときの出力音声信号を示す。同
図中Ｂは、従来技術のオーデイオシンクロナイザ
による出力音声信号で、４ｍsec毎に不連続が表
われる。同図中Ｃは第２図のデータ３１をDA変
換したときの波形を示す。同図中Ｄは第２図のデ
ータ３２をDA変換したときの波形を示す。同図
中Ｅはこのときのデータライン３５の信号３５ａ
をDA変換したときの波形を示す。映像遅延量の
４ｍsecの変化量を第３図に示した如き１ｍsecの
変化量毎に４ｍsecの移行時間（T1〜T4）をかけ
るクロスフエード法を連続的に行なうことによ
り、同図中Ｅに示す不連続のない波形を得ること
ができる。尚第４図中の破線は係数（１−ｋ）と
ｋの動きを示す。
場合の動作を示すものである。同図中Ａは遅延量
の変化がなかつたときの出力音声信号を示す。同
図中Ｂは、従来技術のオーデイオシンクロナイザ
による出力音声信号で、４ｍsec毎に不連続が表
われる。同図中Ｃは第２図のデータ３１をDA変
換したときの波形を示す。同図中Ｄは第２図のデ
ータ３２をDA変換したときの波形を示す。同図
中Ｅはこのときのデータライン３５の信号３５ａ
をDA変換したときの波形を示す。映像遅延量の
４ｍsecの変化量を第３図に示した如き１ｍsecの
変化量毎に４ｍsecの移行時間（T1〜T4）をかけ
るクロスフエード法を連続的に行なうことによ
り、同図中Ｅに示す不連続のない波形を得ること
ができる。尚第４図中の破線は係数（１−ｋ）と
ｋの動きを示す。
以上説明した如く、本発明になるオーデイオシ
ンクロナイザによれば、音声を符号化・複合化す
るAD・DAコンバータと、符号化音声信号を記
憶するデイジタルメモリと、入出力映像遅延差検
出器と、デイジタルメモリの書込みアドレス発生
器と、書込みアドレスから映像遅延に相当する遅
延オフセツトアドレスを減算することにより得ら
れる第１の読出しアドレスと、該読出しアドレス
に映像信号の遅延量の増減方向によりプラス又は
マイナスの所定量のオフセツトデータを加算して
得られる第２の読出しアドレスを発生させる読出
しアドレス発生器と、前記第１及び第２の読出し
アドレスによつてメモリから読出された一対の音
声データを所定期間フエードアウト、フエードイ
ンさせるクロスフエード発生器を具備してなるた
め、映像遅延量の変化による出力音声信号の不連
続の発生を、所定位相（１ｍsec〔min.〕）離れた
一対の読出しアドレスの各データを所定期間（４
ｍsec）の移行期間でクロスフエードすることに
より解消することができ、更にこの方法を連続し
て行なうことにより大きな遅延量の変化に対して
も速くスムーズに目的の遅延量に移行するという
利点がある。
ンクロナイザによれば、音声を符号化・複合化す
るAD・DAコンバータと、符号化音声信号を記
憶するデイジタルメモリと、入出力映像遅延差検
出器と、デイジタルメモリの書込みアドレス発生
器と、書込みアドレスから映像遅延に相当する遅
延オフセツトアドレスを減算することにより得ら
れる第１の読出しアドレスと、該読出しアドレス
に映像信号の遅延量の増減方向によりプラス又は
マイナスの所定量のオフセツトデータを加算して
得られる第２の読出しアドレスを発生させる読出
しアドレス発生器と、前記第１及び第２の読出し
アドレスによつてメモリから読出された一対の音
声データを所定期間フエードアウト、フエードイ
ンさせるクロスフエード発生器を具備してなるた
め、映像遅延量の変化による出力音声信号の不連
続の発生を、所定位相（１ｍsec〔min.〕）離れた
一対の読出しアドレスの各データを所定期間（４
ｍsec）の移行期間でクロスフエードすることに
より解消することができ、更にこの方法を連続し
て行なうことにより大きな遅延量の変化に対して
も速くスムーズに目的の遅延量に移行するという
利点がある。
第１図は従来のオーデイオシンクロナイザの回
路図、第２図は本発明になるオーデイオシンクロ
ナイザの一実施例の回路図、第３図は第２図にお
いて映像信号の遅延量の変化が１ｍsecの時の動
作を示す図、第４図は第２図において映像信号の
遅延量の変化が４ｍsecの時の動作を示す図であ
る。 １，２０……入力音声信号、４，２１……
RAM、８，３５ａ……出力音声信号、９，３８
……書込みアドレス、１０，３９……書込みアド
レス、１１，４１，４３……読出しアドレス、１
２，６０……読出しアドレス発生器、１３，４６
……入力映像信号、１４，４７……基準映像信
号、１５，４８……映像遅延量検出器、１６，５
１……遅延データ、３８……係数発生器、４５…
…アドレス制御部、５３……オフセツトデータ発
生器、５８……フエード期間発生器、Ｓ１，Ｓ
２，Ｓ３，Ｓ４……スイツチ、６０……データ処
理部、６２……映像遅延検出器。
路図、第２図は本発明になるオーデイオシンクロ
ナイザの一実施例の回路図、第３図は第２図にお
いて映像信号の遅延量の変化が１ｍsecの時の動
作を示す図、第４図は第２図において映像信号の
遅延量の変化が４ｍsecの時の動作を示す図であ
る。 １，２０……入力音声信号、４，２１……
RAM、８，３５ａ……出力音声信号、９，３８
……書込みアドレス、１０，３９……書込みアド
レス、１１，４１，４３……読出しアドレス、１
２，６０……読出しアドレス発生器、１３，４６
……入力映像信号、１４，４７……基準映像信
号、１５，４８……映像遅延量検出器、１６，５
１……遅延データ、３８……係数発生器、４５…
…アドレス制御部、５３……オフセツトデータ発
生器、５８……フエード期間発生器、Ｓ１，Ｓ
２，Ｓ３，Ｓ４……スイツチ、６０……データ処
理部、６２……映像遅延検出器。
Claims (1)
- １ 音声を符号化・複号化するAD；ADコンバ
ータと、符号化音声信号を記憶するデイジタルメ
モリと、入出力映像遅延差検出器と、デイジタル
メモリの書込みアドレス発生器と、書込みアドレ
スから映像遅延に相当する遅延オフセツトアドレ
スを減算することにより得られる第１の読出しア
ドレスと、該読出しアドレスに映像信号の遅延量
の増減方向によりプラス又はマイナスの所定量の
オフセツトデータを加算して得られる第２の読出
しアドレスとを発生させる読出しアドレス発生器
と、前記第１及び第２の読出しアドレスによつて
メモリから読出された一対の音声データを所定期
間フエードアウト、フエードインさせるクロスフ
エード発生器とを具備したことを特徴とするオー
デイオシンクロナイザ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070599A JPS60214164A (ja) | 1984-04-09 | 1984-04-09 | オ−デイオシンクロナイザ |
| US06/720,813 US4644400A (en) | 1984-04-09 | 1985-04-08 | Digital audio synchronizing system with cross-fade means |
| GB08509016A GB2160393B (en) | 1984-04-09 | 1985-04-09 | Digital audio synchronizing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070599A JPS60214164A (ja) | 1984-04-09 | 1984-04-09 | オ−デイオシンクロナイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60214164A JPS60214164A (ja) | 1985-10-26 |
| JPH0533595B2 true JPH0533595B2 (ja) | 1993-05-19 |
Family
ID=13436187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59070599A Granted JPS60214164A (ja) | 1984-04-09 | 1984-04-09 | オ−デイオシンクロナイザ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4644400A (ja) |
| JP (1) | JPS60214164A (ja) |
| GB (1) | GB2160393B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202761A (en) * | 1984-11-26 | 1993-04-13 | Cooper J Carl | Audio synchronization apparatus |
| DE3732111A1 (de) * | 1987-09-24 | 1989-04-06 | Bosch Gmbh Robert | Verfahren zur laufzeitanpassung von video- und audiosignalen an ein referenzsignal |
| JP2737182B2 (ja) * | 1988-11-29 | 1998-04-08 | ソニー株式会社 | オーディオデータの変速再生方法 |
| US4963967A (en) * | 1989-03-10 | 1990-10-16 | Tektronix, Inc. | Timing audio and video signals with coincidental markers |
| DE69030549T2 (de) * | 1989-10-16 | 1997-09-04 | Sony Corp | Gerät zur digitalen Video-Überblendung |
| US5196639A (en) * | 1990-12-20 | 1993-03-23 | Gulbransen, Inc. | Method and apparatus for producing an electronic representation of a musical sound using coerced harmonics |
| US5355450A (en) | 1992-04-10 | 1994-10-11 | Avid Technology, Inc. | Media composer with adjustable source material compression |
| US6469741B2 (en) | 1993-07-26 | 2002-10-22 | Pixel Instruments Corp. | Apparatus and method for processing television signals |
| JP3671433B2 (ja) * | 1994-04-18 | 2005-07-13 | ヤマハ株式会社 | カラオケ演奏装置 |
| US5642171A (en) * | 1994-06-08 | 1997-06-24 | Dell Usa, L.P. | Method and apparatus for synchronizing audio and video data streams in a multimedia system |
| US5889917A (en) * | 1995-03-25 | 1999-03-30 | Sony Corporation | Method and apparatus for editing an audio-visual signal having audio data that is in the form of block units which are not synchronous with the fields/frames of video data |
| JP3603381B2 (ja) * | 1995-04-07 | 2004-12-22 | ソニー株式会社 | 圧縮データ編集装置および圧縮データ編集方法 |
| US6836295B1 (en) | 1995-12-07 | 2004-12-28 | J. Carl Cooper | Audio to video timing measurement for MPEG type television systems |
| JP3646382B2 (ja) * | 1995-12-13 | 2005-05-11 | ソニー株式会社 | データ処理装置、データ処理方法、データ記録装置、データ記録方法、符号化装置及び符号化方法 |
| US5903872A (en) * | 1997-10-17 | 1999-05-11 | Dolby Laboratories Licensing Corporation | Frame-based audio coding with additional filterbank to attenuate spectral splatter at frame boundaries |
| JP4045651B2 (ja) * | 1997-11-19 | 2008-02-13 | ソニー株式会社 | 情報処理装置、情報処理方法及びプログラム記録媒体 |
| JP3555746B2 (ja) * | 1998-12-24 | 2004-08-18 | 日本ビクター株式会社 | 情報圧縮装置 |
| US7302396B1 (en) | 1999-04-27 | 2007-11-27 | Realnetworks, Inc. | System and method for cross-fading between audio streams |
| US6831704B1 (en) * | 1999-07-30 | 2004-12-14 | Grass Valley (U.S.) Inc. | Linking external devices to switcher transitions |
| JP3726574B2 (ja) * | 1999-08-05 | 2005-12-14 | ヤマハ株式会社 | Ｄ／ａ変換装置 |
| US6587155B1 (en) * | 1999-12-27 | 2003-07-01 | Lsi Logic Corporation | Fading of main video signal without affecting display of superimposed video signal |
| US6889193B2 (en) * | 2001-03-14 | 2005-05-03 | International Business Machines Corporation | Method and system for smart cross-fader for digital audio |
| JP4401063B2 (ja) * | 2002-09-11 | 2010-01-20 | シャープ株式会社 | 映像音声伝送送信装置及びそれを備えた映像音声伝送システム |
| TWI296383B (en) * | 2004-09-14 | 2008-05-01 | Ind Tech Res Inst | Surface acoustic wave touch panel and system of the same |
| US9424859B2 (en) * | 2012-11-21 | 2016-08-23 | Harman International Industries Canada Ltd. | System to control audio effect parameters of vocal signals |
| JP5737357B2 (ja) * | 2013-10-18 | 2015-06-17 | オンキヨー株式会社 | 音楽再生装置及び音楽再生プログラム |
| CN106210842A (zh) * | 2016-07-18 | 2016-12-07 | 乐视控股（北京）有限公司 | 播放控制方法及装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4018990A (en) * | 1975-02-13 | 1977-04-19 | Consolidated Video Systems, Inc. | Digital video synchronizer |
| US4109276A (en) * | 1976-03-19 | 1978-08-22 | Rca Corporation | Memory read/write organization for a television signal processor |
| JPS6049392B2 (ja) * | 1977-09-05 | 1985-11-01 | 日本電気株式会社 | 映像音声間遅延時間差補償方式 |
| US4313135B1 (en) * | 1980-07-28 | 1996-01-02 | J Carl Cooper | Method and apparatus for preserving or restoring audio to video |
-
1984
- 1984-04-09 JP JP59070599A patent/JPS60214164A/ja active Granted
-
1985
- 1985-04-08 US US06/720,813 patent/US4644400A/en not_active Expired - Lifetime
- 1985-04-09 GB GB08509016A patent/GB2160393B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4644400A (en) | 1987-02-17 |
| GB2160393A (en) | 1985-12-18 |
| GB2160393B (en) | 1987-07-22 |
| GB8509016D0 (en) | 1985-05-15 |
| JPS60214164A (ja) | 1985-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0533595B2 (ja) | ||
| JPH0471394B2 (ja) | ||
| JPS5996513A (ja) | 波形の記録及び再生方法 | |
| JPH0123799B2 (ja) | ||
| US4541089A (en) | Apparatus for connecting digital data | |
| JP2657372B2 (ja) | 音程制御装置 | |
| JP2559441B2 (ja) | Ｐｃｍ信号補正回路 | |
| JPS58197918A (ja) | 適応差分復号器 | |
| JPS6217317B2 (ja) | ||
| JPH04351004A (ja) | ディジタルクロスフェーダ装置 | |
| JPH0331279B2 (ja) | ||
| JP3201865B2 (ja) | 音声信号の音程変換方法 | |
| JP2592247B2 (ja) | デルタ変調エンコーダ | |
| JP3256116B2 (ja) | スミア補正回路 | |
| JP2720695B2 (ja) | 映像信号処理装置 | |
| JP2609303B2 (ja) | デジタルテレテキスト信号用データスライス回路 | |
| JPS61121096A (ja) | 音程制御装置 | |
| JP3099359B2 (ja) | 画像処理装置 | |
| JPH067356B2 (ja) | ピツチ変換器 | |
| JPH0127514B2 (ja) | ||
| JPS6218987B2 (ja) | ||
| JPH0731876B2 (ja) | ミュ−ト回路 | |
| JPS62136175A (ja) | 雑音低減装置 | |
| JPH0118519B2 (ja) | ||
| JPH01265723A (ja) | Ｄ／ａ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |