JP2592247B2 - デルタ変調エンコーダ - Google Patents
デルタ変調エンコーダInfo
- Publication number
- JP2592247B2 JP2592247B2 JP9909787A JP9909787A JP2592247B2 JP 2592247 B2 JP2592247 B2 JP 2592247B2 JP 9909787 A JP9909787 A JP 9909787A JP 9909787 A JP9909787 A JP 9909787A JP 2592247 B2 JP2592247 B2 JP 2592247B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- value
- amount
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 イ．産業上の利用分野 本発明はデルタ変調エンコーダに関するものである。
ロ．従来技術 従来、効率的に音声情報の圧縮を行うことによって多
くの音声情報を記録するため、１つの音声信号の情報に
対し、最低限の１ビットでサンプリングするDM（Delta
Modulation）方式：デルタ変調方式が知られている。こ
のDM方式は、次の音声信号値が現在の音声信号値よりも
高いか低いかを判定し、高ければ“1"、低ければ“0"と
音声信号の符号化（エンコード）を行うものである。
くの音声情報を記録するため、１つの音声信号の情報に
対し、最低限の１ビットでサンプリングするDM（Delta
Modulation）方式：デルタ変調方式が知られている。こ
のDM方式は、次の音声信号値が現在の音声信号値よりも
高いか低いかを判定し、高ければ“1"、低ければ“0"と
音声信号の符号化（エンコード）を行うものである。
第６図には、DM方式によるエンコーダの原理を示して
いるが、入力値Ｘ（ｔ）と予測値Ｙ（ｔ）の大小関係を
比較することによってエンコードしている。即ち、Ｘ
（ｔ）＞Ｙ（ｔ）ならば、Ｌ（ｔ）＝Ｖとなり、ｔから
微小時間後のt+においてはＹ（t+）＝Ｙ（ｔ）＋Ｌ
（ｔ）＞Ｙ（ｔ）として、また、Ｘ（ｔ）＜Ｙ（ｔ）な
らば、Ｌ（ｔ）＝−Ｖとなり、Ｙ（t+）＝Ｙ（ｔ）＋Ｌ
（ｔ）＜Ｙ（ｔ）として比較してゆくことにより、入力
を２値パルスにエンコードする。
いるが、入力値Ｘ（ｔ）と予測値Ｙ（ｔ）の大小関係を
比較することによってエンコードしている。即ち、Ｘ
（ｔ）＞Ｙ（ｔ）ならば、Ｌ（ｔ）＝Ｖとなり、ｔから
微小時間後のt+においてはＹ（t+）＝Ｙ（ｔ）＋Ｌ
（ｔ）＞Ｙ（ｔ）として、また、Ｘ（ｔ）＜Ｙ（ｔ）な
らば、Ｌ（ｔ）＝−Ｖとなり、Ｙ（t+）＝Ｙ（ｔ）＋Ｌ
（ｔ）＜Ｙ（ｔ）として比較してゆくことにより、入力
を２値パルスにエンコードする。
こうしたDM方式において、同一入力を異なるサンプリ
ング速度（具体的には1/2、1/4………）で演算を行う場
合には、それぞれの場合の変化量Ｌ（ｔ）の最適化が必
要となる。一般に、アナログDMにおいては、１回のサン
プリング期間内で積分を続ければ、サンプリング速度に
応じて変化量Ｌ（ｔ）又はデルタΔが変化するために変
化量の最適値を選ぶことはできる。しかし、ディジタル
DM方式においては、１回のサンプリング内に１回の演算
（積分）を行うため、異なるサンプリング速度に対して
変化量を最適化するためにはハードウェアによる変化量
の変更を必要とする。これを次に詳述する。
ング速度（具体的には1/2、1/4………）で演算を行う場
合には、それぞれの場合の変化量Ｌ（ｔ）の最適化が必
要となる。一般に、アナログDMにおいては、１回のサン
プリング期間内で積分を続ければ、サンプリング速度に
応じて変化量Ｌ（ｔ）又はデルタΔが変化するために変
化量の最適値を選ぶことはできる。しかし、ディジタル
DM方式においては、１回のサンプリング内に１回の演算
（積分）を行うため、異なるサンプリング速度に対して
変化量を最適化するためにはハードウェアによる変化量
の変更を必要とする。これを次に詳述する。
第１図（Ａ）は、サンプリング周波数ｓ＝１、変化
量＝ΔとしたDMの動作を示すが、ｓ＝1/2としたとき
には第１図（Ｄ）のようになり、入力信号に対する予測
値Ｙ（ｔ）の追従性が悪くなってしまう。ここで、その
追従性を向上させるためには、第１図（Ｂ）にように変
化量を２倍にすることがよいが、上記したようにディジ
タルDMではハードウエアを変更することが必要となる上
に、特にADM（Adaptive Delta Modulation）、ADPCM（A
daptive Delta Pulse Code Modulation）等のアダプテ
ィブなシステムでは変化量の最適化を図ることは困難で
ある。現に、市販のディジタルDM（ADM等を含む）は変
化量を固定していて、上記の追従性の問題については何
ら対策を講じていない。
量＝ΔとしたDMの動作を示すが、ｓ＝1/2としたとき
には第１図（Ｄ）のようになり、入力信号に対する予測
値Ｙ（ｔ）の追従性が悪くなってしまう。ここで、その
追従性を向上させるためには、第１図（Ｂ）にように変
化量を２倍にすることがよいが、上記したようにディジ
タルDMではハードウエアを変更することが必要となる上
に、特にADM（Adaptive Delta Modulation）、ADPCM（A
daptive Delta Pulse Code Modulation）等のアダプテ
ィブなシステムでは変化量の最適化を図ることは困難で
ある。現に、市販のディジタルDM（ADM等を含む）は変
化量を固定していて、上記の追従性の問題については何
ら対策を講じていない。
ハ．発明の目的 本発明の目的は、変化量を変えたり或いはサンプリン
グ周波数が低くても追従性を向上させ、高調波成分を減
少させることのできるデルタ変調エンコーダを提供する
ことにある。
グ周波数が低くても追従性を向上させ、高調波成分を減
少させることのできるデルタ変調エンコーダを提供する
ことにある。
ニ．発明の構成 即ち、本発明は、入力信号と予測値との差分値を出力
する減算手段と、第１のクロック信号に基づいて前記差
分値を量子化して２値パルス信号を出力する量子化手段
と、前記２値パルス信号に前記第１のクロック信号の１
周期分の遅延を与えて遅延２値パルス信号を出力する遅
延手段と、第２のクロック信号に基づいて前記遅延２値
パルス信号とその出力である予測値とを加算して新たな
予測値を出力する加算手段とを有し、前記第１のクロッ
ク信号の周波数fsと前記第２のクロック信号の周波数fm
とはfs＝fm/N（Ｎは自然数）の関係にあるデルタ変調エ
ンコーダに係わるものである。
する減算手段と、第１のクロック信号に基づいて前記差
分値を量子化して２値パルス信号を出力する量子化手段
と、前記２値パルス信号に前記第１のクロック信号の１
周期分の遅延を与えて遅延２値パルス信号を出力する遅
延手段と、第２のクロック信号に基づいて前記遅延２値
パルス信号とその出力である予測値とを加算して新たな
予測値を出力する加算手段とを有し、前記第１のクロッ
ク信号の周波数fsと前記第２のクロック信号の周波数fm
とはfs＝fm/N（Ｎは自然数）の関係にあるデルタ変調エ
ンコーダに係わるものである。
ホ．実施例 以下、本発明の実施例を説明する。
第１図（Ｃ）は、本発明に基づいて、１回のサンプリ
ング期間内に演算（積分）を２回に分けて行う例を示
す。
ング期間内に演算（積分）を２回に分けて行う例を示
す。
即ち、第１図（Ａ）のようにｓ＝１のときに最適化
しておき、ｓ＝1/2の場合には第１図（Ｃ）のように
演算を２回行うと、変化量を一定にしながら、第１図
（Ｄ）に比べて追従性を大きく向上させることができ
る。ここで、本来の演算はｓ＝１内で１回できるが、
ｓ＝1/2のときにはスピードマージンを考慮しても演
算を２回行えるのである。
しておき、ｓ＝1/2の場合には第１図（Ｃ）のように
演算を２回行うと、変化量を一定にしながら、第１図
（Ｄ）に比べて追従性を大きく向上させることができ
る。ここで、本来の演算はｓ＝１内で１回できるが、
ｓ＝1/2のときにはスピードマージンを考慮しても演
算を２回行えるのである。
また、第１図（Ｃ）の場合、予測値の波形幅は第１図
（Ａ）と同じであるが、オーバーサンプリングすること
によって単位時間当たりのデータ量が少ないにも拘わら
ず追従性がよくなり、第１図（Ｂ）と比べると残差成分
が小さくなり、高調波成分も小さくなる。その結果とし
て、波形処理のためのロウパスフィルタも簡略化できる
という利点がある。
（Ａ）と同じであるが、オーバーサンプリングすること
によって単位時間当たりのデータ量が少ないにも拘わら
ず追従性がよくなり、第１図（Ｂ）と比べると残差成分
が小さくなり、高調波成分も小さくなる。その結果とし
て、波形処理のためのロウパスフィルタも簡略化できる
という利点がある。
第２図は、本実施例のDM方式を実現するためのオーバ
ーサンプリング方式の変調装置を示す。この場合、サン
プリング周波数ｓを種々変化させ、各ｓに対応した
回数だけ積分を行えるようにしている。即ち、第１図
（Ａ）のようにｓ＝１（＝ｍ）のみならず、第１図
（Ｃ）のようにｓ＝1/2、1/3、1/4………とし、演算
回数を１サンプリング中に２回、３回、４回………とす
る。
ーサンプリング方式の変調装置を示す。この場合、サン
プリング周波数ｓを種々変化させ、各ｓに対応した
回数だけ積分を行えるようにしている。即ち、第１図
（Ａ）のようにｓ＝１（＝ｍ）のみならず、第１図
（Ｃ）のようにｓ＝1/2、1/3、1/4………とし、演算
回数を１サンプリング中に２回、３回、４回………とす
る。
第３図の場合は、第２図の系に倍率器を追加し、追従
性を高めた場合である。
性を高めた場合である。
第４図は、第２図のエンコーダの２値パルス出力を復
調するためのDMデコーダを示している。図中、DFFはＤ
タイプのフリップフロップ、ADDERは加算器、Regはレジ
スタ、D/AはDAコンバータ、LPFはロウパスフィルタ、
ｍはマスター周波数、ｓはサンプリング周波数であ
る。第５図には、第４図の回路動作をまとめて示してい
るが、２倍オーバーサンプリングするｓを使用してい
る。
調するためのDMデコーダを示している。図中、DFFはＤ
タイプのフリップフロップ、ADDERは加算器、Regはレジ
スタ、D/AはDAコンバータ、LPFはロウパスフィルタ、
ｍはマスター周波数、ｓはサンプリング周波数であ
る。第５図には、第４図の回路動作をまとめて示してい
るが、２倍オーバーサンプリングするｓを使用してい
る。
なお、上記したDMエンコーダ、デコーダは、特に、搬
送波阻止伝送（Carrier Suppression）に際して有用な
ものである。
送波阻止伝送（Carrier Suppression）に際して有用な
ものである。
以上に説明したように、本実施例の装置は、１回のサ
ンプリング中に２回若しくはそれ以上の回数の演算を行
うようにしたから、サンプリング周波数を低くして単位
時間当たりのデータ量を少なくした場合でも、変化量Δ
を一定のまま、特別なハードウエアの増加なしに追従性
を向上させ、高調波成分を減少させることができる。
ンプリング中に２回若しくはそれ以上の回数の演算を行
うようにしたから、サンプリング周波数を低くして単位
時間当たりのデータ量を少なくした場合でも、変化量Δ
を一定のまま、特別なハードウエアの増加なしに追従性
を向上させ、高調波成分を減少させることができる。
以上、本発明を例示したが、上述の例は本発明の技術
的思想に基づいて更に変形が可能である。
的思想に基づいて更に変形が可能である。
例えば、上述のエンコーダ、デコーダの構成、回路要
素の種類等は種々変えることができる。また、DM変調
は、ADM（Adaptive Delta Modulation）やADPCM（Adapt
ive Delta Pulse Code Modulation）を含むものとす
る。また、サンプリング周波数も様々に変えてよい。
素の種類等は種々変えることができる。また、DM変調
は、ADM（Adaptive Delta Modulation）やADPCM（Adapt
ive Delta Pulse Code Modulation）を含むものとす
る。また、サンプリング周波数も様々に変えてよい。
ヘ．発明の作用効果 本発明は上述の如く、入力信号の１回のサンプリング
中に複数回の演算を行うようにしたから、サンプリング
周波数を低くして単位時間当たりのデータ量を少なくし
た場合でも、オーバーサンプリングを使用することによ
って変化量を一定にでき、かつ追従性を向上させ、高調
波成分を減少させることができる。
中に複数回の演算を行うようにしたから、サンプリング
周波数を低くして単位時間当たりのデータ量を少なくし
た場合でも、オーバーサンプリングを使用することによ
って変化量を一定にでき、かつ追従性を向上させ、高調
波成分を減少させることができる。
第１図〜第５図は本発明の実施例を示すものであって、 第１図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は入力信号の予
測値を得るためのサンプリングを説明する各波形図、 第２図、第３図はDMエンコーダの二例の各概略ブロック
図、 第４図は具体的なDMデコーダのブロック図、 第５図は第４図のデコーダの各信号値をまとめて示す表 である。 第６図は従来例によるDMエンコーダの概略ブロック図で
ある。 なお、図面に示す符号において、 DFF……Ｄタイプフリップフロップ ADDER……加算器 Reg……レジスタ D/A……DAコンバータ LPF……ロウパスフィルタ Δ……変化量 ｓ……サンプリング周波数 ｍ……マスター周波数 Ｘ（ｔ）……入力信号 Ｙ（ｔ）……予測値 である。
測値を得るためのサンプリングを説明する各波形図、 第２図、第３図はDMエンコーダの二例の各概略ブロック
図、 第４図は具体的なDMデコーダのブロック図、 第５図は第４図のデコーダの各信号値をまとめて示す表 である。 第６図は従来例によるDMエンコーダの概略ブロック図で
ある。 なお、図面に示す符号において、 DFF……Ｄタイプフリップフロップ ADDER……加算器 Reg……レジスタ D/A……DAコンバータ LPF……ロウパスフィルタ Δ……変化量 ｓ……サンプリング周波数 ｍ……マスター周波数 Ｘ（ｔ）……入力信号 Ｙ（ｔ）……予測値 である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−19230（ＪＰ，Ａ) 特開 昭61−25337（ＪＰ，Ａ) 特開 昭53−52045（ＪＰ，Ａ)
Claims (1)
- 【請求項１】入力信号と予測値との差分値を出力する減
算手段と、 第１のクロック信号に基づいて前記差分値を量子化して
２値パルス信号を出力する量子化手段と、 前記２値パルス信号に前記第１のクロック信号の１周期
分の遅延を与えて遅延２値パルス信号を出力する遅延手
段と、 第２のクロック信号に基づいて前記遅延２値パルス信号
とその出力である予測値とを加算して新たな予測値を出
力する加算手段と を有し、前記第１のクロック信号の周波数fsと前記第２
のクロック信号の周波数fmとはfs＝fm/N（Ｎは自然数）
の関係にあるデルタ変調エンコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9909787A JP2592247B2 (ja) | 1987-04-22 | 1987-04-22 | デルタ変調エンコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9909787A JP2592247B2 (ja) | 1987-04-22 | 1987-04-22 | デルタ変調エンコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63263923A JPS63263923A (ja) | 1988-10-31 |
| JP2592247B2 true JP2592247B2 (ja) | 1997-03-19 |
Family
ID=14238365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9909787A Expired - Fee Related JP2592247B2 (ja) | 1987-04-22 | 1987-04-22 | デルタ変調エンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592247B2 (ja) |
-
1987
- 1987-04-22 JP JP9909787A patent/JP2592247B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63263923A (ja) | 1988-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950014622B1 (ko) | 입력 신호처리 방법 | |
| JP3104108B2 (ja) | アナログ／デジタルコンバータ | |
| US4044306A (en) | Digital converter from pulse code modulation to continuous variable slope delta modulation | |
| US5701124A (en) | 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus | |
| US4002981A (en) | Digital converter from delta-modulated signals into PCM signals | |
| JP2592247B2 (ja) | デルタ変調エンコーダ | |
| US4958158A (en) | Modem with noise-reducing decoder in demodulation of encoded binary pulse signals representative of constant amplitude signals | |
| KR900001591B1 (ko) | 음정복원장치 | |
| JPS61159826A (ja) | デイジタル−アナログ変換装置 | |
| JP3081047B2 (ja) | デジタル信号のデータ流中の直流電圧成分低減のためのコード化方法 | |
| JP2002064384A (ja) | デルタシグマ変調器、デジタル信号処理装置及び方法 | |
| JPH0126207B2 (ja) | ||
| US5396248A (en) | Noise shaping circuit | |
| JPS58197918A (ja) | 適応差分復号器 | |
| JP3103908B2 (ja) | デジタル／アナログ変換回路 | |
| JPS6329346B2 (ja) | ||
| JP3232865B2 (ja) | デジタル／アナログ信号変換装置 | |
| JP3083119B2 (ja) | 適応デルタ変調方式を利用した符号化／復号化回路 | |
| JPH0797747B2 (ja) | パルス幅変調装置 | |
| JP2002344320A (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
| JPH07297716A (ja) | Ｄａ変換器 | |
| JPH11317668A (ja) | 振幅変換装置及びデータ加算装置 | |
| JP2780421B2 (ja) | ノイズシェーピング型量子化装置 | |
| JPH07249988A (ja) | アナログ／デジタルコンバータ | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |