JP3083119B2 - 適応デルタ変調方式を利用した符号化／復号化回路 - Google Patents
適応デルタ変調方式を利用した符号化／復号化回路Info
- Publication number
- JP3083119B2 JP3083119B2 JP04092405A JP9240592A JP3083119B2 JP 3083119 B2 JP3083119 B2 JP 3083119B2 JP 04092405 A JP04092405 A JP 04092405A JP 9240592 A JP9240592 A JP 9240592A JP 3083119 B2 JP3083119 B2 JP 3083119B2
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- quantization width
- value
- quantization
- decoding circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、適応デルタ変調（ＡＤ
Ｍ）方式を利用した符号化／復号化回路に関するもので
ある。
Ｍ）方式を利用した符号化／復号化回路に関するもので
ある。
【０００２】
【従来の技術】従来から、サンプリング周波数をサンプ
リング定理で決まる周波数（扱う信号の最高周波数の２
倍程度の周波数）よりもはるかに高い周波数に設定し
て、隣接するサンプル値間の差がほとんど一定の量子化
幅Δ以内になるようにし、その差の正負をデルタル量の
１ビットで表現して符号化するデルタ変調（ＤＭ）方式
がある。
リング定理で決まる周波数（扱う信号の最高周波数の２
倍程度の周波数）よりもはるかに高い周波数に設定し
て、隣接するサンプル値間の差がほとんど一定の量子化
幅Δ以内になるようにし、その差の正負をデルタル量の
１ビットで表現して符号化するデルタ変調（ＤＭ）方式
がある。
【０００３】ここでは、その差が正のときを例えば
「０」、負のときを例えば「１」として符号化が行われ
る。そして復号化は、「０」のときは前記量子化幅Δを
直前の復号化信号の値に加算し、「１」のときは直前の
復号化信号の値からその量子化幅Δを差し引く処理が行
われる。なお、この加算や引算により得られた値は、符
号化においては、次のサンプル値との差分をとる予測基
準値として使用される。
「０」、負のときを例えば「１」として符号化が行われ
る。そして復号化は、「０」のときは前記量子化幅Δを
直前の復号化信号の値に加算し、「１」のときは直前の
復号化信号の値からその量子化幅Δを差し引く処理が行
われる。なお、この加算や引算により得られた値は、符
号化においては、次のサンプル値との差分をとる予測基
準値として使用される。
【０００４】ところが、このデルタ変調方式では、入力
の信号波形が急激に増加すると、一定の量子化幅Δの累
加だけではそのその変化に追従できなくなって、それを
復号化した波形は元の入力波形と大幅に異なるというひ
ずみが発生する。これは、傾斜過負荷ひずみと呼ばれ
る。反対に、入力信号が非常に小さいときやゆっくり変
化するときは、符号化出力に「０」と「１」とが交互に
現れる数列となり、これを復号化すると一定の量子化幅
Δだけ増減を繰り返すひずみが発生する。これは粒子状
雑音とよばれ、ざらざらした雑音感覚を与える。
の信号波形が急激に増加すると、一定の量子化幅Δの累
加だけではそのその変化に追従できなくなって、それを
復号化した波形は元の入力波形と大幅に異なるというひ
ずみが発生する。これは、傾斜過負荷ひずみと呼ばれ
る。反対に、入力信号が非常に小さいときやゆっくり変
化するときは、符号化出力に「０」と「１」とが交互に
現れる数列となり、これを復号化すると一定の量子化幅
Δだけ増減を繰り返すひずみが発生する。これは粒子状
雑音とよばれ、ざらざらした雑音感覚を与える。
【０００５】そこで、同一符号が続いた場合に、次の符
号化のための量子化幅の値を、現在の符号化時点での量
子化幅の値のＰ倍（Ｐ＞１）やＱ倍（Ｑ＜１）に変更す
る適応デルタ変調方式が提案されている。
号化のための量子化幅の値を、現在の符号化時点での量
子化幅の値のＰ倍（Ｐ＞１）やＱ倍（Ｑ＜１）に変更す
る適応デルタ変調方式が提案されている。
【０００６】現実的には、回路の複雑さや回路量の制約
から、大小２つ程度の量子化幅を設定し、同一符号の連
続する数がある数Ｌ個未満ならば小の量子化幅を、Ｌ個
以上ならば大の量子化幅を選択する等の方法を採用して
いる。
から、大小２つ程度の量子化幅を設定し、同一符号の連
続する数がある数Ｌ個未満ならば小の量子化幅を、Ｌ個
以上ならば大の量子化幅を選択する等の方法を採用して
いる。
【０００７】図６はその従来の適応デルタ変調方式の符
号化／復号化回路のブロック図である。入力端子１に入
力アナログ信号をサンプルしたサンプリング値Ｘｎが印
加すると、そのサンプリング値Ｘｎとそれより１サンプ
リング時点前に符号化したものを復号化した値（予測基
準値）Ｘ‘ｎ−１との差分が差分検出部２で検出され
て、その差分が正の時は量子化部３から「０」のデジタ
ル値が、また負のときは「１」のデジタル値が、１ビッ
トの符号化信号Ｃｎとして出力する。そして、この符号
化信号Ｃｎは出力端子４から出力すると共に、符号並び
検出部５に入力する。
号化／復号化回路のブロック図である。入力端子１に入
力アナログ信号をサンプルしたサンプリング値Ｘｎが印
加すると、そのサンプリング値Ｘｎとそれより１サンプ
リング時点前に符号化したものを復号化した値（予測基
準値）Ｘ‘ｎ−１との差分が差分検出部２で検出され
て、その差分が正の時は量子化部３から「０」のデジタ
ル値が、また負のときは「１」のデジタル値が、１ビッ
トの符号化信号Ｃｎとして出力する。そして、この符号
化信号Ｃｎは出力端子４から出力すると共に、符号並び
検出部５に入力する。
【０００８】ここで、その符号化信号Ｃｎが、符号並び
検出部５において予め設定された連続並び数Ｌに達しな
いときは、選択部６によって第１量子化幅設定部７が選
択されて、そこから出力する量子化幅値Δ１が加算部９
に印加し、前回のサンプリング時点の前記した値Ｘ‘ｎ
−１に加算（これはＣｎの極性が正のときであり、負の
ときは減算される）され、ｎサンプリング点の復号化信
号Ｘ‘ｎになる。この復号化信号Ｘ‘ｎは次のサンプリ
ング時点（ｎ＋１サンプリング時点）の符号化のための
予測基準値として遅延回路１０で１サンプリング時間だ
け遅延されてから前記したように差分検出部２に印加す
る。
検出部５において予め設定された連続並び数Ｌに達しな
いときは、選択部６によって第１量子化幅設定部７が選
択されて、そこから出力する量子化幅値Δ１が加算部９
に印加し、前回のサンプリング時点の前記した値Ｘ‘ｎ
−１に加算（これはＣｎの極性が正のときであり、負の
ときは減算される）され、ｎサンプリング点の復号化信
号Ｘ‘ｎになる。この復号化信号Ｘ‘ｎは次のサンプリ
ング時点（ｎ＋１サンプリング時点）の符号化のための
予測基準値として遅延回路１０で１サンプリング時間だ
け遅延されてから前記したように差分検出部２に印加す
る。
【０００９】一方、量子化部３から出力した符号化信号
Ｃｎが、符号並び検出部５において、同一符号の連続Ｌ
個目であったと検出されたときは、選択部６によって、
第２量子化幅設定部８から量子化幅値Δ２（＞Δ１）が
出力して加算部９に印加し、それよりも１サンプリング
前の復号化信号Ｘ‘ｎ−１に加算又は減算され、ｎサン
プリング点の復号化信号Ｘ‘ｎになる。この復号化信号
Ｘ‘ｎは次のｎ＋１サンプリング時点の符号化のための
予測基準値として遅延回路１０で１サンプリング時間だ
け遅延されてから差分検出部２に印加するので、入力ア
ナログ信号が同一傾向で増加又は減少するときは、そこ
で検出される差分は前回検出した差分よりも小さくな
り、傾斜過負荷ひずみがが改善される。
Ｃｎが、符号並び検出部５において、同一符号の連続Ｌ
個目であったと検出されたときは、選択部６によって、
第２量子化幅設定部８から量子化幅値Δ２（＞Δ１）が
出力して加算部９に印加し、それよりも１サンプリング
前の復号化信号Ｘ‘ｎ−１に加算又は減算され、ｎサン
プリング点の復号化信号Ｘ‘ｎになる。この復号化信号
Ｘ‘ｎは次のｎ＋１サンプリング時点の符号化のための
予測基準値として遅延回路１０で１サンプリング時間だ
け遅延されてから差分検出部２に印加するので、入力ア
ナログ信号が同一傾向で増加又は減少するときは、そこ
で検出される差分は前回検出した差分よりも小さくな
り、傾斜過負荷ひずみがが改善される。
【００１０】
【発明が解決しようとする課題】しかしながら、この方
式では同一符号がＬ個検出されるまで量子化幅は変化し
ないので、少なくともＬサンプリング期間の遅れに基づ
くひずみが発生する。また量子化幅Δ２はあまり大きく
すると、前述した粒子状雑音やリンギング雑音が大きく
なるので、限界がある。通常は、「Δ２＝Ｌ×Δ１」程
度付近に設定される。
式では同一符号がＬ個検出されるまで量子化幅は変化し
ないので、少なくともＬサンプリング期間の遅れに基づ
くひずみが発生する。また量子化幅Δ２はあまり大きく
すると、前述した粒子状雑音やリンギング雑音が大きく
なるので、限界がある。通常は、「Δ２＝Ｌ×Δ１」程
度付近に設定される。
【００１１】よって、隣接サンプル値間の差の大きい入
力波形に対して追従性を良くするためには、サンプリン
グ周波数を非常に高くする必要があり、このため高速動
作用の回路を必要とし、またその結果としてデータ量が
非常に増大するという問題がある。
力波形に対して追従性を良くするためには、サンプリン
グ周波数を非常に高くする必要があり、このため高速動
作用の回路を必要とし、またその結果としてデータ量が
非常に増大するという問題がある。
【００１２】また、上記と別に量子化幅を順次Ｐ倍して
いく方法もあるが、これは乗算回数の増大、或いは加算
回数の増大を伴い、やはり高速動作回路や複雑な制御回
路を必要とする。更に、多ビットＡＤＭ方式を採用する
こともでき、これは回路の動作速度はあまり高く要求さ
れないが、回路量の増大とＡ／Ｄ変換後のデータ量が増
大するという問題がある。
いく方法もあるが、これは乗算回数の増大、或いは加算
回数の増大を伴い、やはり高速動作回路や複雑な制御回
路を必要とする。更に、多ビットＡＤＭ方式を採用する
こともでき、これは回路の動作速度はあまり高く要求さ
れないが、回路量の増大とＡ／Ｄ変換後のデータ量が増
大するという問題がある。
【００１３】本発明の目的は、サンプリング周波数をあ
まり高く設定する必要がなく、データ量を増やさずに簡
易な低速回路にて実現でき、しかも入力信号に対する追
従性が高く、傾斜負荷ひずみや粒子化雑音を減少させる
ことができるようにした適応デルタ変調方式を利用した
符号化／復号化回路を提供することである。
まり高く設定する必要がなく、データ量を増やさずに簡
易な低速回路にて実現でき、しかも入力信号に対する追
従性が高く、傾斜負荷ひずみや粒子化雑音を減少させる
ことができるようにした適応デルタ変調方式を利用した
符号化／復号化回路を提供することである。
【００１４】
【課題を解決するための手段】このために本発明は、前
前回のサンプル時点の１ビットの符号化信号を復号化し
た復号化信号に、前回のサンプルに基づき符号化された
信号の極性に応じて、量子化幅だけ加算又は減算して予
測基準値とし、該予測基準値と今回のサンプル値との差
分を検出し、該差分の極性に応じて符号化を行い、該符
号化信号が同一で所定数連続するとき、上記量子化幅の
値を変更する適応デルタ変調方式を利用した符号化／復
号化回路において、
前回のサンプル時点の１ビットの符号化信号を復号化し
た復号化信号に、前回のサンプルに基づき符号化された
信号の極性に応じて、量子化幅だけ加算又は減算して予
測基準値とし、該予測基準値と今回のサンプル値との差
分を検出し、該差分の極性に応じて符号化を行い、該符
号化信号が同一で所定数連続するとき、上記量子化幅の
値を変更する適応デルタ変調方式を利用した符号化／復
号化回路において、
【００１５】上記符号が連続して同じ符号であるとき
に、その連続する数を検出する符号並び検出部を少なく
とも２個以上設け、該各々の符号並び検出部の検出結果
の組み合せに応じて、上記量子化幅の値を設定するよう
にした。
に、その連続する数を検出する符号並び検出部を少なく
とも２個以上設け、該各々の符号並び検出部の検出結果
の組み合せに応じて、上記量子化幅の値を設定するよう
にした。
【００１６】本発明では、上記した各々の符号並び検出
部の検出結果の組み合せに応じて、予め設定した異なる
複数の量子化幅の値の内から１乃至複数を選択してこれ
を加算して新たな量子化幅の値とすることもできる。
部の検出結果の組み合せに応じて、予め設定した異なる
複数の量子化幅の値の内から１乃至複数を選択してこれ
を加算して新たな量子化幅の値とすることもできる。
【００１７】
【実施例】以下、本発明の実施例について説明する。図
１はその一実施例のＡＤＭ方式の符号化／復号化回路の
ブロック図である。上記した図６で説明したものと同一
のものには同一の符号を付した。この実施例では、第
１、第２の符号並び検出部１１、１２を設け、その検出
部１１、１２の出力論理の組み合せに応じてデコーダ１
３により、第１量子化幅設定部（量子化幅Δａ）１４、
第２量子化幅設定部（量子化幅Δｂ（＞Δａ））１５、
第３量子化幅設定部（量子化幅Δｃ（＞Δｂ））１６の
いずれか１個を選択し、ここで選択した量子化幅Δａ、
Δｂ、Δｃの何れかを加算部９に印加して、１サンプリ
ング前の復号化信号と加算又は減算し、遅延回路１０で
１サンプリング期間だけ遅延して比較部２に予測基準値
として送るようにしている。
１はその一実施例のＡＤＭ方式の符号化／復号化回路の
ブロック図である。上記した図６で説明したものと同一
のものには同一の符号を付した。この実施例では、第
１、第２の符号並び検出部１１、１２を設け、その検出
部１１、１２の出力論理の組み合せに応じてデコーダ１
３により、第１量子化幅設定部（量子化幅Δａ）１４、
第２量子化幅設定部（量子化幅Δｂ（＞Δａ））１５、
第３量子化幅設定部（量子化幅Δｃ（＞Δｂ））１６の
いずれか１個を選択し、ここで選択した量子化幅Δａ、
Δｂ、Δｃの何れかを加算部９に印加して、１サンプリ
ング前の復号化信号と加算又は減算し、遅延回路１０で
１サンプリング期間だけ遅延して比較部２に予測基準値
として送るようにしている。
【００１８】図２は上記した第１、第２符号並び検出部
１１、１２をまとめた部分の具体的回路図である。２１
は量子化部３から出力する量子化信号（符号化された
「１」、又は「０」の信号）が入力する入力端子、２２
はサンプリングクロックが入力するクロック端子、２３
はサンプリングクロックの入力ごとに入力端子２１から
量子化信号を取り込み、シフトさせる５ビットのシフト
レジスタ、２４〜２７はアンドゲート、２８、２９はオ
アゲート、３０はインバータ、３１はアンドゲート、３
２は第１出力端子、３３は第２出力端子、３４は極性出
力端子である。
１１、１２をまとめた部分の具体的回路図である。２１
は量子化部３から出力する量子化信号（符号化された
「１」、又は「０」の信号）が入力する入力端子、２２
はサンプリングクロックが入力するクロック端子、２３
はサンプリングクロックの入力ごとに入力端子２１から
量子化信号を取り込み、シフトさせる５ビットのシフト
レジスタ、２４〜２７はアンドゲート、２８、２９はオ
アゲート、３０はインバータ、３１はアンドゲート、３
２は第１出力端子、３３は第２出力端子、３４は極性出
力端子である。
【００１９】この図２の符号並び検出部においては、入
力端子２１に２個連続して「１」又は「０」の符号が入
力したときは、アンドゲート２４〜２７の出力が「０」
となるので、第１、第２出力端子３２、３３の出力が共
に「０」となる。入力端子２１に３個連続して「１」の
符号が入力したときは、アンドゲート２４の出力が
「１」となるが、他のアンドゲート２５〜２７の出力は
「０」であるので、第１出力端子３２が「１」に、第２
出力端子３３が「０」になる。入力端子２１に３個連続
して逆に「０」の符号が入力したときはアンドゲート２
５の出力が「１」となるが、他のアンドゲート２３、２
５、２６の出力は「０」となり、上記同様に第１出力端
子３２が「１」に、第２出力端子３３が「０」になる。
以下、入力端子２１に同一符号が４個連続して入力した
とき、５個以上連続して入力したときは、図３に示すよ
うになる。
力端子２１に２個連続して「１」又は「０」の符号が入
力したときは、アンドゲート２４〜２７の出力が「０」
となるので、第１、第２出力端子３２、３３の出力が共
に「０」となる。入力端子２１に３個連続して「１」の
符号が入力したときは、アンドゲート２４の出力が
「１」となるが、他のアンドゲート２５〜２７の出力は
「０」であるので、第１出力端子３２が「１」に、第２
出力端子３３が「０」になる。入力端子２１に３個連続
して逆に「０」の符号が入力したときはアンドゲート２
５の出力が「１」となるが、他のアンドゲート２３、２
５、２６の出力は「０」となり、上記同様に第１出力端
子３２が「１」に、第２出力端子３３が「０」になる。
以下、入力端子２１に同一符号が４個連続して入力した
とき、５個以上連続して入力したときは、図３に示すよ
うになる。
【００２０】そこで、図１に示したデコーダ１３の内容
を図４に示すように設定して、第１〜第３の量子化幅設
定部１４〜１６を選択するようにしておく。この結果、
同一符号の連続個数が２個以下のときは小さい量子化幅
Δａが選択され、その連続数が３個又は４個のときは中
の量子化幅Δｂが選択され、５個以上のときは大きい量
子化幅Δｃが選択されることになる。そして、これが加
算部９において、極性出力端子３４に得られる極性に応
じて、遅延回路１０の出力に対して加算又は減算され
る。例えば、極性が正のときは加算、負のときは減算さ
れる。なお、図４の「禁止」は図２の回路では実現され
ない状態である。
を図４に示すように設定して、第１〜第３の量子化幅設
定部１４〜１６を選択するようにしておく。この結果、
同一符号の連続個数が２個以下のときは小さい量子化幅
Δａが選択され、その連続数が３個又は４個のときは中
の量子化幅Δｂが選択され、５個以上のときは大きい量
子化幅Δｃが選択されることになる。そして、これが加
算部９において、極性出力端子３４に得られる極性に応
じて、遅延回路１０の出力に対して加算又は減算され
る。例えば、極性が正のときは加算、負のときは減算さ
れる。なお、図４の「禁止」は図２の回路では実現され
ない状態である。
【００２１】なお、上記した図１の実施例では、２個の
符号並び検出部１１、１２を使用するので、符号並び検
出部１１、１２のいずれでも符号並びが検出されないと
き第１量子化設定部１４が選択され、第１の符号並び検
出部１１で符号並びが検出されると第２量子化設定部１
５が選択され、更に第２の符号並び検出部１２で符号並
びが検出されると第３量子化設定部１６が選択されるよ
うに、制御内容を変更することもできる。
符号並び検出部１１、１２を使用するので、符号並び検
出部１１、１２のいずれでも符号並びが検出されないと
き第１量子化設定部１４が選択され、第１の符号並び検
出部１１で符号並びが検出されると第２量子化設定部１
５が選択され、更に第２の符号並び検出部１２で符号並
びが検出されると第３量子化設定部１６が選択されるよ
うに、制御内容を変更することもできる。
【００２２】図５は量子化部３の出力を受ける入力端子
４１に対して、第１〜第４の符号並び検出部４２〜４５
を設けて、それに対応して適当に重み付けされた量子化
幅の値を持つ第１〜第４の量子化幅設定部４６〜４９を
設け、量子化部３から出力する符号化信号の並び個数に
応じて、第１〜第４の符号並び検出部４２〜４５のいず
れか１以上が検出動作し、これに応じて第１〜第４の量
子化設定部４６〜４９の１以上が選択されて、そこから
１以上の量子化幅の値が出力し、これが前加算部５０で
加算されて本来の量子化幅の値となり、加算部２に印加
するようにしたものである。
４１に対して、第１〜第４の符号並び検出部４２〜４５
を設けて、それに対応して適当に重み付けされた量子化
幅の値を持つ第１〜第４の量子化幅設定部４６〜４９を
設け、量子化部３から出力する符号化信号の並び個数に
応じて、第１〜第４の符号並び検出部４２〜４５のいず
れか１以上が検出動作し、これに応じて第１〜第４の量
子化設定部４６〜４９の１以上が選択されて、そこから
１以上の量子化幅の値が出力し、これが前加算部５０で
加算されて本来の量子化幅の値となり、加算部２に印加
するようにしたものである。
【００２３】この変形例では、４種類の量子化幅の値を
加算して本来の量子化幅とするので、得られる量子化幅
の種類は１５種類となり、非常に細かな量子化幅設定が
できるようになる。
加算して本来の量子化幅とするので、得られる量子化幅
の種類は１５種類となり、非常に細かな量子化幅設定が
できるようになる。
【００２４】
【発明の効果】以上のように本発明によれば、入力信号
の変化に対して量子化幅を柔軟に対応させることができ
るので、入力信号に対する追従速度が速くなり、傾斜過
負荷ひずみ、粒子状雑音、リンギング雑音等を減少さる
ことができる。また、サンプリング周波数を高くする等
の回路量の増大や複雑化を伴うこともなく、データ量の
増大を招くこともない。
の変化に対して量子化幅を柔軟に対応させることができ
るので、入力信号に対する追従速度が速くなり、傾斜過
負荷ひずみ、粒子状雑音、リンギング雑音等を減少さる
ことができる。また、サンプリング周波数を高くする等
の回路量の増大や複雑化を伴うこともなく、データ量の
増大を招くこともない。
【００２５】本発明は、音声合成、エコー、ディレイ等
の装置において、データ量を増やすことなく、その明瞭
度や原音の忠実な再現を確保する際のＡ／Ｄ変換、Ｄ／
Ａ変換に有効であり、特にＩＣ化に際してはデータを確
保するメモリ量増大を防ぎ、またＡ／Ｄ変換、Ｄ／Ａ変
換の回路も従来例に比較してあまり増大せず、しかも高
い精度を得ることができる。
の装置において、データ量を増やすことなく、その明瞭
度や原音の忠実な再現を確保する際のＡ／Ｄ変換、Ｄ／
Ａ変換に有効であり、特にＩＣ化に際してはデータを確
保するメモリ量増大を防ぎ、またＡ／Ｄ変換、Ｄ／Ａ変
換の回路も従来例に比較してあまり増大せず、しかも高
い精度を得ることができる。
【図１】 本発明の一実施例の適応デルタ変調方式を
利用した符号化／復号化回路のブロック図である。
利用した符号化／復号化回路のブロック図である。
【図２】 図１の符号化／復号化回路の符号並び検出
部をまとめた部分の具体的回路図である。
部をまとめた部分の具体的回路図である。
【図３】 図２の動作説明用の真理値を示す説明図で
ある。
ある。
【図４】 図１のデコーダの真理値を示す説明図であ
る。
る。
【図５】 別の実施例の符号化／復号化回路の要部の
ブロック図である。
ブロック図である。
【図６】 従来の符号化／復号化回路のブロック図で
ある。
ある。
１：入力端子、２：差分検出部、３：量子化部、４：出
力端子、５：符号並び検出部、６：選択部、７：量子化
幅設定部、８：量子化幅設定部、９：加算部、１０：遅
延回路、１１、１２：符号並び検出部、１３：デコー
ダ、１４〜１６：第１〜第３の量子化幅設定部、２１：
入力端子、２２：クロック端子、２３：シフトレジス
タ、２４〜２７：アンドゲート、２８、２９：オアゲー
ト、３０：インバータ、３１：アンドゲート、３２、３
３：出力端子、３４：極性出力端子、４１：入力端子、
４２〜４５：第１〜第４の符号並び検出部、４６〜４
９：第１〜第４の量子化幅設定部、５０：前加算部。
力端子、５：符号並び検出部、６：選択部、７：量子化
幅設定部、８：量子化幅設定部、９：加算部、１０：遅
延回路、１１、１２：符号並び検出部、１３：デコー
ダ、１４〜１６：第１〜第３の量子化幅設定部、２１：
入力端子、２２：クロック端子、２３：シフトレジス
タ、２４〜２７：アンドゲート、２８、２９：オアゲー
ト、３０：インバータ、３１：アンドゲート、３２、３
３：出力端子、３４：極性出力端子、４１：入力端子、
４２〜４５：第１〜第４の符号並び検出部、４６〜４
９：第１〜第４の量子化幅設定部、５０：前加算部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/02 H03M 7/38
Claims (2)
- 【請求項１】 前前回のサンプル時点の１ビットの符
号化信号を復号化した復号化信号に、前回のサンプルに
基づき符号化された信号の極性に応じて、量子化幅だけ
加算又は減算して予測基準値とし、該予測基準値と今回
のサンプル値との差分を検出し、該差分の極性に応じて
符号化を行い、該符号化信号が同一で所定数連続すると
き、上記量子化幅の値を変更する適応デルタ変調方式を
利用した符号化／復号化回路において、 上記符号が連続して同じ符号であるときに、その連続す
る数を検出する符号並び検出部を少なくとも２個以上設
け、該各々の符号並び検出部の検出結果の組み合せに応
じて、上記量子化幅の値を設定することを特徴とする符
号化／復号化回路。 - 【請求項２】 上記した各々の符号並び検出部の検出
結果の組み合せに応じて、予め設定した異なる複数の量
子化幅の値の内から１乃至複数を選択してこれを加算し
て新たな量子化幅の値とすることを特徴とする請求項１
に記載の符号化／復号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04092405A JP3083119B2 (ja) | 1992-03-19 | 1992-03-19 | 適応デルタ変調方式を利用した符号化／復号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04092405A JP3083119B2 (ja) | 1992-03-19 | 1992-03-19 | 適応デルタ変調方式を利用した符号化／復号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05268096A JPH05268096A (ja) | 1993-10-15 |
| JP3083119B2 true JP3083119B2 (ja) | 2000-09-04 |
Family
ID=14053509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04092405A Expired - Fee Related JP3083119B2 (ja) | 1992-03-19 | 1992-03-19 | 適応デルタ変調方式を利用した符号化／復号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3083119B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06866U (ja) * | 1992-02-12 | 1994-01-11 | 株式会社邑輝総研 | 車のボディーカバー |
-
1992
- 1992-03-19 JP JP04092405A patent/JP3083119B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06866U (ja) * | 1992-02-12 | 1994-01-11 | 株式会社邑輝総研 | 車のボディーカバー |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05268096A (ja) | 1993-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819006B2 (ja) | サーモメータ・バイナリ・エンコード方法 | |
| US3707680A (en) | Digital differential pulse code modulation system | |
| US4209773A (en) | Code converters | |
| US5115241A (en) | Predictive coding device with increased resolution | |
| US4059800A (en) | Digital multi-line companded delta modulator | |
| JP3083119B2 (ja) | 適応デルタ変調方式を利用した符号化／復号化回路 | |
| JPH01117527A (ja) | コード変換器 | |
| KR100448282B1 (ko) | 가중치 블록을 이용한 균형 부호화 및 복호화 방법 | |
| JPH01272326A (ja) | デルタ変調符号器／復合器方法及びシステム | |
| US4199722A (en) | Tri-state delta modulator | |
| US6738428B1 (en) | Apparatus and methods for decoding a predictively encoded signal and removing granular noise | |
| US6816098B2 (en) | High-speed oversampling modulator device | |
| JP3209396B2 (ja) | 画像データの圧縮方法及び装置 | |
| JP2785823B2 (ja) | テレビジョン信号の高能率符号化装置及び方法、並びに復号装置及び方法 | |
| US6326907B1 (en) | Coding device | |
| JPH08102670A (ja) | オーバーサンプリングｄａ変換器 | |
| JP3200875B2 (ja) | Ａｄｐｃｍ方式復号器 | |
| JP2838326B2 (ja) | ディジタル乗算器 | |
| KR950003020B1 (ko) | 적응 델타 변조회로 | |
| JP2592247B2 (ja) | デルタ変調エンコーダ | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPH05235775A (ja) | 情報変換方法及びそれを用いた情報変換装置 | |
| JPH04195423A (ja) | 乗算器 | |
| JPH1127145A (ja) | Ａ／ｄ、ｄ／ａ変換方式 | |
| JPS62136132A (ja) | デジタル・デ−タ変調方法およびその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000606 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |