JP3555746B2 - 情報圧縮装置 - Google Patents
情報圧縮装置 Download PDFInfo
- Publication number
- JP3555746B2 JP3555746B2 JP36674498A JP36674498A JP3555746B2 JP 3555746 B2 JP3555746 B2 JP 3555746B2 JP 36674498 A JP36674498 A JP 36674498A JP 36674498 A JP36674498 A JP 36674498A JP 3555746 B2 JP3555746 B2 JP 3555746B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- compression processing
- image data
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
Description
【発明の属する技術分野】
本発明は情報圧縮装置に係り、特に入力画像信号及び音声信号をフレーム単位又はフィールド単位で圧縮符号化する情報圧縮装置に関する。
【0002】
【従来の技術】
通信、放送、蓄積メディアなどの各分野において、限られた伝送帯域の伝送路を通して、できるだけ多くの情報量の情報信号を伝送するには、情報信号を圧縮する技術が極めて重要であり、従来より情報圧縮技術は種々提案されている。なかでも代表的な情報圧縮技術は、画像信号や音声信号などに対して高能率圧縮符号化を行う国際動画像符号化標準であるMPEG(Moving Picture Experts Group)による情報圧縮技術である。
【0003】
かかるMPEG方式の情報圧縮装置では、圧縮動作を複数のフレーム単位で行っており、通常符号量制御もいわゆるGOP(グループ・オブ・ピクチャ)と呼ばれる複数のフレーム単位で行っており、処理がこのGOP単位となっている。図4はこのGOP構成の一例を示す。同図において、IはIピクチャ、BはBピクチャ、PはPピクチャを示し、添字はGOPでの順番を示し、矢印は予測方向を示す。
【0004】
周知のように、Iピクチャは1画面の画像情報を原画像と同じ順序で圧縮符号化したイントラ符号化画像(フレーム内符号化画像)であり、Pピクチャはフレーム間の画像情報を原画像と同じ順序で圧縮したフレーム間順方向予測符号化画像である。また、Bピクチャは、IピクチャとPピクチャを先に処理した後でその間に挿入される双方向予測符号化画像である。1つのGOPは、一つのIピクチャとそれぞれ一又は二以上のPピクチャ及びBピクチャからなる。
【0005】
上記の従来の情報圧縮装置において、GOPを構成するフレーム数(ピクチャ数)が多ければ、同符号量の画質が向上するが、処理単位が大きくなり、編集できる単位も大きくなり、記録再生装置に適用した場合は、記録媒体の任意の位置での記録ポーズが困難となる。一方、GOPを構成するフレーム数(ピクチャ数)を少なくすると(例えば1フレーム)、編集単位は小となり記録ポーズはすべての画面で可能となるが、同符号量での画質が劣化する。
【0006】
また、MPEG方式の圧縮符号化データにエンコードされる画像信号は、エンコード前に編集された信号若しくは編集ポイントが指定された信号である必要があり、作業性が悪い。例えば、図4のGOP内のピクチャP01で画像が途切れたとすると、次のエンコードはまたIピクチャから始めなければならないからである。更に、従来装置では、エンコード前に編集を行うため、あるいは編集ポイントを指定するために大容量のメモリが必要であるという問題もある。
【0007】
そこで、本発明者は、前置メモリを用いた方式での情報圧縮装置について先に提案した(特願平10−234636号、特願平10−234638号)。特願平10−234636号にて提案した情報圧縮装置は、情報信号の不連続を検出したときに、情報信号を記憶するメモリへアドレス信号を供給するアドレス生成回路の歩進と、メモリから読み出された情報信号を所定の方式で圧縮符号化して符号化データを出力する圧縮処理回路の圧縮処理動作をそれぞれ停止し、情報信号が正常に復帰した場合は、アドレス生成回路のアドレス歩進を、情報信号のフレームの先頭のメモリアドレスに戻ってそこから開始させ、情報信号のフレームの先頭からメモリへの書き込みを開始させると共に、圧縮処理回路の圧縮処理動作を開始させることにより、メモリに格納された、フレームの途中で不連続となった情報信号を、以後正常に復帰した情報信号のフレームの最初から書き換える構成である。
【0008】
一方、特願平10−234638号公報にて提案して情報圧縮装置は、情報信号の不連続を検出したときに、情報信号を記憶するメモリへアドレス信号を供給するアドレス生成手段の歩進を停止すると共にピクセルアドレスのみ初期値に戻し、かつ、メモリから読み出された情報信号を所定の方式で圧縮符号化して符号化データを出力する圧縮処理回路の圧縮処理動作を停止し、情報信号が正常に復帰した場合は、アドレス生成手段のアドレス歩進を、フレームの先頭のメモリアドレスから開始させ、情報信号のフレームの先頭からメモリへの書き込みを開始させると共に、圧縮処理回路の圧縮処理動作を開始させることにより、メモリに格納された、フレームの途中で不連続となった情報信号を、以後正常に復帰した情報信号のフレームの最初から書き換え、また、この正常に復帰した情報信号のフレームの最初から読み出されて圧縮処理回路に入力され、圧縮動作停止時と同じフレームシーケンスを維持した状態で圧縮符号化する構成である。
【0009】
いずれの提案の情報圧縮装置も、圧縮符号化データのフレームシーケンスを変えることなく、その後の正常復帰した情報信号を圧縮符号化でき、エンコード前の編集や編集ポイントの指定を行うことなく、連続して情報圧縮ができるという特長を有する。また、エンコードポーズボタンによりエンコードの動作の停止と停止解除ができるように構成することで、編集された素材を記憶するためのメモリを必要とせず、装置を安価に構成できる。
【0010】
【発明が解決しようとする課題】
しかるに、上記の本発明者の提案になる情報圧縮装置では、画像信号の圧縮と同様に、音声信号の圧縮もすることが可能ではあるが、画像信号と同様に音声信号もただフレーム単位で圧縮したのでは、圧縮動作停止解除時点である編集点の前後での音声サンプルのレベル差により、クリック音等が発生してしまう。
【0011】
本発明は、上記の点に鑑みなされたもので、フレーム単位あるいはフィールド単位での圧縮の際に、編集点でのクリック音の発生を低減し得る情報圧縮装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記の目的を達成するため、本発明は画像データを書き込んだ後読み出す第1のメモリと、第1のメモリの書き込みと読み出しに同期して音声データを書き込んだ後読み出す第2のメモリと、第1及び第2のメモリのアドレスを生成する第1及び第2のアドレス生成回路と、画像データのフレームの先頭を検出して、画像データのフレームの先頭が第1のメモリに書き込まれるときにおける、第1のメモリの第1のスタートアドレス及び第2のメモリの第2のスタートアドレスをそれぞれ記憶する第1の記憶手段と、第1の記憶手段に記憶された第1及び第2のスタートアドレスがシフトされて入力され、前フレームのスタートアドレスとしてそれぞれ記憶する第2の記憶手段と、第1のメモリから読み出された画像データを複数のフレーム単位で圧縮符号化して圧縮画像信号を出力する第1の圧縮処理回路と、第2のメモリから読み出された音声データを圧縮符号化して圧縮音声信号を出力する第2の圧縮処理回路と、装置に入力された音声データをそのまま通過させた通過音声データと、第2のメモリから読み出した音声データと装置入力音声データとを混合した混合音声データとのうちのいずれか一方を第2のメモリに出力する混合手段と、画像データから分離した同期信号と同期信号に位相合わせを行った同期パルスとの同期状態が同期一致状態から同期不一致状態へと移行したことを示す第1の検出がなされた際に、第1及び第2のアドレス生成回路のアドレス歩進と第1及び第2の圧縮処理回路の圧縮処理動作をそれぞれ一時停止させ、同期信号と同期パルスとの同期再一致を示す第2の検出がなされた際に、第1及び第2のアドレス生成回路のアドレス歩進を第1又は第2の記憶手段により記憶されているスタートアドレスから再開させて新たな画像データのフレームの先頭から第1のメモリへの書き込みを開始させ、かつ、第2のメモリのメモリアドレスが規定値に達するまで混合手段に混合音声データを出力させることで混合手段からの混合音声データの第2のメモリへの書き込みを再開させると共に、第1及び第2の圧縮処理回路の圧縮処理動作を再開させる制御手段とを有する構成としたものである。
【0013】
また、本発明は画像データを書き込んだ後読み出す第1のメモリと、第1のメモリの書き込みと読み出しに同期して音声データを書き込んだ後読み出す第2のメモリと、第1及び第2のメモリのアドレスを生成する第1及び第2のアドレス生成回路と、画像データのフレームの先頭を検出して、該画像データのフレームの先頭が前記第1のメモリに書き込まれるときにおける、第1のメモリの第1のスタートアドレス及び第2のメモリの第2のスタートアドレスをそれぞれ記憶する第1の記憶手段と、第1の記憶手段に記憶された第1及び第2のスタートアドレスがシフトされて入力され、前フレームのスタートアドレスとしてそれぞれ記憶する第2の記憶手段と、第1のメモリから読み出された画像データを複数のフレーム単位で圧縮符号化して圧縮画像信号を出力する第1の圧縮処理回路と、第2のメモリから読み出された音声データを圧縮符号化して圧縮音声信号を出力する第2の圧縮処理回路と、装置に入力された音声データをそのまま通過させた通過音声データと、第2のメモリから読み出した音声データと装置入力音声データとを混合した混合音声データとのうちのいずれか一方を第2のメモリに出力する混合手段と、エンコードポーズボタンのオンを示す第1の検出がなされた際に、第1及び第2のアドレス生成回路のアドレス歩進と第1及び第2の圧縮処理回路の圧縮処理動作をそれぞれ一時停止させ、エンコードポーズボタンの解除を示す第2の検出がなされた際に、第1及び第2のアドレス生成回路のアドレス歩進を第1又は第2の記憶手段により記憶されているスタートアドレスから再開させて新たな画像データのフレームの先頭から第1のメモリへの書き込みを開始させ、かつ、第2のメモリのメモリアドレスが規定値に達するまで混合手段に混合音声データを出力させることで混合手段からの混合音声データの第2のメモリへの書き込みを再開させると共に、第1及び第2の圧縮処理回路の圧縮処理動作を再開させる制御手段とを有することを特徴とするものである。
【0014】
ここで、上記の規定値は、混合手段が混合動作を行うに要する最低限の音声データ量が第2のメモリに格納されたときの第2のメモリのメモリアドレスであり、上記の制御手段は、第1の検出がなされた際の第2のメモリのメモリアドレスが規定値以上であるときは、第2の検出がなされた際に、第2のアドレス生成回路のアドレス歩進を第1の記憶手段により記憶されているスタートアドレスから再開させ、第1の検出がなされた際の第2のメモリのメモリアドレスが規定値未満であるときは、第2の検出がなされた際に、第2のアドレス生成回路のアドレス歩進を第2の記憶手段により記憶されているスタートアドレスから再開させることを特徴とする。
また、上記の制御手段は、第2の検出がなされたときは、第2のメモリのメモリアドレスがフレームのスタートアドレスから規定値に達するまでの期間は、装置に入力された音声データがフェードインされ、かつ、第2のメモリから読み出された音声データがフェードアウトされた混合音声データが取り出されるように混合手段を制御し、第2のメモリのメモリアドレスが規定値を越えた後は通過音声データが混合手段から取り出されるように該混合手段を制御することを特徴とする。
また、上記の圧縮処理回路は、メモリから読み出された画像データに対して所定のGOPシーケンスを有するMPEG方式の圧縮符号化を施し、圧縮処理動作の一時停止から再開にかけて、圧縮符号化された前記符号化データにおけるGOPシーケンスが保たれることを特徴とする。
【0015】
また、本発明は画像データを書き込んだ後読み出す第1のメモリと、第1のメモリの書き込みと読み出しに同期して音声データを書き込んだ後読み出す第2のメモリと、第1及び第2のメモリのアドレスを生成する第1及び第2のアドレス生成回路と、画像データのフレームの先頭を検出して、該画像データのフレームの先頭が第1のメモリに書き込まれるときにおける、第1のメモリの第1のスタートアドレス及び第2のメモリの第2のスタートアドレスをそれぞれ記憶する第1の記憶手段と、第1の記憶手段に記憶された第1及び第2のスタートアドレスがシフトされて入力され、前フレームのスタートアドレスとしてそれぞれ記憶する第2の記憶手段と、第1のメモリから読み出された画像データを複数のフレーム単位で圧縮符号化して圧縮画像信号を出力する第1の圧縮処理回路と、第2のメモリから読み出された音声データを圧縮符号化して圧縮音声信号を出力する第2の圧縮処理回路と、装置に入力された音声データを遮断し、かつ、第2のメモリから読み出した音声データをフェードアウトして該第2のメモリに出力するフェードアウト動作と、第2のメモリから読み出した音声データを遮断し、かつ、装置に入力された音声データをフェードインして該第2のメモリに出力するフェードイン動作とを行うことにより得たレベル制御データを第2のメモリに出力するレベル制御手段と、画像データから分離した同期信号と同期信号に位相合わせを行った同期パルスとの同期状態が同期一致状態から同期不一致状態へと移行したことを示す第1の検出がなされた際に、第1及び第2のアドレス生成回路のアドレス歩進と第1及び第2の圧縮処理回路の圧縮処理動作をそれぞれ一時停止させ、同期信号と同期パルスとの同期再一致を示す第2の検出がなされた際に、第1及び第2のアドレス生成回路のアドレス歩進を第1又は第2の記憶手段により記憶されているスタートアドレスから再開させて新たな画像データのフレームの先頭から第1のメモリへの書き込みを開始させ、かつ、第2のメモリのメモリアドレスが規定値に達するまでの期間はレベル制御手段によるフェードアウト動作を実行させる一方、第2のメモリのメモリアドレスが規定値以降になった際は、レベル制御手段による前記フェードアウト動作を実行させることで得た前記レベル制御データの前記第2のメモリへの書き込みを再開させると共に、第1及び第2の圧縮処理回路の圧縮処理動作を再開させる制御手段とを有することを特徴とする。
また、上記の圧縮処理回路は、メモリから読み出された画像データに対して所定のGOPシーケンスを有するMPEG方式の圧縮符号化を施し、圧縮処理動作の一時停止から再開にかけて、圧縮符号化された前記符号化データにおけるGOPシーケンスが保たれることを特徴とする。
【0016】
また、本発明は画像データを書き込んだ後読み出す第1のメモリと、第1のメモリの書き込みと読み出しに同期して音声データを書き込んだ後読み出す第2のメモリと、第1及び第2のメモリのアドレスを生成する第1及び第2のアドレス生成回路と、画像データのフレームの先頭を検出して、該画像データのフレームの先頭が第1のメモリに書き込まれるときにおける、第1のメモリの第1のスタートアドレス及び第2のメモリの第2のスタートアドレスをそれぞれ記憶する第1の記憶手段と、第1の記憶手段に記憶された第1及び第2のスタートアドレスがシフトされて入力され、前フレームのスタートアドレスとしてそれぞれ記憶する第2の記憶手段と、第1のメモリから読み出された画像データを複数のフレーム単位で圧縮符号化して圧縮画像信号を出力する第1の圧縮処理回路と、第2のメモリから読み出された音声データを圧縮符号化して圧縮音声信号を出力する第2の圧縮処理回路と、装置に入力された音声データを遮断し、かつ、第2のメモリから読み出した音声データをフェードアウトして該第2のメモリに出力するフェードアウト動作と、第2のメモリから読み出した音声データを遮断し、かつ、装置に入力された音声データをフェードインして該第2のメモリに出力するフェードイン動作とを行うことにより得たレベル制御データを第2のメモリに出力するレベル制御手段と、エンコードポーズボタンのオンを示す第1の検出がなされた際に、第1及び第2のアドレス生成回路のアドレス歩進と第1及び第2の圧縮処理回路の圧縮処理動作をそれぞれ一時停止させ、エンコードポーズボタンの解除を示す第2の検出がなされた際に、第1及び第2のアドレス生成回路のアドレス歩進を第1又は第2の記憶手段により記憶されているスタートアドレスから再開させて新たな画像データのフレームの先頭から第1のメモリへの書き込みを開始させ、かつ、第2のメモリのメモリアドレスが規定値に達するまでの期間はレベル制御手段によるフェードアウト動作を実行させる一方、第2のメモリのメモリアドレスが規定値以降になった際は、レベル制御手段による前記フェードアウト動作を実行させることで得た前記レベル制御データの前記第2のメモリへの書き込みを再開させると共に、第1及び第2の圧縮処理回路の圧縮処理動作を再開させる制御手段とを有することを特徴とする。
また、上記の圧縮処理回路は、メモリから読み出された画像データに対して所定のGOPシーケンスを有するMPEG方式の圧縮符号化を施し、圧縮処理動作の一時停止から再開にかけて、圧縮符号化された符号化データにおけるGOPシーケンスが保たれることを特徴とする。
【0017】
【発明の実施の形態】
次に、本発明の一実施の形態について図面と共に説明する。図1は本発明になる情報圧縮装置の一実施の形態のブロック図を示す。同図において、入力端子10を介して入力された画像信号は、同期分離回路11に入力されて複合同期信号、すなわち水平同期信号(H.SYNC)と垂直同期信号(V.SYNC)が分離される一方、低域フィルタ(LPF)12に入力されて不要高周波数成分が除去されてA/D変換器13に供給され、ここで画像用サンプリングクロックfSVに基づいてディジタル画像信号(画像データ)に変換される。
【0018】
一方、前記入力端子10への画像信号の入力と並行して入力端子22を介して音声信号が低域フィルタ(LPF)23に供給され、ここで不要高周波数成分が除去された後A/D変換器24に供給され、ここで音声用サンプリングクロックfSAに基づいてディジタル音声信号(音声データ)に変換される。
【0019】
同期分離回路11により分離された水平同期信号と垂直同期信号は、それぞれPLL(Phase Locked Loop:位相同期ループ)回路14に供給されて、入力端子10の入力映像信号の最高周波数よりも2倍以上の高周波数で、かつ、同期信号に位相同期した、画像用サンプリングクロックfSVを生成させると共に、入力音声信号の最高周波数よりも2倍以上の高周波数で、かつ、同期信号に位相同期した、音声用サンプリングクロックfSAを生成させる。画像用サンプリングクロックfSVは、A/D変換器13、アドレスラッチ16、17及びアドレス生成回路18にそれぞれ供給される。一方、音声用サンプリングクロックfSAは、A/D変換器24、アドレスラッチ26、27及びアドレス生成回路28にそれぞれ供給される。
【0020】
また、これと同時に、PLL回路14は、入力水平同期信号に位相同期した、水平走査周波数のHパルスと、入力垂直同期信号に位相同期した、垂直走査周波数のVパルスを生成する。上記のHパルスとVパルスは、それぞれ上記の同期分離回路11から出力された水平同期信号(H.SYNC)と垂直同期信号(V.SYNC)と共に不連続検出/制御回路15に供給される。
【0021】
ここで、同期分離回路11から出力される水平同期信号とPLL回路14から取り出されるHパルスや、同期分離回路11から出力される垂直同期信号とPLL回路14から取り出されるVパルスとは、通常はそれぞれ同一位相であるが、例えば入力画像信号のチャンネルが変わった時などでは、同期分離回路11から出力される水平同期信号及び垂直同期信号がそれまでの信号と異なるため、周期性が乱される(不連続になる)。
【0022】
これに対し、PLL回路14から取り出されるHパルスとVパルスは、入力画像信号の不連続が発生しても、不連続期間が短期間であれば、不連続発生以前の入力画像信号の水平同期信号と垂直同期信号に慣性を持って位相がロックして取り出される。従って、不連続検出/制御回路15は水平同期信号とHパルス、垂直同期信号とVパルスをそれぞれ位相比較することで(あるいは、水平同期信号、垂直同期信号をHパルス、Vパルスでラッチすることで)、入力画像信号が不連続となったかどうかを監視することができる。
【0023】
また、不連続検出/制御回路15は、HパルスとVパルスに基づいて画像の有効エリアを決定し、メモリ19、29のメモリアドレスを歩進させるためのイネーブル信号を生成してアドレス生成回路18及び28に供給する。アドレス生成回路18は画像用サンプリングクロックfSVをカウントしてメモリ19のメモリアドレスを生成しており、また、アドレス生成回路28は音声用サンプリングクロックfSAをカウントしてメモリ29のメモリアドレスを生成している。
【0024】
不連続検出/制御回路15は、後述する図2の判定回路を一部に有しており、また垂直同期信号、水平同期信号、Vパルス、Hパルス等に基づき、入力画像信号のフレームの先頭位置を検出してロード信号を生成し、そのロード信号をアドレスラッチ16、17、26及び27にそれぞれ供給する。すなわち、不連続検出/制御回路15は、入力画像信号が不連続でないときは、HパルスとVパルスに基づき決定した有効エリアのサンプル数のカウントが終ると、アドレスラッチ17、27にアドレス生成回路18、28のアドレス値を、これからメモリ19、29に書き込むフレームのスタートアドレスとしてロードする。これと同時に、それまでアドレスラッチ17、27にラッチされていた、メモリ19、29に書き込まれたフレームのスタートアドレスがアドレスラッチ16、26にシフトされる。以下、上記と同様の動作がフレーム単位で繰り返される。
【0025】
PLL回路14からのサンプリングクロックfSVに同期してアナログ・ディジタル変換を行うA/D変換器13から取り出された画像データは、メモリ19に供給され、入力画像信号が不連続でなく正常であるときは、アドレス生成回路18からのメモリアドレスに従ったアドレスに記憶された後、読み出されて圧縮処理回路20に供給され、前述したMPEG方式に従った公知の圧縮符号化(エンコード)が行われる。
【0026】
圧縮符号化された符号化画像データは、圧縮処理回路20から取り出されてメモリ(前置メモリ)21に供給されて蓄積される。このメモリ21は、例えばハードディスク、光ディスクなどの記憶媒体であり、例えば1プログラム分の符号化画像データを蓄積した後、一定速度で読み出す。
【0027】
一方、PLL回路14からのサンプリングクロックfSAに同期してアナログ・ディジタル変換を行うA/D変換器24から取り出された音声データは、クロスフェーダ25に供給される。クロスフェーダ25は、後述の不連続検出/制御回路15の動作制御のもとに、入力画像信号が不連続でなく正常であるときは、A/D変換器24から入力された音声データに係数”1”を乗じ、かつ、メモリ29から入力された音声データに係数”0”を乗じ、それらの乗算結果を加算してからメモリ29に供給し、アドレス生成回路28からのメモリアドレスに従ったアドレスに記憶される。
【0028】
すなわち、入力画像信号が不連続でないときは、A/D変換器24の出力音声データはクロスフェーダ25を実質的にスルーしてメモリ29に書き込まれる。メモリ29から読み出された音声データは、圧縮処理回路30に供給され、前述したMPEG方式に従った公知の圧縮符号化(エンコード)が行われる。圧縮符号化された符号化音声データは、圧縮処理回路30から取り出されてメモリ31に供給されて蓄積される。このメモリ31は、例えばハードディスク、光ディスクなどの記憶媒体であり、例えば1プログラム分の符号化音声データを蓄積した後、一定速度で読み出す。
【0029】
ここで、入力チャンネルが切り替えられるなどにより、入力画像信号に不連続が生じたものとすると、水平同期信号とHパルス、垂直同期信号とVパルスのそれぞれの位相比較結果が正常時に比し大きく変化する。例えば、図3にt1で示す時刻で入力画像信号の不連続が発生すると、同図(A)に示す垂直同期信号(V.SYNC)と、同図(B)に示すVパルスとの位相が異なる。
【0030】
不連続検出/制御回路15はこの位相変化を検出することで、入力画像信号の不連続を検出して図3(D)に示すハイレベルの不連続検出信号を発生し、この不連続検出信号をアドレス生成回路18、28にディセーブル信号として供給してアドレス生成動作を停止させる。これにより、アドレス生成回路18、28によるメモリアドレスの歩進を停止する。
【0031】
このメモリアドレスの歩進の停止により、メモリ19及び29の書き込み動作が図3(E)に示すように停止する。また、これと同時に、不連続検出/制御回路15は圧縮処理部20及び30へそれぞれ図3(G)に示すHALT信号(圧縮処理停止信号)を供給して圧縮動作を一時停止させる。なお、メモリ19及び29の読み出し動作は、Vパルスに同期してアドレス生成回路18、28からの読み出しアドレスの歩進が停止することで停止する(図3(G)の圧縮処理停止信号と同じタイミング)。
【0032】
更に、不連続検出/制御回路15は、入力画像信号の不連続検出時は、アドレスラッチ16、17、26及び27へのロードパルスは図3(C)に示すように出力せず、アドレスラッチ16、26には前フレームのメモリ19、29の書き込みスタートアドレスが保持されており、また、アドレスラッチ17、27には不連続検出フレームのメモリ19、29の書き込みスタートアドレスが保持された状態が維持されている。
【0033】
この間中も、不連続検出/制御回路15は水平同期信号とHパルス、垂直同期信号とVパルスをそれぞれ比較することで、入力画像信号が正常になったかどうかを監視している。そして、不連続検出/制御回路15は、水平同期信号とHパルス、垂直同期信号とVパルスの同期がとれれば、入力画像信号が正常に復帰したと見なす。
【0034】
この正常復帰が図3の時刻t2で検出されたものとすると、不連続検出/制御回路15は、不連続検出信号の出力と、アドレス生成回路18、28へのディセーブル信号の出力を、図3(D)、(E)に示すように解除し、更に図3(F)に示すように、アドレス生成回路18、28内の書き込みアドレスカウンタにロードパルスを出力して、前フレームのスタートアドレス又は不連続検出フレームのスタートアドレスを設定する。正常復帰時のスタートアドレスが前フレームのスタートアドレスと不連続検出フレームのスタートアドレスのどちらに設定されるかは、図2に回路図を示す判定回路により判定される不連続検出時点のメモリアドレスによって定まる。
【0035】
すなわち、このことについて更に詳細に説明するに、不連続検出/制御回路15は、図2の回路図の判定回路を内蔵している。同図において、判定回路は端子34を介して入力されるクロックを計数し、端子35を介して入力されるリセット信号によりリセットされるカウンタ36と、カウンタ36の例えば最上位ビットの計数出力端子とイネーブル端子との間に介挿されたインバータ37と、カウンタ36の最上位ビットの計数出力をラッチし、端子35よりのリセット信号によりリセットされるD型フリップフロップ38とより構成されている。
【0036】
次に、この判定回路の動作について説明するに、カウンタ36及びD型フリップフロップ38は、不連続検出/制御回路15が入力画像信号のフレームの先頭位置を検出した時に生成するロード信号がリセット信号として端子35を介して入力されてリセットされる。そして、カウンタ36は端子34よりのクロックを計数していき、計数値が所定値に達すると、カウンタ36の最上位ビットから第1の論理値(例えば”1”)の信号が出力される。この計数出力信号は、インバータ37により第2の論理値(例えば”0”)に論理反転された後カウンタ36のイネーブル端子に印加されて、カウンタ36の計数動作を停止すると共に、D型フリップフロップ38のデータ入力端子に入力されて、端子34よりのクロックに同期してラッチされる。
【0037】
従って、D型フリップフロップ38のQ出力端子から端子39へ出力される信号は、図3(H)に示すVパルスに同期してフレームの先頭位置を検出した時に生成されるリセット信号が端子35に入力されたときは、図3(J)に示すように、論理値”0”であるが、カウンタ36が所定の計数値に達すると論理値”1”に変化し、以後次のVパルスに同期してリセット信号が端子35に入力されるまでその状態が維持される。
【0038】
ここで、上記の所定の計数値に達するまでの時間、すなわち、D型フリップフロップ38のQ出力信号が論理値”0”である期間は、図3(I)に模式的に示すように、図1に示したクロスフェーダ25がクロスフェード動作を行うときに必要とする最低限の音声データ量がメモリ29に格納されるのに要する時間である(最低限の音声データ量がメモリ29に格納され終った時点のメモリ29の書き込みメモリアドレスをアドレスの規定値というものとする)。
【0039】
すなわち、上記の所定の計数値に達するまでの時間を経過した後では、クロスフェーダ25がメモリ29に記憶されている音声データを利用してクロスフェード動作が可能であるが、上記の所定の計数値に達しない時点では、クロスフェーダ25がメモリ29に記憶されている音声データを利用したクロスフェード動作ができない。
【0040】
そこで、不連続検出/制御回路15は、入力画像信号の不連続検出時点(図3の時刻t1)における判定回路の出力端子39の出力信号の論理値が”1”であれば上記の所定の計数値に達するまでの時間を経過しているから(メモリアドレスがアドレスの規定値以上であるから)、クロスフェーダ25によるクロスフェーダ動作可能と判断して、正常復帰時のメモリ19、29の書き込みスタートアドレスをアドレスラッチ17、27に格納されている不連続検出フレームのスタートアドレスに設定する。
【0041】
他方、入力画像信号の不連続検出時点(図3の時刻t1)における判定回路の出力端子39の出力信号の論理値が”0”であれば上記の所定の計数値に達するまでの時間経過していないから(メモリアドレスがアドレスの規定値未満であるから)、クロスフェーダ25によるクロスフェーダ動作不可能と判断して、正常復帰時のメモリ19、29の書き込みスタートアドレスをアドレスラッチ16、26に格納されている不連続検出フレームの前フレームのスタートアドレスに設定する。
【0042】
その後、正常復帰検出後の入力画像信号の最初のフレームの先頭位置を検出した時点で、上記のフレームスタートアドレスに戻って、メモリ19、29への書き込みを再開すると共に、圧縮処理回路20、30へのHALT信号を解除し、メモリ19から読み出した画像データに対する圧縮処理を圧縮動作停止直後の本来のシーケンスで再開させると共に、メモリ29から読み出した音声データに対する圧縮処理も再開させる。
【0043】
このとき、クロスフェーダ25は、メモリ29の書き込みアドレスがフレームスタートアドレスから前記アドレスの規定値までの間は、A/D変換器24よりの入力音声データとメモリ29からの音声データとを加算混合すると共に、その混合比率がA/D変換器24よりの入力音声データが徐々に大となり、かつ、メモリ29からの音声データが徐々に小となるようにクロスフェード動作を行う。
【0044】
つまり、メモリ29の書き込みアドレスがフレームスタートアドレスから前記アドレスの規定値までの間は、A/D変換器24よりの入力音声データがクロスフェーダ25からフェードインされて取り出され、かつ、メモリ29からの音声データはフェードアウトされて取り出され、それらの混合音声データはメモリ29からの音声データと同じアドレスに書き込まれる。メモリ29の書き込みアドレスが前記アドレスの規定値以後のときは、正常時の動作で説明したように、クロスフェーダ25からはA/D変換器24の出力音声データのみが取り出されてメモリ29に書き込まれる。
【0045】
この結果、メモリ19に格納された、フレームの途中で不連続となった画像データは、以後正常に復帰した画像データのフレームの最初から書き変わることとなり、また、この正常に復帰した画像データのフレームの最初から読み出されて圧縮処理回路20に入力され、圧縮動作停止時と同じピクチャで、かつ、GOPのフレームシーケンスを維持した状態で圧縮符号化が行われる。これにより、適当なフレーム数のGOPの構成で、すべての画面で記録ポーズをかけられ、しかも画質の劣化をもたらさない情報圧縮を実現できる。
【0046】
また、メモリ29に格納された、フレームの途中で不連続となった音声データは、フレームスタートアドレスから前記アドレスの規定値までの間は、クロスフェーダ25によりクロスフェードされた音声データに書き変わり、以後正常に復帰した音声データに書き変わることとなるため、不連続点(又は編集点)でのクリック音の発生を大幅に低減できる。
【0047】
なお、不連続検出/制御回路15が検出する不連続点の発生原因は、上記の実施の形態ではチャンネルの切り換えを例に挙げたが、入力画像信号及び音声信号の遮断でもよいことは勿論である。これは、あるソース(画像・音声信号源)からの画像信号及び音声信号記録後に、別のソース(画像・音声信号源)からの画像信号及び音声信号を編集記録したりする場合などのときに生じる。
【0048】
なお、本発明は上記の実施の形態に限定されるものではなく、例えば、メモリ21の出力圧縮画像データ及びメモリ31の出力圧縮音声データを記録媒体に記録する記録装置に適用してもよい。この場合、不連続検出/制御回路15の不連続検出機能をエンコードポーズボタンに持たせることができる。すなわち、エンコードポーズボタンをユーザが任意のタイミングでオンしたときは、不連続として検出して前述したように、メモリ19及び29の書き込み動作と読み出し動作を停止し、かつ、圧縮処理部20及び30の圧縮動作を一時停止する。
【0049】
その後、エンコードポーズボタンをユーザが任意のタイミングで解除したときは、正常復帰として検出し、その直後のフレーム先頭位置の画像データからメモリ19、29の不連続検出フレーム又はその前のフレームのスタートアドレスから書き込みを再開すると共に、圧縮処理回路20、30の圧縮動作を再開させる。この場合は、自由に入力画像信号をアッセンブル編集することがエンコード時に可能となり、作業性の向上や予め編集された素材の記憶装置を不要にできる。更に、エンコード終了ボタンをオンする(エンコードポーズボタンをオフする)ことにより、当該GOPの区切りでエンコードを終了する。
【0050】
また、クロスフェーダ25の代わりに、メモリアドレスの規定値までの入力を遮断し、かつ、メモリ出力をフェードアウトし、メモリアドレスの規定値以後の入力音声データをフェードインするようにしてもよい。
【0051】
つまり、この場合は、メモリ29の書き込みアドレスがフレームスタートアドレスからメモリアドレスの規定値(この規定値は上記の実施の形態の規定値とは同じ値でも異なる値でもよい)までの間は、A/D変換器24よりの入力音声データ(装置入力音声データ)がクロスフェーダ25に代えて設けられた乗算器(レベル制御手段)の乗算係数が”0”とされることから、A/D変換器24からメモリ29に入力される音声データが遮断され、かつ、メモリ29の上記のメモリアドレス範囲からの音声データは上記の乗算器により漸次小となる乗算係数と乗算されることによりフェードアウトされてメモリ29から読み出した時と同じアドレスに書き込まれる。メモリ29の書き込みアドレスが規定値以後のときは、メモリ29からメモリ29へフィードバックされる音声データは遮断され、かつ、A/D変換器24の出力音声データのみが上記の乗算器によりフェードインされてからメモリ29に書き込まれる。
【0052】
また、入力画像信号及び音声信号は、不連続検出時点前は記録媒体からの再生信号、不連続検出以後を入力信号、または記録媒体からの別なところの再生信号とすることもできる。更に、以上の実施の形態では、フレーム単位でメモリに画像データ及び音声データをそれぞれ格納するように説明したが、フィールド単位でもよい。
【0053】
【発明の効果】
以上説明したように、本発明によれば、第1及び第2のメモリに格納された、フレームの途中で不連続となった画像データ及び音声データを、新たな画像データ及び音声データのフレームの最初から書き換えるに際して、新たな音声データは第2のメモリから読み出された音声データと装置に入力される音声データとの混合音声データとされるため、第2のメモリのフレームスタートアドレスから読み出した音声データとその直前に読み出した音声データとのレベル差を大幅に緩和でき、これにより編集点での異音発生を防止できる。
【0054】
また、本発明によれば、第1のメモリに格納された、フレームの途中で不連続となった画像データを、新たな情報信号で書き換え、また、この画像データがメモリから読み出されて第1の圧縮処理回路に入力され、圧縮動作の一時停止時と同じフレームシーケンスを維持した状態で画像データの圧縮符号化を行えるようにしたため、入力チャンネルが切り換えられるように画像データが不連続となっても、圧縮符号化データのフレームシーケンスを変えることなく、その後の画像データを圧縮符号化できる。
【0055】
また、本発明によれば、エンコードポーズボタンをオンすることで、エンコードを一時停止でき、その後エンコードポーズボタンをオフ(解除)することで、エンコードを再開できるので、エンコードされる画像データ及び音声データをエンコード前に編集された信号又は編集ポイントが指定された信号としなくてもよく、よって、作業性を向上できると共に、予め編集された素材を記憶するための装置も必要とせず、装置を安価に構成できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態のブロック図である。
【図2】図1中の不連続検出/制御回路内の判定回路の一実施の形態の回路図である。
【図3】図1の動作説明用タイミングチャートである。
【図4】GOPの構造の説明図である。
【符号の説明】
10 画像信号入力端子
11 同期分離回路(検出手段)
13、24 A/D変換器
14 PLL回路(検出手段)
15 不連続検出/制御回路(検出手段、制御手段)
16、26 アドレスラッチ(第2の記憶手段)
17、27 アドレスラッチ(第1の記憶手段)
18、28 アドレス生成回路
19、29 メモリ
20、30 圧縮処理回路
21、31 メモリ
22 音声信号入力端子
25 クロスフェーダ(混合手段)
36 カウンタ
38 D型フリップフロップ
Claims (7)
- 画像データを書き込んだ後読み出す第1のメモリと、
前記第1のメモリの書き込みと読み出しに同期して音声データを書き込んだ後読み出す第2のメモリと、
前記第1及び第2のメモリのアドレスを生成する第1及び第2のアドレス生成回路と、
前記画像データのフレームの先頭を検出して、該画像データのフレームの先頭が前記第1のメモリに書き込まれるときにおける、前記第1のメモリの第1のスタートアドレス及び前記第2のメモリの第2のスタートアドレスをそれぞれ記憶する第1の記憶手段と、
前記第1の記憶手段に記憶された第1及び第2のスタートアドレスがシフトされて入力され、前フレームのスタートアドレスとしてそれぞれ記憶する第2の記憶手段と、
前記第1のメモリから読み出された画像データを複数のフレーム単位で圧縮符号化して圧縮画像信号を出力する第1の圧縮処理回路と、
前記第2のメモリから読み出された音声データを圧縮符号化して圧縮音声信号を出力する第2の圧縮処理回路と、
装置に入力された前記音声データをそのまま通過させた通過音声データと、前記第2のメモリから読み出した音声データと装置入力音声データとを混合した混合音声データとのうちのいずれか一方を前記第2のメモリに出力する混合手段と、
前記画像データから分離した同期信号と前記同期信号に位相合わせを行った同期パルスとの同期状態が同期一致状態から同期不一致状態へと移行したことを示す第1の検出がなされた際に、前記第1及び第2のアドレス生成回路のアドレス歩進と前記第1及び第2の圧縮処理回路の圧縮処理動作をそれぞれ一時停止させ、前記同期信号と前記同期パルスとの同期再一致を示す第2の検出がなされた際に、前記第1及び第2のアドレス生成回路のアドレス歩進を前記第1又は第2の記憶手段により記憶されているスタートアドレスから再開させて新たな画像データのフレームの先頭から前記第1のメモリへの書き込みを開始させ、かつ、前記第2のメモリのメモリアドレスが規定値に達するまで前記混合手段に前記混合音声データを出力させることで前記混合手段からの前記混合音声データの前記第2のメモリへの書き込みを再開させると共に、前記第1及び第2の圧縮処理回路の圧縮処理動作を再開させる制御手段と
を有することを特徴とする情報圧縮装置。 - 画像データを書き込んだ後読み出す第1のメモリと、
前記第1のメモリの書き込みと読み出しに同期して音声データを書き込んだ後読み出す第2のメモリと、
前記第1及び第2のメモリのアドレスを生成する第1及び第2のアドレス生成回路と、
前記画像データのフレームの先頭を検出して、該画像データのフレームの先頭が前記第1のメモリに書き込まれるときにおける、前記第1のメモリの第1のスタートアドレス及び前記第2のメモリの第2のスタートアドレスをそれぞれ記憶する第1の記憶手段と、
前記第1の記憶手段に記憶された第1及び第2のスタートアドレスがシフトされて入力され、前フレームのスタートアドレスとしてそれぞれ記憶する第2の記憶手段と、
前記第1のメモリから読み出された画像データを複数のフレーム単位で圧縮符号化して圧縮画像信号を出力する第1の圧縮処理回路と、
前記第2のメモリから読み出された音声データを圧縮符号化して圧縮音声信号を出力する第2の圧縮処理回路と、
装置に入力された前記音声データをそのまま通過させた通過音声データと、前記第2のメモリから読み出した音声データと装置入力音声データとを混合した混合音声データとのうちのいずれか一方を前記第2のメモリに出力する混合手段と、
エンコードポーズボタンのオンを示す第1の検出がなされた際に、前記第1及び第2のアドレス生成回路のアドレス歩進と前記第1及び第2の圧縮処理回路の圧縮処理動作をそれぞれ一時停止させ、前記エンコードポーズボタンの解除を示す第2の検出がなされた際 に、前記第1及び第2のアドレス生成回路のアドレス歩進を前記第1又は第2の記憶手段により記憶されているスタートアドレスから再開させて新たな画像データのフレームの先頭から前記第1のメモリへの書き込みを開始させ、かつ、前記第2のメモリのメモリアドレスが規定値に達するまで前記混合手段に前記混合音声データを出力させることで前記混合手段からの前記混合音声データの前記第2のメモリへの書き込みを再開させると共に、前記第1及び第2の圧縮処理回路の圧縮処理動作を再開させる制御手段と
を有することを特徴とする情報圧縮装置。 - 前記規定値は、前記混合手段が混合動作を行うに要する最低限の音声データ量が前記第2のメモリに格納されたときの該第2のメモリのメモリアドレスであり、前記制御手段は、前記第1の検出がなされた際の前記第2のメモリのメモリアドレスが該規定値以上であるときは、前記第2の検出がなされた際に、前記第2のアドレス生成回路のアドレス歩進を前記第1の記憶手段により記憶されているスタートアドレスから再開させ、前記第1の検出がなされた際の前記第2のメモリのメモリアドレスが前記規定値未満であるときは、前記第2の検出がなされた際に、前記第2のアドレス生成回路のアドレス歩進を前記第2の記憶手段により記憶されているスタートアドレスから再開させることを特徴とする請求項1又は2に記載の情報圧縮装置。
- 前記制御手段は、前記第2の検出がなされたときは、前記第2のメモリのメモリアドレスがフレームのスタートアドレスから前記規定値に達するまでの期間は、装置に入力された前記音声データがフェードインされ、かつ、前記第2のメモリから読み出された音声データがフェードアウトされた前記混合音声データが取り出されるように前記混合手段を制御し、前記第2のメモリのメモリアドレスが前記規定値を越えた後は前記通過音声データが前記混合手段から取り出されるように該混合手段を制御することを特徴とする請求項3記載の情報圧縮装置。
- 画像データを書き込んだ後読み出す第1のメモリと、
前記第1のメモリの書き込みと読み出しに同期して音声データを書き込んだ後読み出す第2のメモリと、
前記第1及び第2のメモリのアドレスを生成する第1及び第2のアドレス生成回路と、
前記画像データのフレームの先頭を検出して、該画像データのフレームの先頭が前記第1のメモリに書き込まれるときにおける、前記第1のメモリの第1のスタートアドレス及び前記第2のメモリの第2のスタートアドレスをそれぞれ記憶する第1の記憶手段と、
前記第1の記憶手段に記憶された第1及び第2のスタートアドレスがシフトされて入力され、前フレームのスタートアドレスとしてそれぞれ記憶する第2の記憶手段と、
前記第1のメモリから読み出された画像データを複数のフレーム単位で圧縮符号化して圧縮画像信号を出力する第1の圧縮処理回路と、
前記第2のメモリから読み出された音声データを圧縮符号化して圧縮音声信号を出力する第2の圧縮処理回路と、
装置に入力された前記音声データを遮断し、かつ、前記第2のメモリから読み出した音声データをフェードアウトして該第2のメモリに出力するフェードアウト動作と、前記第2のメモリから読み出した音声データを遮断し、かつ、装置に入力された前記音声データをフェードインして該第2のメモリに出力するフェードイン動作とを行うことにより得たレベル制御データを前記第2のメモリに出力するレベル制御手段と、
前記画像データから分離した同期信号と前記同期信号に位相合わせを行った同期パルスとの同期状態が同期一致状態から同期不一致状態へと移行したことを示す第1の検出がなされた際に、前記第1及び第2のアドレス生成回路のアドレス歩進と前記第1及び第2の圧縮処理回路の圧縮処理動作をそれぞれ一時停止させ、前記同期信号と前記同期パルスとの同期再一致を示す第2の検出がなされた際に、前記第1及び第2のアドレス生成回路のアドレス歩進を前記第1又は第2の記憶手段により記憶されているスタートアドレスから再開させて新たな画像データのフレームの先頭から前記第1のメモリへの書き込みを開始させ、かつ、前記第2のメモリのメモリアドレスが規定値に達するまでの期間は前記レベル制御手段による前記フェードアウト動作を実行させる一方、前記第2のメモリのメモリアドレスが前記規定値以降になった際は、前記レベル制御手段による前記フェードアウト動作を実行させることで得た前記レベル制御データの前記第2のメモリへの書き込みを再開させると共に、前記第1及び第2の圧縮処理回路の圧縮処理動作を再開させる制御手段と
を有することを特徴とする情報圧縮装置。 - 画像データを書き込んだ後読み出す第1のメモリと、
前記第1のメモリの書き込みと読み出しに同期して音声データを書き込んだ後読み出す第2のメモリと、
前記第1及び第2のメモリのアドレスを生成する第1及び第2のアドレス生成回路と、
前記画像データのフレームの先頭を検出して、該画像データのフレームの先頭が前記第1のメモリに書き込まれるときにおける、前記第1のメモリの第1のスタートアドレス及び前記第2のメモリの第2のスタートアドレスをそれぞれ記憶する第1の記憶手段と、
前記第1の記憶手段に記憶された第1及び第2のスタートアドレスがシフトされて入力され、前フレームのスタートアドレスとしてそれぞれ記憶する第2の記憶手段と、
前記第1のメモリから読み出された画像データを複数のフレーム単位で圧縮符号化して圧縮画像信号を出力する第1の圧縮処理回路と、
前記第2のメモリから読み出された音声データを圧縮符号化して圧縮音声信号を出力する第2の圧縮処理回路と、
装置に入力された前記音声データを遮断し、かつ、前記第2のメモリから読み出した音声データをフェードアウトして該第2のメモリに出力するフェードアウト動作と、前記第2のメモリから読み出した音声データを遮断し、かつ、装置に入力された前記音声データをフェードインして該第2のメモリに出力するフェードイン動作とを行うことにより得たレベル制御データを前記第2のメモリに出力するレベル制御手段と、
エンコードポーズボタンのオンを示す第1の検出がなされた際に、前記第1及び第2のアドレス生成回路のアドレス歩進と前記第1及び第2の圧縮処理回路の圧縮処理動作をそれぞれ一時停止させ、前記エンコードポーズボタンの解除を示す第2の検出がなされた際に、前記第1及び第2のアドレス生成回路のアドレス歩進を前記第1又は第2の記憶手段により記憶されているスタートアドレスから再開させて新たな画像データのフレームの先頭から前記第1のメモリへの書き込みを開始させ、かつ、前記第2のメモリのメモリアドレスが規定値に達するまでの期間は前記レベル制御手段による前記フェードアウト動作を実行させる一方、前記第2のメモリのメモリアドレスが前記規定値以降になった際は、前記レベル制御手段による前記フェードアウト動作を実行させることで得た前記レベル制御データの前記第2のメモリへの書き込みを再開させると共に、前記第1及び第2の圧縮処理回路の圧縮処理動作を再開させる制御手段と
を有することを特徴とする情報圧縮装置。 - 前記圧縮処理回路は、前記メモリから読み出された画像データに対して所定のGOPシーケンスを有するMPEG方式の圧縮符号化を施し、前記圧縮処理動作の一時停止から再開にかけて、圧縮符号化された前記符号化データにおける前記GOPシーケンスが保たれることを特徴とする請求項4、5又は6に記載の情報圧縮装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36674498A JP3555746B2 (ja) | 1998-12-24 | 1998-12-24 | 情報圧縮装置 |
US09/457,365 US6381281B1 (en) | 1998-12-24 | 1999-12-09 | Information compressing apparatus |
CNB991260686A CN1189028C (zh) | 1998-12-24 | 1999-12-14 | 信息压缩装置 |
EP19990124931 EP1014728B1 (en) | 1998-12-24 | 1999-12-14 | Encoder with smooth audio transitions |
DE1999638490 DE69938490T2 (de) | 1998-12-24 | 1999-12-14 | Kodierer mit sanften Tonübergängen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36674498A JP3555746B2 (ja) | 1998-12-24 | 1998-12-24 | 情報圧縮装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000197059A JP2000197059A (ja) | 2000-07-14 |
JP3555746B2 true JP3555746B2 (ja) | 2004-08-18 |
Family
ID=18487562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36674498A Expired - Lifetime JP3555746B2 (ja) | 1998-12-24 | 1998-12-24 | 情報圧縮装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6381281B1 (ja) |
EP (1) | EP1014728B1 (ja) |
JP (1) | JP3555746B2 (ja) |
CN (1) | CN1189028C (ja) |
DE (1) | DE69938490T2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8006243B2 (en) * | 1999-12-07 | 2011-08-23 | International Business Machines Corporation | Method and apparatus for remote installation of network drivers and software |
KR100363174B1 (ko) * | 2001-02-15 | 2002-12-05 | 삼성전자 주식회사 | 비 정상 동기 신호를 처리하는 영상 표시 제어 장치 및 그방법 |
JP2005101836A (ja) * | 2003-09-24 | 2005-04-14 | Canon Inc | 記録装置 |
US8185079B2 (en) * | 2010-08-12 | 2012-05-22 | General Electric Company | Frequency estimation immune to FM clicks |
US8732376B2 (en) * | 2010-11-19 | 2014-05-20 | Sharp Kabushiki Kaisha | Data forwarding circuit, data forwarding method, display device, host-side device, and electronic apparatus |
US20120195573A1 (en) * | 2011-01-28 | 2012-08-02 | Apple Inc. | Video Defect Replacement |
US9196305B2 (en) | 2011-01-28 | 2015-11-24 | Apple Inc. | Smart transitions |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60214164A (ja) * | 1984-04-09 | 1985-10-26 | Nec Corp | オ−デイオシンクロナイザ |
JPS61169088A (ja) * | 1985-01-22 | 1986-07-30 | Nec Corp | オ−デイオシンクロナイザ装置 |
DE3729599A1 (de) * | 1987-09-04 | 1989-03-16 | Thomson Brandt Gmbh | Schaltungsanordnung fuer fernsehempfaenger zur stoerungsfreien umschaltung von fernsehkanaelen |
KR930006670B1 (ko) * | 1991-07-08 | 1993-07-22 | 삼성전자 주식회사 | 영상 시스템의 화면 안정화방법 |
JP3603381B2 (ja) * | 1995-04-07 | 2004-12-22 | ソニー株式会社 | 圧縮データ編集装置および圧縮データ編集方法 |
US5995153A (en) * | 1995-11-02 | 1999-11-30 | Prime Image, Inc. | Video processing system with real time program duration compression and expansion |
WO1997046027A1 (en) * | 1996-05-29 | 1997-12-04 | Sarnoff Corporation | Preserving synchronization of audio and video presentation |
JP3698376B2 (ja) * | 1996-08-19 | 2005-09-21 | 松下電器産業株式会社 | 同期再生装置 |
-
1998
- 1998-12-24 JP JP36674498A patent/JP3555746B2/ja not_active Expired - Lifetime
-
1999
- 1999-12-09 US US09/457,365 patent/US6381281B1/en not_active Expired - Lifetime
- 1999-12-14 DE DE1999638490 patent/DE69938490T2/de not_active Expired - Lifetime
- 1999-12-14 CN CNB991260686A patent/CN1189028C/zh not_active Expired - Fee Related
- 1999-12-14 EP EP19990124931 patent/EP1014728B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69938490D1 (de) | 2008-05-21 |
US6381281B1 (en) | 2002-04-30 |
CN1258164A (zh) | 2000-06-28 |
EP1014728B1 (en) | 2008-04-09 |
EP1014728A2 (en) | 2000-06-28 |
CN1189028C (zh) | 2005-02-09 |
JP2000197059A (ja) | 2000-07-14 |
EP1014728A3 (en) | 2003-02-12 |
DE69938490T2 (de) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5802240A (en) | Video editing apparatus | |
JP3932546B2 (ja) | Mpegビデオ編集装置及びmpegビデオ編集方法 | |
JP3555746B2 (ja) | 情報圧縮装置 | |
JPH1169301A (ja) | 復号方法及び復号再生装置、並びに記録媒体 | |
JP4286659B2 (ja) | 非順次走査フレーム構造フォーマットで記録されたビデオ表示のための再生速度の変更 | |
US20080199147A1 (en) | Apparatus for reproducing moving image stream with speed change and method thereof | |
JPWO2009072276A1 (ja) | 画像符号化装置、ビデオカメラ、集積回路及び画像符号化方法 | |
US6795640B1 (en) | Data recording device, data reproducing device and data recording medium for managing encoded data over a plurality of recording media | |
JPH1066085A (ja) | 画像処理装置および画像処理方法、並びに記録媒体 | |
KR100246762B1 (ko) | 비디오데이터 디코딩방법 | |
JP2007158432A (ja) | 映像記録装置 | |
JP3253530B2 (ja) | 動画像記録装置 | |
JP4006553B2 (ja) | 記録再生装置および方法 | |
JP3555740B2 (ja) | 情報圧縮装置 | |
JP3555741B2 (ja) | 情報圧縮装置 | |
JP3861454B2 (ja) | 動画データ圧縮装置 | |
CN1140128C (zh) | 信息压缩装置 | |
JP3517463B2 (ja) | 再生装置 | |
CN101039401B (zh) | 音频视频信号存储方法和装置及有广播流存储功能的电视 | |
JP3775525B2 (ja) | 復号化装置および復号化方法 | |
JP3897783B2 (ja) | 画像処理装置及びその制御方法、並びにコンピュータプログラム及びコンピュータ可読記憶媒体 | |
JP2638642B2 (ja) | ディジタル信号の信号処理装置 | |
JP2735289B2 (ja) | ディジタル信号の信号処理装置 | |
JP2002218396A (ja) | 情報再生装置および情報再生方法、記録媒体、並びにプログラム | |
JP3384162B2 (ja) | ディジタルビデオ信号記録再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |