JPH0529279A - 膜のエツチング方法 - Google Patents
膜のエツチング方法Info
- Publication number
- JPH0529279A JPH0529279A JP18093891A JP18093891A JPH0529279A JP H0529279 A JPH0529279 A JP H0529279A JP 18093891 A JP18093891 A JP 18093891A JP 18093891 A JP18093891 A JP 18093891A JP H0529279 A JPH0529279 A JP H0529279A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- etching
- etched
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 従来のようにフォトレジストを用いてドライ
エッチングを行う場合に生じていた（１）フォトレジス
トから発生する脱ガスにより、反応種の進行が妨げら
れ、エッチング形状が損ねられる、（２）フォトレジス
トとエッチングガスとの反応生成物がエッチング形状を
損ねる、（３）長時間のエッチングを行うと、フォトレ
ジストの焼けや型崩れが生じる等の問題を解消すること
を目的とする。 【構成】 本発明は、シリコン半導体デバイスにおいて
所望のパターンにエッチングされるシリコン酸化膜７の
表面に、多結晶シリコン膜８を上記膜のエッチングパタ
ーンに従って形成し、この多結晶シリコン膜８をマスク
として上記膜７をエッチングする。
エッチングを行う場合に生じていた（１）フォトレジス
トから発生する脱ガスにより、反応種の進行が妨げら
れ、エッチング形状が損ねられる、（２）フォトレジス
トとエッチングガスとの反応生成物がエッチング形状を
損ねる、（３）長時間のエッチングを行うと、フォトレ
ジストの焼けや型崩れが生じる等の問題を解消すること
を目的とする。 【構成】 本発明は、シリコン半導体デバイスにおいて
所望のパターンにエッチングされるシリコン酸化膜７の
表面に、多結晶シリコン膜８を上記膜のエッチングパタ
ーンに従って形成し、この多結晶シリコン膜８をマスク
として上記膜７をエッチングする。
Description
【０００１】
【産業上の利用分野】本発明は、膜、例えばシリコン酸
化膜等の膜をエッチングする方法に関し、特に、エッチ
ングする場合のエッチングマスクに関するものである。
化膜等の膜をエッチングする方法に関し、特に、エッチ
ングする場合のエッチングマスクに関するものである。
【０００２】
【従来の技術】従来、半導体デバイスにおける薄膜、例
えばシリコン酸化膜のエッチングしてパターニングする
場合、そのエッチングマスクとしては、フォトレジスト
膜が使用されている。
えばシリコン酸化膜のエッチングしてパターニングする
場合、そのエッチングマスクとしては、フォトレジスト
膜が使用されている。
【０００３】
【発明が解決しようとする課題】上述のようにフォトレ
ジストを用いてドライエッチングを行う場合、（１）フ
ォトレジストから発生する脱ガスにより、反応種の進行
が妨げられ、エッチング形状が損ねられる、（２）フォ
トレジストとエッチングガスとの反応生成物がエッチン
グ形状を損ねる、（３）長時間のエッチングを行うと、
フォトレジストの焼けや型崩れが生じる等の問題があっ
た。また、エッチングより半導体デバイスにおける電極
のコンタクトホールを形成する場合には、上記反応生成
物がコンタクトホール内に付着し、コンタクト抵抗を劣
化させてしまっていた。
ジストを用いてドライエッチングを行う場合、（１）フ
ォトレジストから発生する脱ガスにより、反応種の進行
が妨げられ、エッチング形状が損ねられる、（２）フォ
トレジストとエッチングガスとの反応生成物がエッチン
グ形状を損ねる、（３）長時間のエッチングを行うと、
フォトレジストの焼けや型崩れが生じる等の問題があっ
た。また、エッチングより半導体デバイスにおける電極
のコンタクトホールを形成する場合には、上記反応生成
物がコンタクトホール内に付着し、コンタクト抵抗を劣
化させてしまっていた。
【０００４】
【課題を解決するための手段】本発明の膜のエッチング
方法は、上述の課題を解決するものであり、所望のパタ
ーンにエッチングされる膜の表面に、多結晶シリコン膜
を上記膜のエッチングパターンに従って形成し、この多
結晶シリコン膜をマスクとして上記膜をエッチングする
ことを特徴とする。
方法は、上述の課題を解決するものであり、所望のパタ
ーンにエッチングされる膜の表面に、多結晶シリコン膜
を上記膜のエッチングパターンに従って形成し、この多
結晶シリコン膜をマスクとして上記膜をエッチングする
ことを特徴とする。
【０００５】
【作用】本発明によれば、多結晶シリコン膜が、例えば
シリコン酸化膜のエッチングマスクとして作用する。
シリコン酸化膜のエッチングマスクとして作用する。
【０００６】
【実施例】図１乃至図５は本発明の加工方法の一実施例
の断面図であり、シリコン基板上に形成されたトランジ
スタを覆うシリコン酸化膜にコンタクトホールを形成す
る場合の方法を示している。
の断面図であり、シリコン基板上に形成されたトランジ
スタを覆うシリコン酸化膜にコンタクトホールを形成す
る場合の方法を示している。
【０００７】まず、図１に示す工程において、シリコン
基板１上に形成されたトランジスタ６を覆ってシリコン
酸化膜７が形成されている。より具体的には、シリコン
基板１のＬＯＣＯＳ酸化膜２によって分離された表面
に、ソース領域３とドレイン領域４とこれらの間の多結
晶シリコンからなるゲート電極５とにより構成されたト
ランジスタ６が形成され、更に、トランジスタ６を覆っ
て、膜厚約２μｍのシリコン酸化膜７が形成されてい
る。
基板１上に形成されたトランジスタ６を覆ってシリコン
酸化膜７が形成されている。より具体的には、シリコン
基板１のＬＯＣＯＳ酸化膜２によって分離された表面
に、ソース領域３とドレイン領域４とこれらの間の多結
晶シリコンからなるゲート電極５とにより構成されたト
ランジスタ６が形成され、更に、トランジスタ６を覆っ
て、膜厚約２μｍのシリコン酸化膜７が形成されてい
る。
【０００８】図２に示す工程において、シリコン酸化膜
７表面に、膜厚１４００〜２８００Åの範囲で、例えば
２０００Åの多結晶シリコン膜８が形成される。
７表面に、膜厚１４００〜２８００Åの範囲で、例えば
２０００Åの多結晶シリコン膜８が形成される。
【０００９】図３に示す工程において、多結晶シリコン
膜８上に、膜厚４００〜５４００Åの範囲、好ましくは
膜厚８００〜５８００Åの範囲のフォトレジスト膜９が
パターニング形成される。
膜８上に、膜厚４００〜５４００Åの範囲、好ましくは
膜厚８００〜５８００Åの範囲のフォトレジスト膜９が
パターニング形成される。
【００１０】図４に示す工程において、フォトレジスト
膜９のパターニングに応じて多結晶シリコン膜８がエッ
チングされ、その後、フォトレジスト膜９が除去され
る。
膜９のパターニングに応じて多結晶シリコン膜８がエッ
チングされ、その後、フォトレジスト膜９が除去され
る。
【００１１】最後に、図５に示す工程において、パター
ニングされている多結晶シリコン膜８をマスクとして、
シリコン酸化膜７がエッチングされ、ソース領域３、ド
レイン領域４及びゲート電極５に連なるコンタクトホー
ル10がシリコン酸化膜７に形成される。
ニングされている多結晶シリコン膜８をマスクとして、
シリコン酸化膜７がエッチングされ、ソース領域３、ド
レイン領域４及びゲート電極５に連なるコンタクトホー
ル10がシリコン酸化膜７に形成される。
【００１２】以上のように、本発明によれば、シリコン
酸化膜７のエッチングは、多結晶シリコン膜８をマスク
として成される。以下に、本発明の利点について、従来
例と比較して説明する。
酸化膜７のエッチングは、多結晶シリコン膜８をマスク
として成される。以下に、本発明の利点について、従来
例と比較して説明する。
【００１３】まず、本発明において、多結晶シリコン膜
８をＣＦ4＋Ｏ2のエッチングガスを用いてエッチングす
る場合の、多結晶シリコン膜８とフォトレジスト膜９と
のエッチングレート比は約５であるので、膜厚２０００
Åの多結晶シリコン膜８をエッチングする場合、フォト
レジスト膜９の膜厚は、少なくとも４００Åでよく、マ
ージンを２倍にとっても８００Åあればよい。更に、フ
ォトレジスト膜９が形成される多結晶シリコン膜８の表
面に存在する５０００Å程度の段差を考慮したとして
も、フォトレジスト膜９の膜厚は５８００Åでよい。
８をＣＦ4＋Ｏ2のエッチングガスを用いてエッチングす
る場合の、多結晶シリコン膜８とフォトレジスト膜９と
のエッチングレート比は約５であるので、膜厚２０００
Åの多結晶シリコン膜８をエッチングする場合、フォト
レジスト膜９の膜厚は、少なくとも４００Åでよく、マ
ージンを２倍にとっても８００Åあればよい。更に、フ
ォトレジスト膜９が形成される多結晶シリコン膜８の表
面に存在する５０００Å程度の段差を考慮したとして
も、フォトレジスト膜９の膜厚は５８００Åでよい。
【００１４】また、シリコン酸化膜７をＣＨＦ3または
ＣＦ4＋Ｈ2のエッチングガスを用いてエッチングする場
合の、多結晶シリコン膜８とシリコン酸化膜７のエッチ
ングレート比は、約１５であるので、膜厚２μｍのシリ
コン酸化膜７をエッチングする場合、多結晶シリコン膜
８の膜厚は、少なくとも１４００Åでよく、マージンを
２倍にとっても、２８００Åあればよい。
ＣＦ4＋Ｈ2のエッチングガスを用いてエッチングする場
合の、多結晶シリコン膜８とシリコン酸化膜７のエッチ
ングレート比は、約１５であるので、膜厚２μｍのシリ
コン酸化膜７をエッチングする場合、多結晶シリコン膜
８の膜厚は、少なくとも１４００Åでよく、マージンを
２倍にとっても、２８００Åあればよい。
【００１５】以上のように、本発明によれば、マスクと
して用いられるフォトレジスト膜９及び多結晶シリコン
膜８の膜厚は、非常に薄くてよく、特にフォトレジスト
膜９の膜厚が薄くなることは、上述の発明が解決しよう
とする課題の項で述べた（１）〜（３）の各課題を解決
するに十分な効果を発揮する。
して用いられるフォトレジスト膜９及び多結晶シリコン
膜８の膜厚は、非常に薄くてよく、特にフォトレジスト
膜９の膜厚が薄くなることは、上述の発明が解決しよう
とする課題の項で述べた（１）〜（３）の各課題を解決
するに十分な効果を発揮する。
【００１６】一方、従来例のように、膜厚２μｍのシリ
コン酸化膜７をフォトレジスト膜を用いてエッチングす
る場合には、シリコン酸化膜７とフォトレジストとのエ
ッチングレート比は約５であるので、フォトレジスト膜
９の膜厚は、少なくとも４０００Åが必要であり、マー
ジンを２倍にとった場合、８０００Å必要である。更
に、フォトレジスト膜９が形成されるシリコン酸化膜８
の表面に段差が５０００Å程度存在すると、フォトレジ
スト膜９は１．３μｍもの膜厚が必要となる。
コン酸化膜７をフォトレジスト膜を用いてエッチングす
る場合には、シリコン酸化膜７とフォトレジストとのエ
ッチングレート比は約５であるので、フォトレジスト膜
９の膜厚は、少なくとも４０００Åが必要であり、マー
ジンを２倍にとった場合、８０００Å必要である。更
に、フォトレジスト膜９が形成されるシリコン酸化膜８
の表面に段差が５０００Å程度存在すると、フォトレジ
スト膜９は１．３μｍもの膜厚が必要となる。
【００１７】このように、非常に大なる膜厚のフォトレ
ジスト膜９を用いると、パターンの微細化に際してフォ
トレジスト膜に要求される解像度と焦点深度の点から見
て非常に不利となり、更には、（１）〜（３）の各課題
を解決するに至らない。
ジスト膜９を用いると、パターンの微細化に際してフォ
トレジスト膜に要求される解像度と焦点深度の点から見
て非常に不利となり、更には、（１）〜（３）の各課題
を解決するに至らない。
【００１８】
【発明の効果】本発明は、シリコン半導体デバイスにお
いて所望のパターンにエッチングされる膜の表面に、多
結晶シリコン膜を上記膜のエッチングパターンに従って
形成し、この多結晶シリコン膜をマスクとして上記膜を
エッチングするので、従来のようにフォトレジストを用
いてドライエッチングを行う場合に生じていた（１）フ
ォトレジストから発生する脱ガスにより、反応種の進行
が妨げられ、エッチング形状が損ねられる、（２）フォ
トレジストとエッチングガスとの反応生成物がエッチン
グ形状を損ねる、（３）長時間のエッチングを行うと、
フォトレジストの焼けや型崩れが生じる等の問題が解決
される。また、反応生成物はシリコンを主体とする生成
物であるので、これが発生したとしても何ら悪影響を与
えることはない。
いて所望のパターンにエッチングされる膜の表面に、多
結晶シリコン膜を上記膜のエッチングパターンに従って
形成し、この多結晶シリコン膜をマスクとして上記膜を
エッチングするので、従来のようにフォトレジストを用
いてドライエッチングを行う場合に生じていた（１）フ
ォトレジストから発生する脱ガスにより、反応種の進行
が妨げられ、エッチング形状が損ねられる、（２）フォ
トレジストとエッチングガスとの反応生成物がエッチン
グ形状を損ねる、（３）長時間のエッチングを行うと、
フォトレジストの焼けや型崩れが生じる等の問題が解決
される。また、反応生成物はシリコンを主体とする生成
物であるので、これが発生したとしても何ら悪影響を与
えることはない。
【図１】本発明加工方法の第１工程を示す断面図であ
る。
る。
【図２】本発明加工方法の第２工程を示す断面図であ
る。
る。
【図３】本発明加工方法の第３工程を示す断面図であ
る。
る。
【図４】本発明加工方法の第４工程を示す断面図であ
る。
る。
【図５】本発明加工方法の最終工程を示す断面図であ
る。
る。
Claims (1)
- 【特許請求の範囲】 【請求項１】 シリコン半導体デバイスにおいて所望の
パターンにエッチングされる膜の表面に、多結晶シリコ
ン膜を上記膜のエッチングパターンに従って形成し、こ
の多結晶シリコン膜をマスクとして上記膜をエッチング
することを特徴とする膜のエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18093891A JPH0529279A (ja) | 1991-07-22 | 1991-07-22 | 膜のエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18093891A JPH0529279A (ja) | 1991-07-22 | 1991-07-22 | 膜のエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529279A true JPH0529279A (ja) | 1993-02-05 |
Family
ID=16091906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18093891A Pending JPH0529279A (ja) | 1991-07-22 | 1991-07-22 | 膜のエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529279A (ja) |
-
1991
- 1991-07-22 JP JP18093891A patent/JPH0529279A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4352724A (en) | Method of manufacturing a semiconductor device | |
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| JPH11204504A (ja) | シリコン層のエッチング方法 | |
| US6008121A (en) | Etching high aspect contact holes in solid state devices | |
| JPH0529279A (ja) | 膜のエツチング方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JPH06333886A (ja) | コンタクトホールの形成方法 | |
| JPH0483336A (ja) | 半導体装置の製造方法 | |
| JP3312409B2 (ja) | 多層配線構造の半導体装置 | |
| JPS62261153A (ja) | 半導体装置の製造方法 | |
| JP2798944B2 (ja) | 薄膜形成方法 | |
| JPH1065000A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH06151459A (ja) | 薄膜トランジスタの製造方法 | |
| JPH065562A (ja) | 半導体薄膜の形成方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| KR100281270B1 (ko) | 반도체소자의 콘택 제조방법 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH06140516A (ja) | コンタクト形成方法 | |
| JPH0481323B2 (ja) | ||
| KR920007067A (ko) | 반도체 제조중 콘택트홀의 형성방법 | |
| JPH05343347A (ja) | 半導体装置の製造方法 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| KR970052482A (ko) | 반도체 장치 제조 방법 | |
| JPH11214515A (ja) | 半導体素子の配線構造及びその製造方法 |