JPH0528415B2 - - Google Patents
Info
- Publication number
- JPH0528415B2 JPH0528415B2 JP62036488A JP3648887A JPH0528415B2 JP H0528415 B2 JPH0528415 B2 JP H0528415B2 JP 62036488 A JP62036488 A JP 62036488A JP 3648887 A JP3648887 A JP 3648887A JP H0528415 B2 JPH0528415 B2 JP H0528415B2
- Authority
- JP
- Japan
- Prior art keywords
- invalidation
- address information
- processing
- address
- buffer storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010365 information processing Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 238000003672 processing method Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、主記憶手段と、ベクトル要求を処理
するベクトル処理手段と、スカラ要求を処理する
スカラ処理手段と、を主構成要素とする情報処理
装置における緩衝記憶手段に記憶されている有効
データの無効化処理方式に関する。
するベクトル処理手段と、スカラ要求を処理する
スカラ処理手段と、を主構成要素とする情報処理
装置における緩衝記憶手段に記憶されている有効
データの無効化処理方式に関する。
従来、この種の情報処理装置における緩衝記憶
手段の無効化処理は、ベクトル処理手段からのス
トア要求によつて主記憶手段上のデータが書き換
えられることで、そのデータの写しをブロツク単
位で持つている緩衝記憶手段のデータが無効にな
つてしまう場合があるため、後続のスカラ処理手
段からのスカラロード要求に対して、緩衝記憶手
段としてのデータの保障を行うためになされる。
手段の無効化処理は、ベクトル処理手段からのス
トア要求によつて主記憶手段上のデータが書き換
えられることで、そのデータの写しをブロツク単
位で持つている緩衝記憶手段のデータが無効にな
つてしまう場合があるため、後続のスカラ処理手
段からのスカラロード要求に対して、緩衝記憶手
段としてのデータの保障を行うためになされる。
実際の無効化処理は、ベクトル処理手段からの
ベクトルストア要求が受付けられたならば、緩衝
記憶手段のデータをすべて無効にしてしまうよう
な制御方式や、ベクトル処理手段から、ベクトル
ストア要求時に、ベクトルストア開始アドレス
(B)、ベクトルストア要素間距離(D)およびベクトル
ストア要素数(L)等のアドレス情報を受け取り、ベ
クトルストア領域（Ｂ〜Ｂ＋DL）を作成保持し、
さらに無効化アドレス作成回路で無効化アドレス
（Ｂ、Ｂ＋Ｄ、Ｂ＋2D…Ｂ＋DL）を作成し、そ
れぞれを用いてブロツク単位に無効化処理を行
い、その処理が終了するまでの間、後続のスカラ
ロードに対するデータの保障のために、無効化処
理終了まで保持しているベクトルストア領域内へ
のアクセスの場合に、その要求を主記憶手段への
直接要求として処理した。さらに、無効化処理中
に後続のベクトルストア要求が発生した場合は、
２番目以後のベクトルストア要求に応答するＢ、
Ｄ、Ｌのアドレス情報を保持し、それぞれに対応
するベクトルストア領域を作成し、それぞれを保
持し、前述同様のアクセス制御を行ない、後続ス
カラロード要求に対する緩衝記憶手段としてのデ
ータを保障した。２番目以後のアドレス情報保持
手段がすべて採用され、後続するベクトルストア
要求に応答するアドレス情報を受付けることが可
能となつた場合には、後続するすべての要求を禁
止したり、緩衝記憶手段へのスカラロード要求を
すべて主記憶手段へのロード要求として処理を行
つた。
ベクトルストア要求が受付けられたならば、緩衝
記憶手段のデータをすべて無効にしてしまうよう
な制御方式や、ベクトル処理手段から、ベクトル
ストア要求時に、ベクトルストア開始アドレス
(B)、ベクトルストア要素間距離(D)およびベクトル
ストア要素数(L)等のアドレス情報を受け取り、ベ
クトルストア領域（Ｂ〜Ｂ＋DL）を作成保持し、
さらに無効化アドレス作成回路で無効化アドレス
（Ｂ、Ｂ＋Ｄ、Ｂ＋2D…Ｂ＋DL）を作成し、そ
れぞれを用いてブロツク単位に無効化処理を行
い、その処理が終了するまでの間、後続のスカラ
ロードに対するデータの保障のために、無効化処
理終了まで保持しているベクトルストア領域内へ
のアクセスの場合に、その要求を主記憶手段への
直接要求として処理した。さらに、無効化処理中
に後続のベクトルストア要求が発生した場合は、
２番目以後のベクトルストア要求に応答するＢ、
Ｄ、Ｌのアドレス情報を保持し、それぞれに対応
するベクトルストア領域を作成し、それぞれを保
持し、前述同様のアクセス制御を行ない、後続ス
カラロード要求に対する緩衝記憶手段としてのデ
ータを保障した。２番目以後のアドレス情報保持
手段がすべて採用され、後続するベクトルストア
要求に応答するアドレス情報を受付けることが可
能となつた場合には、後続するすべての要求を禁
止したり、緩衝記憶手段へのスカラロード要求を
すべて主記憶手段へのロード要求として処理を行
つた。
上述した従来の無効化処理方式では、ベクトル
処理手段から送られてくる無効化要求が連続する
と、第１の無効化要求による無効化処理が終了す
るまで、第２の無効化要求による無効化処理が開
始されないため、たとえば、第２の無効化要求の
ためのスタツクしか存在しない装置では、第１の
無効化処理が終了していないのに第２の無効化要
求が出されると、後続の第３の無効化要求が発行
されないように抑止信号を出力し、第１の無効化
処理が終了するまでの間、すべての緩衝記憶手段
アクセス要求とベクトルストア要求等が禁止され
てしまい、また、複数個のスタツクが存在して
も、スタツクがすべて使用されてしまうと、同様
にして緩衝記憶手段アクセス要求とベクトルスト
ア要求等が禁止となつてしまうため処理速度が遅
くなつてしまうという欠点がある。
処理手段から送られてくる無効化要求が連続する
と、第１の無効化要求による無効化処理が終了す
るまで、第２の無効化要求による無効化処理が開
始されないため、たとえば、第２の無効化要求の
ためのスタツクしか存在しない装置では、第１の
無効化処理が終了していないのに第２の無効化要
求が出されると、後続の第３の無効化要求が発行
されないように抑止信号を出力し、第１の無効化
処理が終了するまでの間、すべての緩衝記憶手段
アクセス要求とベクトルストア要求等が禁止され
てしまい、また、複数個のスタツクが存在して
も、スタツクがすべて使用されてしまうと、同様
にして緩衝記憶手段アクセス要求とベクトルスト
ア要求等が禁止となつてしまうため処理速度が遅
くなつてしまうという欠点がある。
本発明の情報処理装置は、
スカラ処理手段と主記憶手段との間にあつて、
あるデータの一部の写しをブロツク単位で記憶
し、該ブロツクのブロツクアドレスと、該ブロツ
クのデータの有効を表示する有効ビツトを持つ緩
衝記憶手段と、 ベクトル処理手段で処理されるベクトルストア
要求にともないベクトル処理手段から送出され
る、緩衝記憶手段の有効ビツトを無効にするため
のアドレス作成に必要なアドレス情報を、該アド
レス情報の有効を表示する有効情報とともに、複
数組保持することが可能なアドレス情報保持手段
と、 アドレス情報保持手段に保持されているアドレ
ス情報から、緩衝記憶手段にある有効ビツトを無
効にするためのアドレスを作成する無効化アドレ
ス作成手段と、 ベクトル処理手段から送出される、緩衝記憶手
段の有効ビツトを無効にするための無効化要求
と、無効化アドレス作成手段からの無効化アドレ
スとを用いて緩衝記憶手段の有効ビツトを無効に
する無効化処理手段と、 アドレス情報保持手段で保持されているアドレ
ス情報の数がある定数になつた場合に、無効化処
理手段が行なう緩衝記憶手段の無効化処理を終了
させ、アドレス情報保持手段が保持しているアド
レス情報の有効情報をすべて無効化し、緩衝記憶
手段に対して前記有効ビツトをすべて無効にする
全無効化要求を出力する無効化制御手段を有して
いる。
あるデータの一部の写しをブロツク単位で記憶
し、該ブロツクのブロツクアドレスと、該ブロツ
クのデータの有効を表示する有効ビツトを持つ緩
衝記憶手段と、 ベクトル処理手段で処理されるベクトルストア
要求にともないベクトル処理手段から送出され
る、緩衝記憶手段の有効ビツトを無効にするため
のアドレス作成に必要なアドレス情報を、該アド
レス情報の有効を表示する有効情報とともに、複
数組保持することが可能なアドレス情報保持手段
と、 アドレス情報保持手段に保持されているアドレ
ス情報から、緩衝記憶手段にある有効ビツトを無
効にするためのアドレスを作成する無効化アドレ
ス作成手段と、 ベクトル処理手段から送出される、緩衝記憶手
段の有効ビツトを無効にするための無効化要求
と、無効化アドレス作成手段からの無効化アドレ
スとを用いて緩衝記憶手段の有効ビツトを無効に
する無効化処理手段と、 アドレス情報保持手段で保持されているアドレ
ス情報の数がある定数になつた場合に、無効化処
理手段が行なう緩衝記憶手段の無効化処理を終了
させ、アドレス情報保持手段が保持しているアド
レス情報の有効情報をすべて無効化し、緩衝記憶
手段に対して前記有効ビツトをすべて無効にする
全無効化要求を出力する無効化制御手段を有して
いる。
アドレス情報保持手段が保持可能なアドレス情
報数を保持してしまつた場合に実行中の緩衝記憶
手段の無効化処理が終了するので、アドレス情報
保持手段にベクトルストア要求にともなうアドレ
ス情報が保持可能となるまで持たされた接続要求
の発行を早く可能にすることができる。
報数を保持してしまつた場合に実行中の緩衝記憶
手段の無効化処理が終了するので、アドレス情報
保持手段にベクトルストア要求にともなうアドレ
ス情報が保持可能となるまで持たされた接続要求
の発行を早く可能にすることができる。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明の情報処理装置の一実施例の構
成図である。
成図である。
本実施例の情報処理装置は、ベクトル処理手段
１と、スカラ処理手段２と、主記憶手段３と、ス
カラ処理手段２と主記憶手段３との間にあつて、
あるデータの一部の写しをブロツク単位で記憶
し、該ブロツクのブロツクアドレスと、該ブロツ
クのデータの有効を表示する有効ビツトを持つ緩
衝記憶手段４と、ベクトル処理手段１で処理され
るベクトルストア要求にともないベクトル処理手
段１から送出される、緩衝記憶手段４の有効ビツ
トを無効にするためのアドレス作成に必要なアド
レス情報を、該アドレス情報の有効を表示する有
効情報とともに、２組保持することが可能なアド
レス情報保持手段５と、アドレス情報保持手段５
に保持されているアドレス情報から、緩衝記憶手
段４にある有効ビツトを無効にするためのアドレ
スを作成する無効化アドレス作成手段６と、ベク
トル処理手段１から送出される、緩衝記憶手段４
の有効ビツトを無効にするための無効化要求と無
効化アドレス作成手段６からの無効化アドレスと
を用いて緩衝記憶手段４の有効ビツトを無効にす
る無効化処理手段７と、アドレス情報保持手段で
保持されているアドレス情報の数が２になつた場
合に無効化処理手段７が行なう緩衝記憶手段４の
無効化処理を終了させ、アドレス情報保持手段５
が保持しているアドレス情報の有効情報をすべて
無効化し、緩衝記憶手段４に対して前記有効ビツ
トをすべて無効にする全無効化要求を出力する無
効化制御手段８とから構成されている。
１と、スカラ処理手段２と、主記憶手段３と、ス
カラ処理手段２と主記憶手段３との間にあつて、
あるデータの一部の写しをブロツク単位で記憶
し、該ブロツクのブロツクアドレスと、該ブロツ
クのデータの有効を表示する有効ビツトを持つ緩
衝記憶手段４と、ベクトル処理手段１で処理され
るベクトルストア要求にともないベクトル処理手
段１から送出される、緩衝記憶手段４の有効ビツ
トを無効にするためのアドレス作成に必要なアド
レス情報を、該アドレス情報の有効を表示する有
効情報とともに、２組保持することが可能なアド
レス情報保持手段５と、アドレス情報保持手段５
に保持されているアドレス情報から、緩衝記憶手
段４にある有効ビツトを無効にするためのアドレ
スを作成する無効化アドレス作成手段６と、ベク
トル処理手段１から送出される、緩衝記憶手段４
の有効ビツトを無効にするための無効化要求と無
効化アドレス作成手段６からの無効化アドレスと
を用いて緩衝記憶手段４の有効ビツトを無効にす
る無効化処理手段７と、アドレス情報保持手段で
保持されているアドレス情報の数が２になつた場
合に無効化処理手段７が行なう緩衝記憶手段４の
無効化処理を終了させ、アドレス情報保持手段５
が保持しているアドレス情報の有効情報をすべて
無効化し、緩衝記憶手段４に対して前記有効ビツ
トをすべて無効にする全無効化要求を出力する無
効化制御手段８とから構成されている。
第２図は第１図中のアドレス情報保持手段５と
無効化制御手段８の詳細図である。
無効化制御手段８の詳細図である。
アドレス情報保持手段５は、ベクトル処理手段
１からアドレス情報線１０、有効情報線１１を介
してそれぞれ送出されるアドレス情報および該ア
ドレス情報の有効を表示する有効情報を保持する
アドレス情報保持回路５０１，５０２と、有効情
報ビツト５０３，５０４と、有効情報ビツト５０
３，５０４の情報の論理積をとり、アドレス情報
保持回路５０１，５０２が共に使用されているか
否かの情報を保持状況線５１を介して無効化制御
手段８へ送出するアンドゲート５０５から構成さ
れている。無効化制御手段８は、保持状況線５１
を介して、アドレス情報保持回路５０１，５０２
が共に使用されている情報を入力すると、停止信
号線８１を介して無効化処理手段７による緩衝記
憶手段４の無効化処理を中止させ、さらにリセツ
ト信号線８２を介してアドレス情報保持手段５の
有効情報ビツト５０３，５０４をそれぞれ無効化
（リセツト）するブロツク無効化制御回路８０２
と、保持状況線５１を介してアドレス情報保持回
路５０１，５０２が共に使用されているという情
報を入力すると、緩衝記憶手段４に対して全ブロ
ツクの無効化要求を全無効化指示線８０を介して
送出し、その処理が終了するまでは後続要求を抑
止するため、要求制御信号線８３を介して、ベク
トル処理手段１およびスカラ処理手段２に対して
要求抑止信号を送出し、さらに全無効化処理が終
了すれば、要求再開信号を要求制御信号線８３を
介して、それぞれの処理手段に送出する全無効化
要求回路８０１で構成されている。
１からアドレス情報線１０、有効情報線１１を介
してそれぞれ送出されるアドレス情報および該ア
ドレス情報の有効を表示する有効情報を保持する
アドレス情報保持回路５０１，５０２と、有効情
報ビツト５０３，５０４と、有効情報ビツト５０
３，５０４の情報の論理積をとり、アドレス情報
保持回路５０１，５０２が共に使用されているか
否かの情報を保持状況線５１を介して無効化制御
手段８へ送出するアンドゲート５０５から構成さ
れている。無効化制御手段８は、保持状況線５１
を介して、アドレス情報保持回路５０１，５０２
が共に使用されている情報を入力すると、停止信
号線８１を介して無効化処理手段７による緩衝記
憶手段４の無効化処理を中止させ、さらにリセツ
ト信号線８２を介してアドレス情報保持手段５の
有効情報ビツト５０３，５０４をそれぞれ無効化
（リセツト）するブロツク無効化制御回路８０２
と、保持状況線５１を介してアドレス情報保持回
路５０１，５０２が共に使用されているという情
報を入力すると、緩衝記憶手段４に対して全ブロ
ツクの無効化要求を全無効化指示線８０を介して
送出し、その処理が終了するまでは後続要求を抑
止するため、要求制御信号線８３を介して、ベク
トル処理手段１およびスカラ処理手段２に対して
要求抑止信号を送出し、さらに全無効化処理が終
了すれば、要求再開信号を要求制御信号線８３を
介して、それぞれの処理手段に送出する全無効化
要求回路８０１で構成されている。
次に、本実施例の動作を説明する。
まず、通常の緩衝記憶手段４の無効化処理を説
明する。スカラ処理手段２からスカラ要求線２０
を介して緩衝記憶手段４に対してスカラロード要
求があると、データが存在すれば、スカラロード
データ線４０を介してデータをスカラ処理手段２
へ送出する。データが存在しなければ、主記憶手
段３からブロツクデータ線３１を介してブロツク
データを緩衝記憶手段４へ送出かつ登録し、再び
緩衝記憶手段４をアクセスし、スカラロードデー
タ線４０を介してスカラロードデータをスカラ処
理手段２へ送出する。また、制御の方式によつて
は、スカラロードデータは、主記憶手段３から主
記憶スカラデータ線３２を介してスカラ処理手段
２に送られる場合もある。
明する。スカラ処理手段２からスカラ要求線２０
を介して緩衝記憶手段４に対してスカラロード要
求があると、データが存在すれば、スカラロード
データ線４０を介してデータをスカラ処理手段２
へ送出する。データが存在しなければ、主記憶手
段３からブロツクデータ線３１を介してブロツク
データを緩衝記憶手段４へ送出かつ登録し、再び
緩衝記憶手段４をアクセスし、スカラロードデー
タ線４０を介してスカラロードデータをスカラ処
理手段２へ送出する。また、制御の方式によつて
は、スカラロードデータは、主記憶手段３から主
記憶スカラデータ線３２を介してスカラ処理手段
２に送られる場合もある。
このようにして、スカラ要求によつて、緩衝記
憶手段４にはブロツクデータが登録される。この
状態で、ベクトル処理手段１からベクトルストア
要求がなされると、ストア要求であれば、ベクト
ル要求線１３を介して主記憶手段３に対してベク
トルデータのストアがなされ、ロード要求であれ
ば、主記憶ベクトルデータ線３３を介してロード
データがベクトル処理手段１に返される。この
時、緩衝記憶手段４と登録されているブロツクデ
ータの一部がベクトルストア要求によつて主記憶
手段３上で書き換えられてしまつたとしたら、緩
衝記憶手段４の該当するブロツクデータを無効化
する必要が生じる。この処理を行うのが無効化処
理であり、次のように行われる。ベクトル処理手
段１からベクトルストア要求が送出されると、ア
ドレス情報線１０と有効情報線１１を介して、ベ
クトルストア要求のアドレス情報と、アドレス情
報が有効であることを表示する有効情報とがアド
レス情報保持手段５へ送られ、アドレス情報保持
手段５では、これらの情報を保持するとともに、
アドレス情報線５０を介して無効化アドレス作成
手段６にそのアドレス情報を送出する。無効化ア
ドレス作成手段６において、受け取つたアドレス
情報を基にベクトルストアアドレスを作成し、そ
れを無効化アドレスとして無効化アドレス情報線
６０を介して無効化処理手段７へ送出する。無効
化処理手段７は、ベクトル処理手段１からの無効
化要求線１２を介して送られる無効化要求と、無
効化アドレス作成手段６からの無効化アドレス情
報を用いて、緩衝記憶手段４に作成された無効化
アドレスに該当するブロツクデータが存在した場
合に、無効化指示線７０を介して緩衝記憶手段４
の該当ブロツクデータの無効化を行う。これを基
本として本発明の特徴を第２図を用いて具体的に
説明する。前述の無効化処理方式を用いると、た
とえば、アドレス情報保持手段５が２つの情報を
保持することしかてきなかつたとしたら、２つの
保持手段とも、アドレス情報を保持してしまつた
ときから、後続の要求をそれがベクトルストア要
求でないという判定手段を持たないかぎり発行を
することができず、判定手段を持つたとしても、
ベクトルストア要求が検出されたときから、アド
レス情報保持手段５が、１つでも空きになるまで
発行が抑止され、後続要求の処理が遅くなる。特
に、ベクトルストアの要求数が大きい場合など緩
衝記憶手段４に対する無効化アドレスの検索に時
間がかかる場合は、緩衝記憶手段４をストアアド
レス１つ１つを検索しながら無効化していくので
後続要求の処理が遅くなる。
憶手段４にはブロツクデータが登録される。この
状態で、ベクトル処理手段１からベクトルストア
要求がなされると、ストア要求であれば、ベクト
ル要求線１３を介して主記憶手段３に対してベク
トルデータのストアがなされ、ロード要求であれ
ば、主記憶ベクトルデータ線３３を介してロード
データがベクトル処理手段１に返される。この
時、緩衝記憶手段４と登録されているブロツクデ
ータの一部がベクトルストア要求によつて主記憶
手段３上で書き換えられてしまつたとしたら、緩
衝記憶手段４の該当するブロツクデータを無効化
する必要が生じる。この処理を行うのが無効化処
理であり、次のように行われる。ベクトル処理手
段１からベクトルストア要求が送出されると、ア
ドレス情報線１０と有効情報線１１を介して、ベ
クトルストア要求のアドレス情報と、アドレス情
報が有効であることを表示する有効情報とがアド
レス情報保持手段５へ送られ、アドレス情報保持
手段５では、これらの情報を保持するとともに、
アドレス情報線５０を介して無効化アドレス作成
手段６にそのアドレス情報を送出する。無効化ア
ドレス作成手段６において、受け取つたアドレス
情報を基にベクトルストアアドレスを作成し、そ
れを無効化アドレスとして無効化アドレス情報線
６０を介して無効化処理手段７へ送出する。無効
化処理手段７は、ベクトル処理手段１からの無効
化要求線１２を介して送られる無効化要求と、無
効化アドレス作成手段６からの無効化アドレス情
報を用いて、緩衝記憶手段４に作成された無効化
アドレスに該当するブロツクデータが存在した場
合に、無効化指示線７０を介して緩衝記憶手段４
の該当ブロツクデータの無効化を行う。これを基
本として本発明の特徴を第２図を用いて具体的に
説明する。前述の無効化処理方式を用いると、た
とえば、アドレス情報保持手段５が２つの情報を
保持することしかてきなかつたとしたら、２つの
保持手段とも、アドレス情報を保持してしまつた
ときから、後続の要求をそれがベクトルストア要
求でないという判定手段を持たないかぎり発行を
することができず、判定手段を持つたとしても、
ベクトルストア要求が検出されたときから、アド
レス情報保持手段５が、１つでも空きになるまで
発行が抑止され、後続要求の処理が遅くなる。特
に、ベクトルストアの要求数が大きい場合など緩
衝記憶手段４に対する無効化アドレスの検索に時
間がかかる場合は、緩衝記憶手段４をストアアド
レス１つ１つを検索しながら無効化していくので
後続要求の処理が遅くなる。
そこで、本発明は、こうした場合に後続要求の
処理を早く行えるようにするために、アドレス情
報保持手段５が保持可能なアドレス情報数保持し
た場合、すべてのベクトルストア要求にともなう
無効化処理を中止しアドレス情報を無効化し、無
効化制御手段８によつて緩衝記憶手段４を全無効
化処理してしまおうというものである。
処理を早く行えるようにするために、アドレス情
報保持手段５が保持可能なアドレス情報数保持し
た場合、すべてのベクトルストア要求にともなう
無効化処理を中止しアドレス情報を無効化し、無
効化制御手段８によつて緩衝記憶手段４を全無効
化処理してしまおうというものである。
まず、アドレス情報保持手段５にあるアドレス
情報保持回路５０１，５０２に２つのベクトルス
トア要求にともなうアドレス情報を保持し、それ
らの有効情報をそれぞれ有効情報ビツト５０３，
５０４として持つ。そして、これら２ビツトの情
報がアンドゲート５０５でアンド条件が成立した
場合にアンドゲート５０５から保持状況線５１を
介して、アドレス情報保持手段５の２つの保持回
路５０１，５０２が使用されているという情報が
無効化制御手段８へ送出される。無効化制御手段
８ではその情報によつて、ブロツク無効化制御回
路８０２を用いて、停止信号線８１を介して無効
化処理手段７による緩衝記憶手段４の無効化処理
を中止させ、さらには、リセツト信号線８２を介
してアドレス情報保持手段５の有効情報ビツト５
０３，５０４をそれぞれ無効化（リセツト）す
る。また、無効化制御手段８にある全無効化要求
回路８０１を用いて（通常の緩衝記憶手段４の全
クリア回路の使用も可能）、保持情報線５１を介
して送られて来た、アドレス情報保持手段５が使
用不可であることを示すアンドゲート５０５のア
ンド情報によつて、緩衝記憶手段４に対して全ブ
ロツクの無効化要求を全無効化指示線８０を介し
て送出し、その処理が終了するまでは、後続要求
を抑止するため、要求制御信号線８３を介して、
ベクトル処理手段１およびスカラ処理手段２に対
して要求抑止信号を送出する。そして、全無効化
処理が終了すれば、要求再開信号を要求制御信号
線８３を介して、それぞれの処理手段に送出す
る。
情報保持回路５０１，５０２に２つのベクトルス
トア要求にともなうアドレス情報を保持し、それ
らの有効情報をそれぞれ有効情報ビツト５０３，
５０４として持つ。そして、これら２ビツトの情
報がアンドゲート５０５でアンド条件が成立した
場合にアンドゲート５０５から保持状況線５１を
介して、アドレス情報保持手段５の２つの保持回
路５０１，５０２が使用されているという情報が
無効化制御手段８へ送出される。無効化制御手段
８ではその情報によつて、ブロツク無効化制御回
路８０２を用いて、停止信号線８１を介して無効
化処理手段７による緩衝記憶手段４の無効化処理
を中止させ、さらには、リセツト信号線８２を介
してアドレス情報保持手段５の有効情報ビツト５
０３，５０４をそれぞれ無効化（リセツト）す
る。また、無効化制御手段８にある全無効化要求
回路８０１を用いて（通常の緩衝記憶手段４の全
クリア回路の使用も可能）、保持情報線５１を介
して送られて来た、アドレス情報保持手段５が使
用不可であることを示すアンドゲート５０５のア
ンド情報によつて、緩衝記憶手段４に対して全ブ
ロツクの無効化要求を全無効化指示線８０を介し
て送出し、その処理が終了するまでは、後続要求
を抑止するため、要求制御信号線８３を介して、
ベクトル処理手段１およびスカラ処理手段２に対
して要求抑止信号を送出する。そして、全無効化
処理が終了すれば、要求再開信号を要求制御信号
線８３を介して、それぞれの処理手段に送出す
る。
以上説明したように本発明は、アドレス情報保
持手段が保持可能なアドレス情報数を保持してし
まつた場合に緩衝記憶手段を全無効化し、保持さ
れたアドレス情報と実行中の無効化処理をすべて
無効化することにより、実行中の緩衝記憶手段の
無効化処理が終了し、アドレス情報保持手段にベ
クトルストア要求にともなうアドレス情報が保持
可能となるまで待たされた後続要求の発行を早く
可能にすることができるという効果がある。
持手段が保持可能なアドレス情報数を保持してし
まつた場合に緩衝記憶手段を全無効化し、保持さ
れたアドレス情報と実行中の無効化処理をすべて
無効化することにより、実行中の緩衝記憶手段の
無効化処理が終了し、アドレス情報保持手段にベ
クトルストア要求にともなうアドレス情報が保持
可能となるまで待たされた後続要求の発行を早く
可能にすることができるという効果がある。
第１図は本発明の情報処理装置の一実施例の構
成図、第２図はアドレス情報保持手段５と無効化
制御手段８の詳細図である。 １……ベクトル処理手段、２……スカラ処理手
段、３……主記憶手段、４……緩衝記憶手段、５
……アドレス情報保持手段、６……無効化アドレ
ス作成手段、７……無効化処理手段、８……無効
化制御手段、１０……アドレス情報線、１１……
有効情報線、１２……無効化要求線、１３……ベ
クトル要求線、２０……スカラ要求線、３１……
ブロツクデータ線、３２……主記憶スカラデータ
線、３３……主記憶ベクトルデータ線、４０……
スカラロードデータ線、５０……アドレス情報
線、５１……保持状況線、６０……無効化アドレ
ス情報線、７０……無効化指示線、８０……全無
効化指示線、８１……停止信号線、８２……リセ
ツト信号線、８３……要求制御信号線、５０１，
５０２……アドレス情報保持回路、５０３，５０
４……有効情報ビツト、５０５……アンドゲー
ト、８０１……全無効化要求回路、８０２……ブ
ロツク無効化制御回路。
成図、第２図はアドレス情報保持手段５と無効化
制御手段８の詳細図である。 １……ベクトル処理手段、２……スカラ処理手
段、３……主記憶手段、４……緩衝記憶手段、５
……アドレス情報保持手段、６……無効化アドレ
ス作成手段、７……無効化処理手段、８……無効
化制御手段、１０……アドレス情報線、１１……
有効情報線、１２……無効化要求線、１３……ベ
クトル要求線、２０……スカラ要求線、３１……
ブロツクデータ線、３２……主記憶スカラデータ
線、３３……主記憶ベクトルデータ線、４０……
スカラロードデータ線、５０……アドレス情報
線、５１……保持状況線、６０……無効化アドレ
ス情報線、７０……無効化指示線、８０……全無
効化指示線、８１……停止信号線、８２……リセ
ツト信号線、８３……要求制御信号線、５０１，
５０２……アドレス情報保持回路、５０３，５０
４……有効情報ビツト、５０５……アンドゲー
ト、８０１……全無効化要求回路、８０２……ブ
ロツク無効化制御回路。
Claims (1)
- 【特許請求の範囲】 １ 主記憶手段と、ベクトル要求を処理するベク
トル手段と、スカラ要求を処理するスカラ処理手
段とを主構成要素とする情報処理装置において、 前記スカラ処理手段と前記主記憶手段との間に
あつて、あるデータの一部の写しをブロツク単位
で記憶し、該ブロツクのブロツクアドレスと、該
ブロツクのデータの有効を表示する有効ビツトを
持つ緩衝記憶手段と、 前記ベクトル処理手段で処理されるベクトルス
トア要求にともない前記ベクトル処理手段から送
出される、前記緩衝記憶手段の有効ビツトを無効
にするためのアドレス作成に必要なアドレス情報
を、該アドレス情報の有効を表示する有効情報と
ともに、複数組保持することが可能なアドレス情
報保持手段と、 前記アドレス情報保持手段に保持されているア
ドレス情報から、前記緩衝記憶手段にある有効ビ
ツトを無効にするためのアドレスを作成する無効
化アドレス作成手段と、 前記ベクトル処理手段から送出される、前記緩
衝記憶手段の有効ビツトを無効にするための無効
化要求と、前記無効化アドレス作成手段からの無
効化アドレスとを用いて前記緩衝記憶手段の有効
ビツトを無効にする無効化処理手段と、 前記アドレス情報保持手段で保持されているア
ドレス情報の数がある定数になつた場合に、前記
無効化処理手段が行なう前記緩衝記憶手段の無効
化処理を終了させ、前記アドレス情報保持手段が
保持しているアドレス情報の有効情報をすべて無
効化し、前記緩衝記憶手段に対して前記有効ビツ
トをすべて無効にする全無効化要求を出力する無
効化制御手段とを有することを特徴とする情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036488A JPS63204344A (ja) | 1987-02-18 | 1987-02-18 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036488A JPS63204344A (ja) | 1987-02-18 | 1987-02-18 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63204344A JPS63204344A (ja) | 1988-08-24 |
| JPH0528415B2 true JPH0528415B2 (ja) | 1993-04-26 |
Family
ID=12471209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036488A Granted JPS63204344A (ja) | 1987-02-18 | 1987-02-18 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63204344A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03231365A (ja) * | 1990-02-07 | 1991-10-15 | Koufu Nippon Denki Kk | 情報処理装置 |
-
1987
- 1987-02-18 JP JP62036488A patent/JPS63204344A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63204344A (ja) | 1988-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502825A (en) | Data processing system with an enhanced cache memory control | |
| JPH0285960A (ja) | 情報処理システム | |
| EP0142819B1 (en) | Access control system for storage having hardware area and software area | |
| JPH0528415B2 (ja) | ||
| JPS61165170A (ja) | バス制御方式 | |
| JP2961663B2 (ja) | キャッシュメモリ制御方法 | |
| JP2805786B2 (ja) | 情報処理装置 | |
| JP3047992B2 (ja) | 主記憶キー制御方法 | |
| JPH0664552B2 (ja) | 情報処理装置の無効化処理方式 | |
| JPS5942394B2 (ja) | キャッシュ制御装置 | |
| JPS6250863B2 (ja) | ||
| JPH06161891A (ja) | コンピュータシステム及びキャッシュ制御手段におけるキャッシュ制御方法 | |
| JPS5815877B2 (ja) | バツフア・メモリ制御方式 | |
| JPS62151970A (ja) | ロツクバイトアクセス方式 | |
| JPS6385949A (ja) | キヤツシユメモリストア方式 | |
| JPS63121975A (ja) | 情報処理装置 | |
| JPH03127126A (ja) | 情報処理装置 | |
| JPS6079467A (ja) | 情報処理システム | |
| JPS58212693A (ja) | 情報処理装置 | |
| JPH0822416A (ja) | キャッシュメモリの制御方法 | |
| JPH0343649B2 (ja) | ||
| JPH01222375A (ja) | 緩衝記憶装置 | |
| JPS6266348A (ja) | キヤツシユメモリ制御装置におけるストアチエツク方式 | |
| JPH01222376A (ja) | 緩衝記憶装置 | |
| JPS6015759A (ja) | キヤツシユ無効化制御装置 |