JPS58212693A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ゛発明の対象 本発明は、情報処理装置における、高速バッフ丁記憶制
御に関するものである。

従来技術 従来技術例を図−１に示す。図−１において１は主記憶
装置、２は中央処理装置、５は外部処理装置である。２
と３は１を共有している。

４は命令処理ユニット、５は高速バッフτ記憶。

６はバッフ丁管理テーブルである。

命令処理ユニットは、命令又はオペランドの読み出し要
求が発生すると、要求アドレスにより３７７丁管理テー
ブルを参照し、必要情報が高速バック丁内に取り込まれ
ているかどうかを調べる。もし高速バッフ７内に情報が
取り込まれている場合には、高速バッフ丁よりの情報を
使って命令の実行を行う。もし高速バック丁内に情報が
取り込まれていない場合には、主記憶より情報を読み出
すが、この時必要情報を含むブロック全体を読み出し、
高速バッフ丁へ格納すると同時に、バッフ丁管理テーブ
ルへブロックアドレスの登録を行っておく。

この様な情報処理装置において、外部処理ユニットが主
記憶内容を書き替えた場合、もしその情報が高速バッフ
丁記憶内に取り込まれている場合には、主記憶の内容と
バッフ丁記憶の内容に不一致が生じてしまう。これを解
消するために、外部処理ユニットは、主記憶への書込み
を行う毎に、そのアドレスを中央処理装置に送出する。

アドレスを受取った中央処理装置は、そのアドレスによ
り、パンフＴｇ理テーブルを参照し、該当情報が、７７
７丁記憶内に取り込まれているかどうかの判定を行う。

もし該尚アドレスがバッフ丁記憶内に取り込まれている
場合には、該当アドレスに対応する。バッフ丁管理テー
ブルを無効化することにより以降、命令処理ユニットが
高速バッフ７内の情報を使用せず、主記憶内の情報を使
用する様にする。図−２は従来技術の構成例である。

図−２において、１は命令処理ユニットからのバッフτ
管理テーブル参照アドレスである、２はアドレスをセッ
トするためのアドレスレジスタである。６はアドレスレ
ジスタ２にセットされたアドレスをバッフ丁管理テーブ
ルに送出するためのアドレス線である。４は外部処理装
置からのバッフτ管理テーブル参照アドレスで　　゛あ
る。５はアドレスをセラトスるためのアドレスレジスタ
である。６はアドレスレジスタ５にセクトされたアドレ
スをバッフ丁％理テーブルに送出するためのアドレス線
である。１５はバッフ丁無効化制御論理である。１６は
バッフ丁管理テーブルを無効化するだめのアドレス線で
ある。

７は外部処理装置からの参照動作、命令処理ユニットか
らの参照動作及びバッフ丁無〃１化制御論理からのバク
フチ管理テーブル無効化動作問（７）　ｆ　先Ｊｌ　位
を取りいずれかのアドレスをバッフ丁管理テーブルに送
出するセレクト論理である。

８はバッフ丁管理テーブルであり、有効ビット９とアド
レスビート１０により構成されている。

１２はバッフ了管理テーブル内に登録されているアドレ
スと、セレクト論理７により選択されたアドレスとの比
較を行う比較回路である。本比較回路では、バッフ丁管
理テーブル内の有効ビット９が甲の時のみ比較動作が行
われ、・０′の時は比較動作は行われない様になってい
る。

今命令処理ユニットからバッフ丁憤理テーブル参照アド
レスが送られて来ると、−担アドレスレジスタ２にセッ
トされた後、外部処理装置からの参照少求及びバッフ丁
無効化制御論理からの無効化要求がないことを確認した
後、セレクト論理７及びアドレスライン１１を絆由して
、比較回路１２により、バッフτ管理テーブル８の内容
と比較が行われる。今バッフτ管理テーブル内の有効ビ
ットが１′でかつアドレスが一致している場合には報告
ライン１４をオンすることにより、命令処理ユニ７トに
対し、該当情報かバッフτ記憶内に取り込まれているむ
ね報告される、 もしバッフ丁管理テーブル内の有効ビットがＯ′である
か又は１′であってもアドレスが一致しなかった場合に
は報告ライン１４をオフにすることにより、命令処理ユ
ニットに対し該当情報が、バッフ丁記憶内に格納されて
いなかったむね報告される。報告を受けた命令処理ユニ
ットは主記憶よりの該当データを名むブロックを読み出
し、バッフτ記憶内に格納すると同時にアドレスレジス
タ２にセットしであるアドレスをバッフτ管理−テーブ
ル内のアドレスビートに登録しさらに有効ピントに１を
登録する。

合外部処坤ユニットからバッフτ憤理テーブル参照アド
レス４が送られて米ろと、−担アドレスレジスタ５にセ
クトされた後、命令処理ユニットからのバフフッ％理テ
ーブル参照要求がないのを確蛯した後−セレクト論理７
及びアドレスライン１１を経由して、比較回路１０によ
り、パクフ丁％理テーブル８の内容と比較が行われる。

合バッフ〒管理テーブル内の有効ビットが０′であるか
又は有効ビットが１′ではあるがアドレスが一致しなか
った場合には、報告ライン１３をＯＦＦにして、該当情
報が高速バッフ〒記憶内に取り込まれていないむね、バ
ク２丁無効化制御論理１４に対して報告を行う。

報告を受けたバッフ〒無効化制御論理は、外部処理装置
からのバッフ丁管理テーブル参照動作を完了する。もし
バッフτ管理テーブル内の有ａビットが１′でかつアド
レスが一致した場合には、報告ライン１３をＯＮにして
、該当情報が高速バッフ〒記憶内に取り込まれているむ
ね。

バッフτ無効化制御論理に対して報告を行つ。

＠告を受けたバッフ丁無効化制御話理は、アドレスライ
ン２０によりバッフτ管理テーブル内の有効ビットに０
′を登録才ることによりン（ノフ丁管理テーブルを無効
化する。

従来技術においては、次の様な問題麿がある。

バック〒％理テーブルは、命令実行ユニットよりの参照
動作及び外部処理ユニットからの参照動作の両方で使用
される。このためいずれかからの参照要求がある場合に
は、いずれかの参照要求は待たされることとなり、処理
能力の低下をまねく。これを解決するために従来技術に
おいては一バッフ〒管理テーブルを命令処理ユニットか
らの参照用と、外部処理ユニ７トからの参照用の２組設
置する様な方法が取られている。しかしながら、外部処
理装置による参照動作の結果による該当バッフチー理テ
ーブルの無効化動作は上記２面化によりか決することは
出来す、中央処理装置及び外部処理装置の両方に対して
処理能力の低・下をまねく、 発明の目的 この発明の目的と才るところは、前記の如き従来技術の
問題点を除去するものであり、外部処理装置の主記憶内
容の変更に伴う、主記憶内容と高速バッフ丁記憶間の内
容の一不一致の解消を性能低下なく行える情報処理装置
を提供することにある。

本発明の特徴とするところは、前記のバラフチ管理テー
ブルとは独立に、下記の様に動作するバッフτ無効化テ
ーブルを設けたことである。

１　バッフ丁無効化テーブルは、２２７７１ｍテーブル
とは独立にかつバッフ〒管理テーブルに対応して設けら
れた１ｂｉｔのテーブルである。

２、　バッフ丁管理テ〜プルにアドレスが登録される時
には同時に対応するバッフ〒無効化テーブルには１１′
がセットされる、 ３　中央処理装置及び外部処理装置からのバッフ丁Ｗ理
テーブル診照時には、無効化テーブルも参照され、もし
該当無効化テーブルが０′の場合には、参照動作は無効
化される。

４　外部処理装置からのバッフ丁管理テーブル参照によ
り該当情報が１バッフ丁記憶内に格納されていると判定
された場合には、該当バッフ〒無効化テーブルに０′が
登録される。

発甲の実施例 次に本発明の実施例につき図面を用いて説明する０ 図−１と同一部分には同一符号が付しである。

図−３において、７はバッフ〒無効化テーブルである。

バッフ〒無効果テーブルはパフ）〒管理テーブルに対応
した１　ｂｉｔのテーブルである。バッフ〒管理テーブ
ル参照時にはバッフ丁無効化テーブルも同時に参照され
、もしバク２丁管理テーブルに対応するバッフ丁無効化
テーブルの状態が０′の場合には、たとえバッフ〒管理
テーブルの参照にて該当情報が高速バク７丁記憶内に格
納されていると判定されても、その判定は無効化され高
速バッフ〒記憶内の該当情報は使用されず、主記憶から
の再読み出し及び再格納が行われる様になっている。又
もしバッフ丁管理テーブルに対応するバッフ〒無効化テ
ーブルの状態が１′の場合には、バッフ丁管理テーブル
の参照結果は無効化されることはない。又外部処理装置
から送出されたアドレスがバッフ丁管理テーブルの内容
と比較され該当アドレスがバクフ丁管理テーブル内に登
録され、該当情報が高速バッフ丁記憶内に格納されてい
ると判定された場合には、従来技術例の様に該当バッフ
了管理テーブルを無効化するのではなく、バッフ丁管理
テーブルに対応するバッフ〒無効化テーブルに０′を登
録する。

これにより以後、命令処理ユニット及び外部処理ユニッ
トからの該当アドレスに対するバラフチ管理テーブルは
主記憶からの情報再転送に伴う、バッフ丁管理テーブル
の再登録まで無効化される。

又コのバッフτ管理テーブルの拘登録時、それＬ−５ｍ
応するバッフ〒無効化テーブルに１′が登録される。

図−４は本発明の一構成例である、 図−４において１〜１４は従来技術の一構成例である図
−２の１〜１４と同じである。

２１はバッフ丁管理テーブル８に対応するバッフ〒無効
化テーブルである。本構成例ではバッフ丁管理テーブル
が１個の場合を例にとっている。１６及び１７はＡＮＤ
回路であり、バッフτ管理テーブルに対応する。バッフ
丁無効化テーブルが１′の場合には、バッフ丁管理テー
ブル参照結果をそれぞれ命令処理ユニット及び無効化制
御論理に対し報告可能と才るが、ｏ′の場合には、バッ
フ丁管理テーブル参照結果を無効化し、それぞれ命令処
理ユニット及び無効化制御論理に対する報告信号１４及
び１３をＯＦ　Ｆ状態にする。

今命令処理ユニットから、バッフτ管理テーブル参照ア
ドレス１が送られて来ると一担アドレスレジスタ２にセ
ットさｊた徒、外部処理ユニットからのバクフ丁管理テ
ーブル参１１１ｔｆ嬰求がないのをｉｇした後、セレク
トｉ！ｉｉＦ理７及びアドレスライン１１を経由して比
較回路１２によりバク７丁管理テーブル８の内容と比較
が行われる。

今バッフ〒管理テーブル内の有効ビット９が０′である
か又はアドレスが一致しなかった場合には、比較結果ラ
イン１９を０′にしてＡＮＤ回路１７により報告ライン
１４をＯＦＦにすることにより、命令処理ユニットに対
して、バッフ〒記憶内に必要情報が取り込まれていない
むね報告を行う。報告を受けた命令処理ユニットは、主
記憶より必要情報を含むブロックを読み出し、バッフ〒
記憶内に格納すると同時に−アドレスレジスタ２にセッ
トしであるアドレスをバクフ丁管理テーブル内のアドレ
スビットに又バクフチ腎理テーブル内の有効ビットには
１′を登録する。

この時同時にバッフτ管理テーブルに対応するバッフ〒
無効化テーブル１５に対して制御線２０により　１′を
セットする。

舎外部処理ユニットからバッフτ管理テーブル参照アド
レス４が送られて来ると一担アドレスレジスタ５にセク
トされた後、命令処理ユニットからのバクフ丁参照要求
がないのを確認した後、セレクト論理７及びアドレスラ
イン１１を経由して比較回路１０によりバッフ丁管理テ
ーブル８の内容と比較が行われる。合バッフτ管理テー
ブルの有効ビットが１′でかつアドレスが一致した場合
には比較結果ライン１８をオンにする。その時そのバッ
フ丁％理テーブルに対応するバッフ丁無効化テーブルを
読み出し、それが１′なら、ＡＮＤ回路１７により報告
ライン１３をＯＮにしてバクフ丁無効化制御論理に対し
て該当情報が、バク７丁記憶内に取り込まれているむね
報告を行う。

報告を受けたバクフチ無効化！理は、該当バクフ〒無効
化管理テーブルに０′を登録する。

図−５は、本発明の他の実施例である。

前記実施例では、バッフτ管理テーブル及びバッフ〒無
効化テーブルが１個の例を示したが、図−５では、バッ
フ丁管理テーブル及びバクフ〒無効化テーブルが抄数個
ある場合を示しである。図１−５において１〜２０は図
−４と同じである。

図５の場合には、バッフτ管理テーブル及びバッフ〒無
効化テーブルが複数個あるため、命令処理ユニット又は
外部処理ユニットから送られて来るアドレスの内の数ビ
ットは、バクツー管理テーブル及びバクフ丁無効果テー
ブル内の１テーブルを選択するのに使用され、残りのビ
ットは１選択されたバッフ〒管理テーブル内に登録され
ているアドレス情報との比較動作又はバッフ〒管理テー
ブル内のアドレスフィールドへの登録アドレスとして使
用される。

本発明の効果 辺上述べた如き構成であるから、本発明にあっては次の
如き効果を得ることができる。

バッフτ管理テーブルとは独立に動作出来るバッフ〒無
効化テーブルを設けたので、ＩＡ部処理装置が、中央処
理装置内のパン７丁記憶に取込兜れている主記憶の情報
を書き替えた場合でも、外部処理装置及び中央処理装置
の処理能力を低下させることな（、バッフ丁記憶内の該
半情報の無効化を行うことが出来る。

【図面の簡単な説明】

ロック図である。 １・・主記憶 ２・・中央処理装置 ６・・外部処理装置 ４・・・命令処理ユニット ５・・高速バッフ丁記憶 ６、・バッフτ管理テーブル １２・・・比較回路 １６・・・無効果信号 ′１−ｊ　　　図 ！ 才　　　　今　　　　図　　　　□

Claims (1)

【特許請求の範囲】
1. １　主記憶装置の主記憶の情報の写しを格納するバッフ
   丁記憶とバッフτ記憶のブロック単位にその格納状態を
   管理するバッフ了管理テーブルを内蔵する中央処理装置
   及び中央処理装置と主記憶を具用する１つ以上の外部処
   理５装置を持ち、外部処理装置が主記憶の内容を変更し
   た場合には、該当アドレスを中央処理装置に送り、その
   アドレスでバッフ丁管理テーブルを参照することにより
   変更前の主記憶の情報がバッファ記憶内に格納されてい
   るかどうかの判定を行い、もし格納されている場合には
   、バッファ記憶内の該当情報の中央処理装置による使用
   を抑止し、新たに主記憶から更新後の情報を読み出しバ
   ッファ記憶内に角格納させることにより、外部処理装置
   の主記憶内容の変更に伴う主記憶とバッフ〒記憶量の情
   報の不一致を解消させている情フ丁管理テーブルとは独
   立に、バッフτ記憶のブロック単位に、バッファ記憶内
   の情報が有効か無効かを制御するテーブルを設け、外部
   処理装置が書き替えた以前の主記憶の情報がバッファ記
   憶内に格納されている場合にはそのプロ７りに対応する
   前記制御テーブルを無効状態にセットし以降中央処理装
   置において変更後の主記憶情報がバッファ記憶内に再格
   納されるまでは中央処理装置による該バッフ〒ブロック
   の使用を抑止する様なバッフ丁制御テーブルを内蔵する
   ことを特徴とする情報処理装置。