JP3241637B2 - キャッシュメモリ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はキャッシュメモリ特
に、マルチプロセッサによって共有される主記憶装置と
バス接続されたキャッシュメモリに関する。さらに詳し
くは、プロセッサからのライトリクエストを処理する部
分に特徴を有するキャッシュメモリに関する。

【０００２】

【従来の技術】従来この種のキャッシュメモリにおい
て、プロセッサからのライトリクエストを受け付けた時
の処理を説明する。なお、ここでは、例えば、キャッシ
ュメモリ間の一致処理プロトコルとして、Ｂｅｒｋｅｌ
ｅｙプロトコル（ＵＣ Ｂｅｒｋｅｌｅｙのマルチプロ
セッサワークステーションＳＰＵＲで用いられたプロト
コル）を採用した場合について、以下に説明する。

【０００３】Ｂｅｒｋｅｌｅｙプロトコルでは、キャッ
シュステータスとして、Ｉ／ＣＳ／ＤＥ／ＤＳを用いる
が、それぞれの意味するキャッシュの状態は以下の通り
である。

【０００４】Ｉ（Ｉｎｖａｌｉｄｅ）：キャッシュメモ
リ内にコピーが存在しない。ＣＳ（Ｃｌｅａｎ Ｓｈａ
ｒｅｄ）：複数のキャッシュメモリ内に主記憶装置と同
じ内容のコピーが存在する。ＤＥ（Ｄｉｒｔｙ Ｅｘｃ
ｌｉｓｉｖｅ）：唯一つのキャッシュメモリ内に主記憶
装置と異なる内容のコピーが存在する。ＤＳ（Ｄｉｒｔ
ｙ Ｓｈａｒｅｄ）：複数のキャッシュメモリ内に主記
憶装置と異なる内容のコピーが存在する。

【０００５】まず、プロセッサからライトリクエストを
受け付けた時、アドレスアレイを索引し、そのキャッシ
ュステータスにより、以下に示す処理を行う。

【０００６】１．キャッシュステータスがＩの場合：
バスに対して、排他ブロックリードリクエスト（以下、
ＥＢＲ）発行し、主記憶装置、または、他キャッシュメ
モリからのリプライを受け取り、アドレスをＤＥに更新
する。また、ライトデータは、一旦ライトデータバッフ
ァに格納し、主記憶装置、または、他キャッシュメモリ
からのリプライデータをデータアレイに登録した後、デ
ータアレイに書き込む。

【０００７】２．キャッシュステータスがＣＳ／ＤＳの
場合： バスに対して他キャッシュメモリを無効化する
リクエスト（以下、ＩＮＶ）を発行し、他キャッシュメ
モリの無効化を行い、アドレスアレイをＤＥに更新す
る。また、ライトデータは、一旦ライトデータバッファ
に格納し、他キャッシュメモリの無効化が終了した後、
データアレイに書き込む。

【０００８】尚、この際、バスに対してＩＮＶリクエス
トを発行する前に、他キャッシュメモリからＥＢＲリク
エスト、または、ＩＮＶリクエストを受け付けた場合
は、そのキャッシュメモリにおいてもライトリクエスト
が処理されていることになるため、当該キャッシュメモ
リは、ＩＮＶリクエストではなく、ＥＢＲリクエストを
発行し、他キャッシュメモリにおいてライトデータを書
き込んだデータをリプライデータとして受け取る。そし
て、アドレスアレイをＤＥに更新し、リプライデータを
データアレイに登録し、その後、ライトデータバッファ
に格納したライトデータをデータアレイに書き込む。

【０００９】３．キャッシュステータスがＤＥの場合：
ライトデータをライトデータバッファに格納すること
なく、データアレイに書き込む。

【００１０】上記１〜３の処理の際、プロセッサからの
パーシャルライトリクエスト（データアレイの１ワード
のうちのある部分のみにライトを行うリクエスト）実行
する場合には、上記１〜３の処理を行い、ライトデータ
を書き込むとき、一旦、データアレイに格納されたデー
タを読み出し、その読み出しデータと、ライトデータと
をマージして、データアレイに書き戻す処理を行う。

【００１１】次に上記の処理を行うのに必要な構成を図
３を用いて説明する。図３は、従来の一実施例を示すキ
ャッシュメモリのブロック図である。３０１はアドレス
アレイ、３０２はデータアレイ、３０３はアドレスアレ
イ３０１を索引するためのアドレスを格納するアドレス
レジスタ、３０４はバスリクエスト格納バッファ、３０
５はアドレスアレイ３０１から読み出したアドレスをア
ドレスレジスタ３０３のアドレスを比較を行い、アドレ
スアレイ３０１から読み出したキャッシュの状態により
キャッシュステータスの判定を行うキャッシュステータ
ス判定回路、３０６はキャッシュステータス判定回路３
０５の出力により、データアレイ３０２の制御や、バス
に対して発行するリクエストの制御等を行う制御回路、
３０７はバスに対して発行するリクエストを判定する制
御回路、２０８はバスに対して発行するリクエストを格
納するレジスタ、２０９はバスからのリクエストやリプ
ライを格納するレジスタ、３１０はアドレスアレイ３０
１に登録するアドレスおよびキャッシュの状態を示す情
報を格納するレジスタ、３１１はデータアレイ３０２の
アドレスレジスタ、３１２、３１３はデータアレイ３０
２に登録するライトデータ、または、リプライデータを
格納するライトデータレジスタ、３１４はバスからのリ
プライデータを格納するレジスタ、３１５はバスへ送出
するデータを格納するレジスタ、３１６はプロセッサか
らのリクエスト、および、アドレス、ライトデータを格
納するレジスタ、３１７はライトデータバッファを示
す。このうち、バスへのリクエストを発行し、その処理
が終了するまでの間、一時的にライトデータを格納する
ためには、ライトデータバッファ３１７が必要だった。

【００１２】

【発明が解決しようとする課題】上述した従来のキャッ
シュメモリ装置では、バスへのリクエストを送出しその
処理が終了するまでの間、ライトデータを格納するため
のライトデータバッファを設けなければならないが、こ
のライトデータバッファを実現するのには、多大なハー
ドウェア量を必要とするという問題点がある。大量のラ
イトデータを書き込むライトリクエストを扱い、またバ
スに対して発行したリクエスト処理に長時間を要した場
合、その間、一時的にライトデータを格納するライトデ
ータバッファは膨大な容量を要求される。一方、用意し
たライトデータバッファの容量が不十分だった場合に
は、このライトデータバッファがいっぱいの状態になる
と、後続の全てのリクエストが受け付けられなくなり、
性能の低下が避けられないという不具合が発生すること
になる。

【００１３】

【課題を解決するための手段】本発明のキャッシュメモ
リは、マルチプロセッサによって共有される主記憶装置
とバス接続されアドレスアレイを備えたキャッシュメモ
リにおいて、プロセッサからのライトリクエストを実行
する場合に、キャッシュメモリにコピーが存在しない状
態、または複数のキャッシュメモリに主記憶装置と同じ
内容のコピーが存在する可能性があるという状態でバス
にリクエストを送出する必要があるときは、前記ライト
リクエストを送出する前に、ライトデータを前記キャッ
シュメモリのデータアレイに先書き処理する手段と、主
記憶装置または他のキャッシュメモリからのリプライデ
ータを受け付けたときに、ライト対象以外のデータを前
記データアレイに登録する手段と、前記バスにライトリ
クエストを送出する前に他のキャッシュメモリからの同
一アドレスに対するリクエストを受け付けた場合には、
他のキャッシュメモリとのデータ矛盾を防ぐために、前
記ライトデータ先書きデータをリプライデータとして返
却しないように制御する手段とを設けたことを特徴とす
る。

【００１４】［作用］本発明では、アドレスアレイの索
引結果がＩＮＶ／ＣＳの時、バスに対してリクエストを
発行する場合、ライトデータをデータアレイに先書きす
る。このため、多大なハードウェア量を要したライトデ
ータバッファを削除することができる。

【００１５】また、アドレスアレイの索引結果がＣＳ
で、他キャッシュメモリの無効化を行う前に、同一アド
レスに対して他キャッシュメモリからのリードリクエス
トを受け付けた場合、ライトデータを先書きしたデータ
アレイのデータをリプライとして返却しないように制御
を行う。このため、データ矛盾を防ぐことができる。な
お、リードリクエストに対しては、主記憶装置にもデー
タがあるため、これをリプライデータとすれば、データ
矛盾は起こらない。

【００１６】また、アドレスアレイの索引結果がＤＳの
時、ライトデータの先書きは行わない。このため、他キ
ャッシュメモリの無効化を行う前に、同一アドレスに対
して他キャッシュメモリからのリードリクエストに対し
て、ライトデータを先書きしたデータアレイのデータを
リプライとして返却することは起こらない。ここで、ア
ドレスアレイの索引結果がＤＳの場合は、ＣＳの場合と
異なり、ライトデータを書き込む元のデータとして主記
憶装置のデータとは異なるデータを扱っているため、デ
ータアレイに上書きを施してしまうと、元データが再現
できなくなってしまうが、本発明のように、ライトデー
タの先書きを行わなければ、問題は生じない。

【００１７】また、アドレスアレイの索引結果がＣＳ／
ＤＳで、他キャッシュメモリの無効化を行う前に、同一
アドレスに対して他キャッシュメモリからＥＢＲリクエ
スト、または、ＩＮＶリクエストを受け付けた場合、Ｉ
ＮＶリクエストではなく、ＥＢＲリクエストをバスに対
して発行する。このため、ＥＢＲリクエスト、または、
ＩＮＶリクエストを発行した他キャッシュメモリにおい
てライトデータを書き込んだデータに対して、ライトを
実行することができる。

【００１８】また、アドレスアレイの索引の結果、追い
出し処理を必要とする場合、該ライトリクエストを差し
戻す。このため、追い出し処理によるデータアレイの読
み出しと、ライトデータの先書きによるデータアレイの
書き込みの競合を避けることができる。

【００１９】

【発明の実施の形態】

［構成の説明］ 本発明について、図面を参照して説明
する。

【００２０】図１は本発明の一実施例を示すキャッシュ
メモリ装置のブロック図であり、図２は本発明のキャッ
シュメメモリ装置が使用されるシステム例のブロック図
である。

【００２１】図１において、１０１はアドレスアレイ、
１０２はデータアレイ、１０３はアドレスアレイ１０１
を索引するためのアドレスを格納するアドレスレジス
タ、１０４はバスリクエスト格納バッファ、１０５はア
ドレスアレイ１０１から読み出したアドレスとアドレス
レジスタ１０３のアドレスを比較を行い、アドレスアレ
イ１０１から読み出したキャッシュの状態によりキャッ
シュステータスの判定を行うキャッシュステータス判定
回路、１０６はキャッシュステータス判定回路の出力に
より、データアレイ１０２の制御や、バスに対して発行
するリクエストの制御などを行う制御回路、１０７はバ
スに対して発行するリクエストを決定する制御回路、１
０８は発行するリクエストを格納するレジスタ、１０９
はバスからのリクエスト、リプライを格納するレジス
タ、１１０はアドレスアレイ１０１に登録するアドレス
およびキャッシュ状態を示す情報を格納するレジスタ、
１１１はデータアレイ１０２のアドレスレジスタ、１１
２、１１３はライトデータレジスタ、１１４はバスから
のリプライデータを格納するレジスタ、１１５はバスへ
送出するデータを格納するレジスタ、１１６はプロセッ
サからのリクエストアドレスおよびライトデータを格納
するレジスタ、１１７は他キャッシュメモリからのリク
エストとキャッシュメモリ内で処理しているリクエスト
のアドレスを比較を行う比較回路を示す。

【００２２】図２において、２０１，２０２，２０３，
２０４はそれそれプロセッサに接続されたキャッシュメ
モリ、２０５は主記憶装置、２０６はキャッシュメモリ
２０１，２０２，２０３，２０４と主記憶装置２０５と
接続するバスである。なお、図１に示すキャッシュメモ
リは、図２におけるキャッシュメモリ２０１に対応し、
キャッシュメモリ２０２．２０３．２０４も同様の構成
であるとする。

【００２３】［動作の説明］ ここでは、キャッシュメ
モリ間の一致処理プロトコルとして、Ｂｅｒｋｅｌｅｙ
プロトコルを採用した場合について、以下に説明する。

【００２４】Ｂｅｒｋｅｌｅｙプロトコルでは、キャッ
シュステータスとして、Ｉ／ＣＳ／ＤＥ／ＤＳを用い、
それぞれの意味するキャッシュの状態は以下の通りであ
る。

【００２５】Ｉ（Ｉｎｖａｌｉｄｅ）：キャッシュメモ
リ内にコピーが存在しない。ＣＳ（Ｃｌｅａｎ Ｓｈａ
ｒｅｄ）：複数のキャッシュメモリ内に主記憶装置と同
じ内容のコピーが存在する。ＤＳ（Ｄｉｒｔｙ Ｓｈａ
ｒｅｄ）：複数のキャッシュメモリ内に主記憶装置と異
なる内容のコピーが存在する。ＤＥ（Ｄｉｒｔｙ Ｅｘ
ｃｌｉｓｖｅ）：唯一つのキャッシュメモリ内に主記憶
装置と異なる内容のコピーが存在する。

【００２６】次に、プロセッサからキャッシュメモリ２
０１がライトリクエストを受け付けた時の処理について
説明する。

【００２７】ここで、例えば、データアレイ１０２の１
ワードを８バイト単位とし、バス２０６上で扱うデータ
の単位を６４バイトとする。また、プロセッサからのラ
イトリクエストを、１６バイトのライトデータを書き込
むリクエストとする。これにより、データアレイ１０２
へのライトデータ先書き処理では、８バイト×２ワード
のライト処理、ライト対象以外へのリプライの登録処理
では、残りの８バイト×６ワードのライト処理を行うこ
ととする。

【００２８】ここに、先書きとはプロセッサからのライ
トリクエストを実行する場合に、キャッシュの状態に応
じてバスにリクエスト（ＥＢＲリクエスト／ＩＮＶリク
エスト）を送出する必要があるとき、バスへリクエスト
を送出する前にライトデータをアレイに書き込むことを
意味する。

【００２９】まず、プロセッサからのライトリクエスト
は、レジスタ１１６に格納される。このうち、アドレス
部がアドレスレジスタ１０３に格納され、アドレスアレ
イ１０１の索引に使用される。アドレスアレイ１０１か
ら読み出されたアドレスおよびキャッシュの状態を示す
情報により、キャッシュステータス判定回路１０５にお
いてキャッシュのステータスが判定される。一方、ライ
トデータは、ライトデータレジスタ１１２に格納され
る。

【００３０】以下に、判定されたキャッシュステータス
により４つの場合に分けて、それぞれの処理について示
す。

【００３１】１．キャッシュステータスがＩの場合 キャッシュステータス判定回路１０５の出力を基に、制
御回路１０６において、データアレイ１０２のアドレス
をレジスタ１１１へ、また、ライトデータをライトデー
タレジスタ１１３へ格納し、データアレイ１０２へのラ
イトデータ先書きのための制御と、バスリクエスト格納
バッファ１０４にＥＢＲリクエストを格納するための制
御とを行う。

【００３２】次に、バスリクエスト格納バッファ１０４
に格納されたＥＢＲリクエストは、制御回路１０７を経
てレジスタ１０８に格納され、バス２０６に対して発行
される。そして、他キャッシュメモリ２０２，２０３，
２０４，または主記憶装置２０５のいずれかがリプライ
処理を実行し、リプライがバス２０６に送出されキャッ
シュメモリ２０１がこれを受け取り、レジスタ１０９に
格納、一方、リプライデータは、レジスタ１１４に格納
される。

【００３３】リプライは、アドレスレジスタ１０３を経
て、アドレスアレイ１０１へ新規アドレス、およびキャ
ッシュステータス（ＤＥ）の登録処理を行い、同時に制
御回路１０６において、データアレイ１０２のアドレス
をレジスタ１１１へ、また、リプライデータをライトデ
ータレジスタ１１３へ格納し、データアレイ１０２への
ライト対象以外のリプライデータの登録のための制御を
行う。これにより、ライトリクエスト処理が終了する。

【００３４】２．キャッシュステータスがＣＳの場合 キャッシュステータス判定回路１０５の出力を基に、制
御回路１０６において、データアレイのアドレスをレジ
スタ１１１へ、またライトデータをライトデータレジス
タ１１３へ格納し、データアレイ１０２へのライトデー
タ先書きのための制御と、バスリクエスト格納バッファ
１０４にＩＮＶリクエストを格納するための制御とを行
う。次に、バスリクエスト格納バッファ１０４に格納さ
れたＩＮＶリクエストは、制御回路１０７を経てレジス
タ１０８に格納され、バス２０６に対して発行される。

【００３５】そして、他キャッシュメモリ２０２，２０
３，２０４のうち、同様にキャッシュステータスＣＳの
キャッシュを無効化し、無効化終了を示すリプライがバ
ス２０６に送出され、キャッシュメモリ２０１がこれを
受け取り、レジスタ１０９に格納する。リプライはアド
レスレジスタ１０３を経て、アドレスアレイ１０１に対
してキャッシュステータスの更新処理（ＤＥ）をを行
う。このとき、リプライデータに関する処理はない。こ
れにより、ライトリクエスト処理が終了する。

【００３６】２−１．キャッシュステータスがＣＳで、
他キャッシュメモリの無効化を行う前に、同一アドレス
に対して他キャッシュメモリからのリードリクエストを
受け付けた場合 上記２において、バスリクエスト格納バッファ１０４に
ＩＮＶリクエストが格納されている時に、他キャッシュ
メモリ２０２からのリードリクエストを受け付けた場
合、このリクエストはレジスタ１０９に格納され、比較
回路１１７において、バッファ１０４のＩＮＶリクエス
トとアドレスが同一であることを検出し、データアレイ
１０２に格納されたデータをリードリクエストのリプラ
イデータとして返却しないように制御を行う。

【００３７】２−２．キャッシュステータスがＣＳで、
他キャッシュメモリの無効化を行う前に、同一アドレス
に対して他キャッシュメモリからのＥＢＲリクエスト、
または、ＩＮＶリクエストを受け付けた場合 上記２においてバスリクエスト格納バッファ１０４にＩ
ＮＶリクエストが格納されている時に、他キャッシュメ
モリ２０２からのＥＢＲリクエスト、またはＩＮＶリク
エストを受け付けた場合、このリクエストはレジスタ０
９に格納され、比較回路１１７において、バスリクエス
ト格納バッファ１０４のＩＮＶリクエストとアドレスが
同一であることを検出し、バスリクエスト格納バッファ
１０４のＩＮＶリクエストをＥＢＲリクエストに差し替
える。

【００３８】そして、他キャッシュメモリ２０２におい
て、ライトリクエスト処理終了後、バスリクエスト格納
バッファ１０４に格納されたＥＢＲリクエストは、制御
回路１０７を経てレジスタ１０８に格納され、バス２０
６に対して発行される。他キャッシュメモリ２０２がリ
プライ処理を実行し、リプライがバス２０６に送出さ
れ、キャッシュメモリ２０１がこれを受け取り、レジス
タ１０９に格納、一方、リプライデータは、レジスタ１
１４に格納される。リプライは、アドレスレジスタ１０
３を経て、アドレスアレイ１０１へキャッシュステータ
スの更新処理（ＤＥ）を行い、同時に制御回路１０６に
おいてデータアレイのアドレスをレジスタ１１１へ、ま
た、リプライデータをライトデータレジスタ１１３へ格
納し、データアレイ１０２へのライト対象以外のリプラ
イデータの登録のための制御を行う。これにより、ライ
トリクエスト処理が終了する。

【００３９】３．キャッシュステータスがＤＳの場合 判定経路１０５の出力を基に、制御回路１０６におい
て、ライトリクエストをレジスタ１１６へ差し戻すため
の処理と、バスリクエスト格納バッファ１０４にＩＮＶ
リクエストを格納するための制御とを行う。次にバスリ
クエスト格納バッファ１０４に格納されたＩＮＶリクエ
ストは、制御回路１０７を経てレジスタ１０８に格納さ
れ、バス２０６に対して発行される。そして、他キャッ
シュメモリ２０２，２０３，２０４のうち、同様にキャ
ッシュステータスＤＳのキャッシュを無効化し、無効化
処理終了を示すリプライがバス２０６に送出され、キャ
ッシュメモリ２０１がこれを受け取り、レジスタ１０９
に格納する。

【００４０】リプイライはアドレス１０３を経て、アド
レスアレイ１０１に対してキャッシュステータスの更新
（ＤＥ）を行う。このとき、レジスタ１１６に差し戻し
たライトリクエストを再実行し、制御回路１０６におい
て、データアレイのアドレスレジスタ１１１へ、また、
ライトデータレジスタ１１３へ格納し、データアレイ１
０２へのライトデータ書き込みの制御を行う。これによ
り、ライトリクエスト処理が終了する。

【００４１】３−１．キャッシュステータスがＤＳで、
他キャッシュメモリの無効化を行う前に、同一アドレス
に対して他キャッシュメモリからのＥＢＲリクエスト、
または、ＩＮＶリクエストを受け付けた場合 上記３において、バッファ１０４にＩＮＶリクエストが
格納されている時に、他キャッシュメモリ２０２からの
ＥＢＲリクエスト、またはＩＮＶリクエストを受け付け
た場合、このリクエストはレジスタ１０９に格納され、
比較回路１１７において、バッファ１０４のＩＮＶリク
エストとアドレスが同一であることを検出して、バスリ
クエスト格納バッファ１０４のＩＮＶリクエストをＥＢ
Ｒリクエストに差し替える。

【００４２】そして、キャッシュメモリ２０２におい
て、ライトリクエスト処理終了後、バスリクエスト格納
バッファ１０４に格納されたＥＢＲリクエストは、制御
回路１０７を経てレジスタ１０８に格納され、バス３０
６に対して発行される。他キャッシュメモリ２０２がリ
プライ処理を実行し、リプライが２０６に送出され、キ
ャッシュメモリ２０１がこれを受け取り、レジスタ１０
９に格納、一方リプライデータは、レジスタ１１４に格
納される。

【００４３】リプライは、アドレスレジスタ１０３を経
て、アドレスアレイ１０１へキャッシュステータスの更
新処理（ＤＥ）を行う。このとき、レジスタ１１６に差
し戻したライトリクエストを再実行し、制御回路１０６
において、データアレイ１０２のアドレスをレジスタ１
１１へ、また、ライトデータ、リプライデータを順次ラ
イトデータレジスタ１１３へ格納し、データアレイ１０
２へのライトデータおよび、リプライデータの書き込み
処理のための制御を行う。これにより、ライトリクエス
ト処理が終了する。

【００４４】４．キャッシュステータスがＤＥの場合 判定回路１０５の出力を基に、制御回路１０６におい
て、データアレイ１０２のアドレスをレジスタ１１１
へ、また、ライトデータをライトデータレジスタ１１３
へ格納し、データアレイ１０２へのライトデータ書き込
みのための処理を行う。これによりライトリクエスト処
理が終了する。この時アドレスアレイ１０１のキャッシ
ュステータスの更新の必要はない。

【００４５】また、判定されたキャッシュステータスに
より、追い出し処理を必要とする場合の処理にについて
以下に示す。制御回路１０６において、ライトリクエス
トをレジスタ１１６へ差し戻すための処理を行う。ま
た、同時に、データアレイ１０２に格納されているデー
タを主記憶装置２０５へ書き戻すために、バスリクエス
ト格納バッファ１０４にＢＷ（ブロックライト、バック
ライト）リクエストを格納するための制御と、データア
レイ１０２のアドレスをレジスタ１１１へ格納し、デー
タアレイ１０２に格納されたデータを読み出すための制
御を行う。バスリクエスト格納バッファ１０４に格納さ
れたＢＷリクエストは、制御回路１０７を経てレジスタ
１０８に格納され、バス２０６に対して発行される。ま
た、データアレイ１０２から読み出されたデータはレジ
スタ１１５に格納され、バス２０６に送出される。その
後、レジスタ１１６に差し戻されたライトリクエストを
再実行し、上記の処理を行い、ライトリクエスト処理が
終了する。

【００４６】更に、プロセッサからのパーシャルライト
（データアレイ１０２の１ワードのうちある部分のみに
ライトを行うリクエスト）を受け付けた時の処理におけ
る、ライトデータの先書き処理と、リプライデータの登
録時の処理について説明する。

【００４７】まず、ライトライトデータの先書き処理で
は、従来のパーシャルライト実行時のデータアレイ登録
と同様に、制御回路１０６において、データアレイ１０
２のアドレスをレジスタ１１１へ格納し、データアレイ
１０２から書き込みを行うワードのデータを読み出し、
レジスタ１１２に格納したライトデータとマージしてレ
ジスタ１１３に格納し、データアレイ１０２へのライト
データ先書きのための制御を行う。

【００４８】次に、リプライデータ登録時の処理では、
制御回路１０６において、データアレイ１０２のアドレ
スをレジスタ１１１へ格納し、データアレイ１０２から
既に先書きしたライトデータを読み出し、レジスタ１１
４格納したリプライデータとマージしてレジスタ１１３
に格納し、データアレイ１０２へライトデータとリプラ
イデータの書き込みを行う。なお、ライトデータ対象以
外のワードについては、上記のライト処理と同様に、リ
プライデータをデータアレイ１０２へ登録する。

【００４９】これまでの処理により、プロセッサからラ
イトリクエストを受け付けた場合、一時的にライトデー
タを格納するバッファを用いることなく、最小のハード
ウェアの投資により、処理性能を低下させることなく、
ライトリクエスト処理を実行することができるようにな
る。

【００５０】なお、以上の説明はＢｅｒｋｅｌｅｙプロ
トコルを採用した場合について行ったが、他のプロトコ
ル、例えば１１１ｉｎｏｉｓプロトコル（１１１ｉｎｏ
ｉｓ大学で開発されたキャッシュプロコトコル。キャッ
シュステータス：Ｉ／ＣＥ／ＣＳ／ＤＥ）を採用した場
合にはキャッシュステータスＤＳに関する部分以外につ
いて上述の説明が適用できる。なお、キャッシュステー
タスＣＥ（唯一つのキャッシュメモリ内に主記憶と同じ
内容のコピーが存在する）の場合の処理は、キャッシュ
ステータスＣＳの場合と同様の処理により実現が可能で
ある。

【００５１】

【発明の効果】以上説明したように本発明は、プロセッ
サからライトリクエストを受け付けた場合、一時的にラ
イトデータを格納するバッファを用いることなく、最小
のハードウェアの投資により、処理性能を低下させるこ
となく、ライトリクエストを処理を実行することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示すキャッシュメモリのブ
ロック図である。

【図２】本発明の一実施例を示すキャッシュメモリのシ
ステムのブロック図である。

【図３】従来の技術の一例を示すキャッシュメモリのブ
ロック図である。

【符号の説明】 １０１ アドレスアレイ １０２ データアレイ １０３ アドレスレジスタ １０４ バスリクエスト格納バッファ １０５ キャッシュステータス判定回路 １０６ 制御回路 １０７ 制御回路 １０８ レジスタ １０９ レジスタ １１０ アドレスアレイ ライトレジスタ １１１ データアレイ ライトレジスタ １１２ ライトデータレジスタ １１３ ライトデータレジスタ １１４ レジスタ １１５ レジスタ １１６ レジスタ １１７ 比較回路 ２０１ キャッシュメモリ ２０２ キャッシュメモリ ２０３ キャッシュメモリ ２０４ キャッシュメモリ ２０５ 主記憶装置 ２０６ バス ３０１ アドレスアレイ ３０２ データアレイ ３０３ アドレスレジスタ ３０４ バスリクエスト格納バッファ ３０５ キャッシュステータス判定回路 ３０６ 制御回路 ３０７ 制御回路 ３０８ レジスタ ３０９ レジスタ ３１０ アドレスアレイ ライトレジスタ ３１１ データアレイ アドレスレジスタ ３１２ ライトデータレジスタ ３１３ ライトデータレジスタ ３１４ レジスタ ３１５ レジスタ ３１６ レジスタ ３１７ ライトデータバッファ

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 マルチプロセッサによって共有される主
   記憶装置とバス接続されアドレスアレイを備えたキャッ
   シュメモリにおいて、 プロセッサからのライトリクエストを実行する場合に、
   キャッシュメモリにコピーが存在しない状態、または複
   数のキャッシュメモリに主記憶装置と同じ内容のコピー
   が存在する可能性があるという状態でバスにリクエスト
   を送出する必要があるときは、前記ライトリクエストを
   送出する前に、ライトデータを前記キャッシュメモリの
   データアレイに先書き処理する手段と、 主記憶装置または他のキャッシュメモリからのリプライ
   データを受け付けたときに、ライト対象以外のデータを
   前記データアレイに登録する手段と、 前記バスにライトリクエストを送出する前に他のキャッ
   シュメモリからの同一アドレスに対するリクエストを受
   け付けた場合には、他のキャッシュメモリとのデータ矛
   盾を防ぐために、前記ライトデータ先書きデータをリプ
   ライデータとして返却しないように制御する手段とを設
   けたことを特徴とするキャッシュメモリ。
2. 【請求項２】 前記キャッシュメモリはアドレスアレイ
   を具備し、該キャッシュメモリにおいて、 プロセッサからのライトリクエストを実行するとき、該
   キャッシュメモリ内に主記憶装置と異なる内容のコピー
   が存在し、他のキャッシュメモリ内にも同じコピーが存
   在する可能性がある、という状態を設けた場合に、前記
   ライトリクエストをリクエスト元に差し戻して待機さ
   せ、前記ライトデータの先書き処理は行わない手段と、 他のキャッシュメモリの無効化を行ってから、再度前記
   ライトリクエストを実行する手段と、 他のキャッシュメモリの無効化を行う前に他のキャッシ
   ュメモリからの同一アドレスに対するリクエストを受け
   付けた場合に、無効化リクエストではなく、排他リード
   リクエストを発行し、他のキャッシュメモリからのリプ
   ライデータを受取った時、ライト対象には前記ライトデ
   ータを、またライト対象以外には前記リプライデータを
   データアレイに登録する手段とを設けたことを特徴とす
   る請求項 １記載のキャッシュメモリ。
3. 【請求項３】 前記アドレスアレイ索引の結果、該キャ
   ッシュメモリ内にコピーが存在しない（Ｉ：Ｉｎｖａｌ
   ｉｄ）場合には、前記データアレイへのライトデータの
   先書きを行う手段、主記憶装置、または他キャッシュメ
   モリからのリプライデータ受け付け時に、ライト対象以
   外のデータを前記データアレイに登録する手段を設けた
   ことを特徴とする請求項１記載のキャッシュメモリ。
4. 【請求項４】 前記アドレスアレイ索引の結果、該キャ
   ッシュメモリ内に主記憶装置と同じ内容のコピーが存在
   し、他のキャッシュメモリ内にも同じコピーが存在する
   （ＣＳ：Ｃｌｅａｎ ｓｈａｒｅｄ）場合には、前記デ
   ータアレイへのライトデータの先書きを行う手段を設け
   たことを特徴とする請求項１記載のキャッシュメモリ。
5. 【請求項５】 前記アドレスアレイ索引の結果がＣＳ
   で、他キャッシュメモリの無効化を行う前に同一アドレ
   スに対して他キャッシュメモリからリードリクエストを
   受け付けた場合には、ライトデータを先書きした前記デ
   ータアレイのデータをリプライデータとして返却しない
   ように制御する手段を設けたことを特徴とする請求項１
   記載のキャッシュメモリ。
6. 【請求項６】 前記アドレスアレイ索引の結果がＣＳ
   で、他キャッシュメモリの無効化を行う前に、同一アド
   レスに対して他キャッシュメモリから排他的リードリク
   エスト、または、無効化リクエストを受け付けた場合に
   は、他キャッシュメモリに対して無効化のリクエストで
   はなく、排他的リードリクエストを発行し他キャッシュ
   メモリからのリプライデータ受け付け時に、ライト対象
   以外のデータを前記データアレイに登録する手段を設け
   たことを特徴とする請求項１記載のキャッシュメモリ。
7. 【請求項７】 前記アドレスアレイ索引の結果、該キャ
   ッシュメモリ内に、主記憶装置と異なる内容のコピーが
   存在し、他のキャッシュメモリ内にも同じコピーが存在
   する）（ＤＳ：Ｄｉｒｔｙ Ｓｈａｒｅｄ）場合には、
   前記リクエストを差し戻し、前記データアレイへのライ
   トデータの先書きは行わず、他キャッシュメモリの無効
   化を行ってから、再度前記ライトリクエストを実行する
   手段を設けたことを特徴とする請求項２記載のキャッシ
   ュメモリ。
8. 【請求項８】 前記アドレスアレイ索引の結果がＤＳ
   で、他キャッシュメモリの無効化を行う前に、同一アド
   レスに対して他キャッシュメモリから排他的リードリク
   エストを受け付けた場合には、他キャッシュメモリに対
   して無効化のリクエストではなく、排他的リードリクエ
   ストを発行し、他キャッシュメモリからのリプライデー
   タ受け付け時に、ライト対象にはライトデータを、他ラ
   イト対象以外にはリプライデータを前記データアレイに
   登録する手段を設けたことを特徴とする請求項２記載の
   キャッシュメモリ装置。
9. 【請求項９】 前記アドレスアレイ索引の結果、追い出
   し処理を必要とする場合には、前記ライトリクエストを
   差し戻し、追い出し処理を行った後、再度前記ライトリ
   クエストを実行する手段を設けたことを特徴とする請求
   項１または請求項２記載のキャッシュメモリ。
10. 【請求項１０】 プロセッサからのパーシャルライトリ
    クエスト（データアレイの１ワードのうちのある部分の
    みにライトを行うリクエスト）を実行する場合には、リ
    プライデータを登録する時に、前記データアレイから先
    書きしたライトデータを読み出し、リプライデータとマ
    ージして、前記データアレイに書き戻す手段を設けたこ
    とを特徴とする請求項１記載のキャッシュメモリ。