JPH01222375A - 緩衝記憶装置 - Google Patents
緩衝記憶装置Info
- Publication number
- JPH01222375A JPH01222375A JP63049021A JP4902188A JPH01222375A JP H01222375 A JPH01222375 A JP H01222375A JP 63049021 A JP63049021 A JP 63049021A JP 4902188 A JP4902188 A JP 4902188A JP H01222375 A JPH01222375 A JP H01222375A
- Authority
- JP
- Japan
- Prior art keywords
- area
- scalar
- address
- request
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 1
Landscapes
- Complex Calculations (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に使用される緩衝記憶装置に関
する。
する。
（従来の技術）
従来、この種の緩衝記憶装置を含む情報処理装置では、
データ処理装置から緩衝記憶装置を介して主記憶装置へ
ベクトルストア要求が発行された場合に緩衝記憶装置内
の緩衝記憶手段に記憶されているブロックデータの内容
を次のように保障していた。すなわち、上記ベクトルス
トアを実行した結果、緩衝記憶手段のブロックデータが
不正データとなってしまったならば、これを無効化する
ことによって、上記ベクトルストア要求に対応して緩衝
記憶手段に対する無効化処理が終了するまでの後続のス
カラロード要求の動作を保障する。このためには、上記
要求の実行を抑止したり、あるいは性能向上の目的でベ
クトルストア要求に伴って送られてくるベクトルストア
アドレス情報（ベクトルストア開始アドレス、ベクトル
ストア要素間距離ならびにベクトル要素数）からベクト
ルストア開始アドレスおよびベクトルストア終了アドレ
スをベクトルストア領域として求め、無効化処理が終了
するまで上記ベクトルストア領域を保持する。これによ
って、後続するスカラロード要求を無効化処理中にも受
付け、さらに上記スカラロード要求が緩衝記憶手段にあ
っても、上記ベクトルストア領域内に入っていれば、主
記憶装置へのスカラロード要求としてこれを制御する。
データ処理装置から緩衝記憶装置を介して主記憶装置へ
ベクトルストア要求が発行された場合に緩衝記憶装置内
の緩衝記憶手段に記憶されているブロックデータの内容
を次のように保障していた。すなわち、上記ベクトルス
トアを実行した結果、緩衝記憶手段のブロックデータが
不正データとなってしまったならば、これを無効化する
ことによって、上記ベクトルストア要求に対応して緩衝
記憶手段に対する無効化処理が終了するまでの後続のス
カラロード要求の動作を保障する。このためには、上記
要求の実行を抑止したり、あるいは性能向上の目的でベ
クトルストア要求に伴って送られてくるベクトルストア
アドレス情報（ベクトルストア開始アドレス、ベクトル
ストア要素間距離ならびにベクトル要素数）からベクト
ルストア開始アドレスおよびベクトルストア終了アドレ
スをベクトルストア領域として求め、無効化処理が終了
するまで上記ベクトルストア領域を保持する。これによ
って、後続するスカラロード要求を無効化処理中にも受
付け、さらに上記スカラロード要求が緩衝記憶手段にあ
っても、上記ベクトルストア領域内に入っていれば、主
記憶装置へのスカラロード要求としてこれを制御する。
これによって、無効化処理中のスカラロード要求に応答
する前記緩衝記憶手段に記憶されているブロックデータ
の内容が保障されるとともに、後続する命令の処理と無
効化処理とを並列に実行することができた。
する前記緩衝記憶手段に記憶されているブロックデータ
の内容が保障されるとともに、後続する命令の処理と無
効化処理とを並列に実行することができた。
上述した従来のＭｆｉｌｌ記憶装置は、ベクトルストア
要求に対応して緩衝記憶手段に対する無効化処理が終了
するまで後続するスカラロード要求の動作を保障する必
要があり、上記要求の実行を抑止したり、ベクトルスト
ア要求に伴って送られて来るベクトルストアアドレス情
報からベクトルストア領域を定めて、該領域を保持する
ことによって、後続するスカラロード要求を無効化処理
中にも受付け、上記スカラロード要求が緩衝記憶手段に
あっても上記ベクトルストア領域内に入っていれば主記
憶装置へのスカラロード要求として制御していた。また
、上記ベクトルストア領域の内部へのスカラロード要求
の実行によって、主記憶手段から読出されたロードデー
タは、そのロードデータを含むブロックデータとして緩
衝記憶手段へ登録するような制御がなされなかった。そ
のため、上記無効化処理中に上記ベクトルストア領域内
の同一アドレスにスカラロード要求が連続して送出され
ると、すべて上記要求は主記憶装置に対してデータをア
クセスしに行くので、性能上、処理速度の低下を招いて
いた。
要求に対応して緩衝記憶手段に対する無効化処理が終了
するまで後続するスカラロード要求の動作を保障する必
要があり、上記要求の実行を抑止したり、ベクトルスト
ア要求に伴って送られて来るベクトルストアアドレス情
報からベクトルストア領域を定めて、該領域を保持する
ことによって、後続するスカラロード要求を無効化処理
中にも受付け、上記スカラロード要求が緩衝記憶手段に
あっても上記ベクトルストア領域内に入っていれば主記
憶装置へのスカラロード要求として制御していた。また
、上記ベクトルストア領域の内部へのスカラロード要求
の実行によって、主記憶手段から読出されたロードデー
タは、そのロードデータを含むブロックデータとして緩
衝記憶手段へ登録するような制御がなされなかった。そ
のため、上記無効化処理中に上記ベクトルストア領域内
の同一アドレスにスカラロード要求が連続して送出され
ると、すべて上記要求は主記憶装置に対してデータをア
クセスしに行くので、性能上、処理速度の低下を招いて
いた。
（問題点を解決するための手段）
本発明の緩衝記憶装置は、
主記憶装置とスカラ処理装置の間にあり、主記憶装置に
あるデータの一部の写しをブロック単位で記憶し、該ブ
ロックのブロックアドレスと、該ブロックの有効を表示
する有効ビットを持つ緩衝記憶手段と、 ベクトル処理装置からのベクトルストア要求に応答して
、前記ベクトルストア要求とともに送られて来るベクト
ルストアアドレス情報に基づき、前記緩衝記憶手段に記
憶されている有効ビットを無効にする無効化処理のため
の無効化アドレスを作成し、該アドレスに基づき無効化
処理を行なう無効化処理手段と、 前記ベクトル処理装置からのベクトルストア要求に応答
して、前記ベクトルストア要求とともに送られて来るベ
クトルストアアドレス情報に基づき、前記ベクトルスト
ア要求の開始アドレス情報と終了アドレス情報を、前記
両アドレス情報の有効性を前記無効化処理期間中表示す
る領域有効表示ビットとともにベクトルストア領域とし
て保持し、さらに前記スカラ処理装置からのスカラロー
ド要求に応答して、前記スカラロード要求とともに送ら
れて来る主記憶アドレス情報と前記ベクトルストア領域
とを比較し、前記主記憶アドレス情報が前記ベクトルス
トア領域内であった場合に領域一致信号を出力する領域
チェック手段と、前記領域チェック手段において領域一
致と判定された主記憶アドレス情報の一部を前記無効化
処理期間中、前記主記憶アドレス情報の一部の有効を表
示するＶビットとともに保持し、前記スカラロード要求
に後続するスカラロード要求の主記憶アドレスの一部と
比較し、一致がとれた場合にアドレス一致信号を出力し
、前記領域チェック手段からの領域一致信号を抑止する
アドレスチェック手段と、 前記領域チェック手段からの領域一致信号によって、前
記スカラ処理装置から出される前記緩衝記憶装置に対す
るスカラロード要求を、前記緩衝記憶手段におけるデー
タ不在とし、前記主記憶装置に対してブロックロード要
求を出し直し、該ブロックロード要求によって読出され
たブロックデータを前記緩衝記憶手段に登録するリクエ
スト制御手段とを有している。
あるデータの一部の写しをブロック単位で記憶し、該ブ
ロックのブロックアドレスと、該ブロックの有効を表示
する有効ビットを持つ緩衝記憶手段と、 ベクトル処理装置からのベクトルストア要求に応答して
、前記ベクトルストア要求とともに送られて来るベクト
ルストアアドレス情報に基づき、前記緩衝記憶手段に記
憶されている有効ビットを無効にする無効化処理のため
の無効化アドレスを作成し、該アドレスに基づき無効化
処理を行なう無効化処理手段と、 前記ベクトル処理装置からのベクトルストア要求に応答
して、前記ベクトルストア要求とともに送られて来るベ
クトルストアアドレス情報に基づき、前記ベクトルスト
ア要求の開始アドレス情報と終了アドレス情報を、前記
両アドレス情報の有効性を前記無効化処理期間中表示す
る領域有効表示ビットとともにベクトルストア領域とし
て保持し、さらに前記スカラ処理装置からのスカラロー
ド要求に応答して、前記スカラロード要求とともに送ら
れて来る主記憶アドレス情報と前記ベクトルストア領域
とを比較し、前記主記憶アドレス情報が前記ベクトルス
トア領域内であった場合に領域一致信号を出力する領域
チェック手段と、前記領域チェック手段において領域一
致と判定された主記憶アドレス情報の一部を前記無効化
処理期間中、前記主記憶アドレス情報の一部の有効を表
示するＶビットとともに保持し、前記スカラロード要求
に後続するスカラロード要求の主記憶アドレスの一部と
比較し、一致がとれた場合にアドレス一致信号を出力し
、前記領域チェック手段からの領域一致信号を抑止する
アドレスチェック手段と、 前記領域チェック手段からの領域一致信号によって、前
記スカラ処理装置から出される前記緩衝記憶装置に対す
るスカラロード要求を、前記緩衝記憶手段におけるデー
タ不在とし、前記主記憶装置に対してブロックロード要
求を出し直し、該ブロックロード要求によって読出され
たブロックデータを前記緩衝記憶手段に登録するリクエ
スト制御手段とを有している。
（作用〕
緩衝記憶手段の無効化処理中にスカラ処理装置からスカ
ラロード要求が出されたとき、該スカラロード要求とと
もに送られてくる主記憶アドレス情報が無効化処理のベ
クトルストア領域内であった場合、主記憶装置に対して
ブロックロード要求を出し直し、該ブロックロード要求
によって読出されたブロックデータを緩衝記憶手段に登
録するとともに、登録されるブロックデータのブロック
アドレスを記憶し、無効化処理中に前記スカラロード要
求に後続するスカラロード要求の主記憶アドレスが同一
ブロックアドレスへのアクセスであった場合、領域チェ
ック手段から送出された領域一致信号をアドレスチェッ
ク手段からのアドレス一致信号によって無効にするので
、ベクトルストア要求に応答する緩衝記憶手段の無効化
処理中にベクトルストア領域内への後続スカラロード要
求によるデータアクセスに要する時間を短縮できる。
ラロード要求が出されたとき、該スカラロード要求とと
もに送られてくる主記憶アドレス情報が無効化処理のベ
クトルストア領域内であった場合、主記憶装置に対して
ブロックロード要求を出し直し、該ブロックロード要求
によって読出されたブロックデータを緩衝記憶手段に登
録するとともに、登録されるブロックデータのブロック
アドレスを記憶し、無効化処理中に前記スカラロード要
求に後続するスカラロード要求の主記憶アドレスが同一
ブロックアドレスへのアクセスであった場合、領域チェ
ック手段から送出された領域一致信号をアドレスチェッ
ク手段からのアドレス一致信号によって無効にするので
、ベクトルストア要求に応答する緩衝記憶手段の無効化
処理中にベクトルストア領域内への後続スカラロード要
求によるデータアクセスに要する時間を短縮できる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の緩衝記憶装置の一実施例のブロック図
、第２図は第１図中の領域チェック手段６、アドレスチ
ェック手段７の詳細を示す図である。
、第２図は第１図中の領域チェック手段６、アドレスチ
ェック手段７の詳細を示す図である。
本実施例の緩衝記憶装置４は、スカラ命令を処理するス
カラ処理装置２、ベクトル命令を処理するベクトル処理
袋Ｗ１ならびに主記憶装置３にそれぞれ接続され、上記
各装置１〜３とともに動作するものであって、緩衝記憶
手段８と無効化処理手段５と領域チェック手段６とアド
レスチェック手段７とリクエスト制御手段９とで構成さ
れている。
カラ処理装置２、ベクトル命令を処理するベクトル処理
袋Ｗ１ならびに主記憶装置３にそれぞれ接続され、上記
各装置１〜３とともに動作するものであって、緩衝記憶
手段８と無効化処理手段５と領域チェック手段６とアド
レスチェック手段７とリクエスト制御手段９とで構成さ
れている。
緩衝記憶手段８は、主記憶装置３とスカラ処理装置２の
間にあり、主記憶装置３にあるデータの一部の写しをブ
ロック単位で記憶し、そのブロックのブロックアドレス
とブロックの有効を表示する有効ビットを記憶するため
のものである。無効化処理手段５は、ベクトル処理装置
１からのベクトルストア要求に応答して、ベクトルスト
ア要求とともに送られて来るベクトルストア情報に基づ
き、緩衝記憶手段８に記憶されている有効ビットを無効
にする無効化処理のための無効化アドレスを作成し、そ
の無効化アドレスに基づき無効化処理を行なう。領域チ
ェック手段６は、ベクトル処理装置１からのベクトルス
トア要求に応答して、前記ベクトルストア要求とともに
送られて来るベクトルストアアドレス情報に基づき、ベ
クトルストア要求の開始アドレス情報と終了アドレス情
報と両アドレス情報の有効性を無効化処理期間中表示す
る領域有効表示ビットとをベクトルストア領域として領
域レジスタ６０．６１、領域有効表示ビット６２にそれ
ぞれ保持し、さらにスカラ処理装置２からのスカラロー
ド要求に応答してスカラロード要求とともに送られて来
る主記憶アドレス情報とベクトルストア領域とを比較器
６３．６４で比較し、主記憶アドレス情報がベクトルス
トア領域内であった場合にアンドゲート６５．６Ｂを通
して領域−致信号を出力する。アドレスチェック手段７
は、領域チェック手段６において領域一致と判定された
主記憶アドレス情報の一部を無効化処理期間中、前記主
記憶アドレス情報の一部の有効を表示するＶビットとと
もにアドレスレジスタ７０．７１、Ｖビットレジスタ７
２．７３に保持し、後続するスカラロード要求の主記憶
アドレスの一部と比較器７４、７５で比較し、一致がと
れた場合にアンドゲート７７．７６、オアゲート７８よ
りアドレス一致信号を出力し、領域チェック手段６から
の領域一致信号を抑止する。リクエスト制御手段９は、
領域チェック手段６からの領域一致信号によって、スカ
ラ処理装置２から出される緩衝記憶手段８に対するスカ
ラロード要求を、緩衝記憶手段８におけるデータ不在と
し、主記憶装置３に対してブロックロード要求を出し直
し、読出されたブロックデータを緩衝記憶手段８に登録
する。
間にあり、主記憶装置３にあるデータの一部の写しをブ
ロック単位で記憶し、そのブロックのブロックアドレス
とブロックの有効を表示する有効ビットを記憶するため
のものである。無効化処理手段５は、ベクトル処理装置
１からのベクトルストア要求に応答して、ベクトルスト
ア要求とともに送られて来るベクトルストア情報に基づ
き、緩衝記憶手段８に記憶されている有効ビットを無効
にする無効化処理のための無効化アドレスを作成し、そ
の無効化アドレスに基づき無効化処理を行なう。領域チ
ェック手段６は、ベクトル処理装置１からのベクトルス
トア要求に応答して、前記ベクトルストア要求とともに
送られて来るベクトルストアアドレス情報に基づき、ベ
クトルストア要求の開始アドレス情報と終了アドレス情
報と両アドレス情報の有効性を無効化処理期間中表示す
る領域有効表示ビットとをベクトルストア領域として領
域レジスタ６０．６１、領域有効表示ビット６２にそれ
ぞれ保持し、さらにスカラ処理装置２からのスカラロー
ド要求に応答してスカラロード要求とともに送られて来
る主記憶アドレス情報とベクトルストア領域とを比較器
６３．６４で比較し、主記憶アドレス情報がベクトルス
トア領域内であった場合にアンドゲート６５．６Ｂを通
して領域−致信号を出力する。アドレスチェック手段７
は、領域チェック手段６において領域一致と判定された
主記憶アドレス情報の一部を無効化処理期間中、前記主
記憶アドレス情報の一部の有効を表示するＶビットとと
もにアドレスレジスタ７０．７１、Ｖビットレジスタ７
２．７３に保持し、後続するスカラロード要求の主記憶
アドレスの一部と比較器７４、７５で比較し、一致がと
れた場合にアンドゲート７７．７６、オアゲート７８よ
りアドレス一致信号を出力し、領域チェック手段６から
の領域一致信号を抑止する。リクエスト制御手段９は、
領域チェック手段６からの領域一致信号によって、スカ
ラ処理装置２から出される緩衝記憶手段８に対するスカ
ラロード要求を、緩衝記憶手段８におけるデータ不在と
し、主記憶装置３に対してブロックロード要求を出し直
し、読出されたブロックデータを緩衝記憶手段８に登録
する。
次に、本実施例の動作を説明する。
通常、スカラ処理装置２からのスカラロード要求はスカ
ラ要求情報線２００を介して送られ、リクエスト制御手
段９によって、緩衝記憶手段８に対してアクセス線９０
３を介し、スカラロード要求とともに送られて来る主記
憶アドレス情報に基づいてアクセスが行なわれ、緩衝記
憶手段８に該当ブロックデータが存在すれば、そのブロ
ックデータからスカラロード要求に対応したスカラロー
ドデータをデータ線８００を介してスカラ処理装置２に
返す。また、逆に緩衝記憶手段８に該当するブロックデ
ータが存在しなければ、リクエスト制御手段９から主記
憶装置３に対してアクセス線９０４を介してブロックロ
ード要求を出し、データ線９０１および９０２を介して
緩衝記憶手段８にデータ登録を行ない、再び、緩衝記憶
手段８からデータを読出し、データ線８００を介してス
カラ処理装置２にデータを返す。
ラ要求情報線２００を介して送られ、リクエスト制御手
段９によって、緩衝記憶手段８に対してアクセス線９０
３を介し、スカラロード要求とともに送られて来る主記
憶アドレス情報に基づいてアクセスが行なわれ、緩衝記
憶手段８に該当ブロックデータが存在すれば、そのブロ
ックデータからスカラロード要求に対応したスカラロー
ドデータをデータ線８００を介してスカラ処理装置２に
返す。また、逆に緩衝記憶手段８に該当するブロックデ
ータが存在しなければ、リクエスト制御手段９から主記
憶装置３に対してアクセス線９０４を介してブロックロ
ード要求を出し、データ線９０１および９０２を介して
緩衝記憶手段８にデータ登録を行ない、再び、緩衝記憶
手段８からデータを読出し、データ線８００を介してス
カラ処理装置２にデータを返す。
一方、ベクトル処理装置１からのベクトルストア要求は
、ベクトル要求情報線１０１、リクエスト制御手段９を
介して主記憶装置３に出し直される。なお、データはデ
ータ線３００を介してやりとりされる。この時、緩衝記
憶手段８に登録されているデータを保障するために、ベ
クトル処理装置ｌからベクトルアドレス情報線１００を
介して、無効化処理手段５にはベクトルストアアドレス
またはベクトルストアアドレス作成のための開始アドレ
ス、要素間距離、要素数などを送出し、領域チェック手
段６には開始アドレス、終了アドレスまたは開始アドレ
ス、要素間距離、要素数などを送出する。無効化処理手
段５は、上記アドレス情報をもとに、緩衝記憶手段８に
記憶されている該当ブロックデータの無効化処理をする
ための無効化要求を、無効化アドレスとともに、無効化
情報線５００を介してリクエスト制御手段９に送り、無
効化処理信号線９０３を介して無効化処理を行なう。領
域チェック手段６は上記アドレス情報をもとに、ベクト
ルストア開始アドレスとベクトルストア終了アドレスと
をベクトルストア領域として、それぞれ領域レジスタ６
０．６１にセットし、領域レジスタ６０．６１の内容が
有効であることを表示する領域有効表示ビット６２とと
もに、上記無効化処理が終了するまでの間保持する。こ
の時、スカラ処理装置２からスカラロード要求が後続し
て出されると、そのスカラロード要求の示す主記憶アド
レスをアドレス線２００を介して領域チェック手段６に
入力し、領域レジスタ６０．６１とで示されるベクトル
ストア領域と、比較器６３．６４を使って比較する。比
較器６３から（開始アドレスく主記憶アドレス）が検出
され、比較器６４から（終了アドレス〉主記憶アドレス
）が検出され、さらに領域有効表示ビット６２が有効を
表示しているとアンドゲート６５においてアンドがとれ
、領域一致信号となる。本一致信号がアンドゲート６６
でアンドがとれ、領域一致信号線６００を介してリクエ
スト制御手段９に送出されると、上記スカラロード要求
は緩衝記憶手段８にあけるデータ不在として処理され、
主記憶装置３から有効ブロックデータを読出し緩衝記憶
手段８へ有効データが登録される。上記登録の際、リク
エスト制御手段９から登録アドレス情報線９００を介し
てアドレスチェック手段７のアドレス保持レジスタ７０
．７１に登録ブロックアドレスをセットする。その時、
Ｖビット７２．７３もセットされ、無効化処理が終了さ
れるまでセットされている。アドレス保持レジスタ７０
．７１およびＶビット７２．７３が２組有るのは、説明
を簡単にするためであり、無効化処理中のベクトルスト
ア領域内へのスカラロード要求の発行数が多い場合など
は、複数組のアドレス保持レジスタおよびＶビットを持
てばよい。アドレスチェック手段７のアドレス保持レジ
スタ７０．７１のどちらか一方または両方に有効アドレ
ス情報がセットされている時に、スカラ処理装置２から
後続するスカラロード要求が出されると、スカラロード
要求の示すブロックアドレスとアドレス保持レジスタ７
０．７１の内容とを比較器７４．７５を用いて比較し、
どちらかで一致がとれ、さらにｖビット７２．７３とア
ンドゲート７６、７７でアンドがとれると、オアゲート
７８を介してアドレス一致信号を出力する。アドレスチ
ェック手段７からアドレス一致信号線７００を介して領
域チェック手段６に送出されるアドレス−数情報は、領
域チェック手段６にある反転器６７によって反転され、
領域一致信号とアンドゲート６６でアンドがとられる。
、ベクトル要求情報線１０１、リクエスト制御手段９を
介して主記憶装置３に出し直される。なお、データはデ
ータ線３００を介してやりとりされる。この時、緩衝記
憶手段８に登録されているデータを保障するために、ベ
クトル処理装置ｌからベクトルアドレス情報線１００を
介して、無効化処理手段５にはベクトルストアアドレス
またはベクトルストアアドレス作成のための開始アドレ
ス、要素間距離、要素数などを送出し、領域チェック手
段６には開始アドレス、終了アドレスまたは開始アドレ
ス、要素間距離、要素数などを送出する。無効化処理手
段５は、上記アドレス情報をもとに、緩衝記憶手段８に
記憶されている該当ブロックデータの無効化処理をする
ための無効化要求を、無効化アドレスとともに、無効化
情報線５００を介してリクエスト制御手段９に送り、無
効化処理信号線９０３を介して無効化処理を行なう。領
域チェック手段６は上記アドレス情報をもとに、ベクト
ルストア開始アドレスとベクトルストア終了アドレスと
をベクトルストア領域として、それぞれ領域レジスタ６
０．６１にセットし、領域レジスタ６０．６１の内容が
有効であることを表示する領域有効表示ビット６２とと
もに、上記無効化処理が終了するまでの間保持する。こ
の時、スカラ処理装置２からスカラロード要求が後続し
て出されると、そのスカラロード要求の示す主記憶アド
レスをアドレス線２００を介して領域チェック手段６に
入力し、領域レジスタ６０．６１とで示されるベクトル
ストア領域と、比較器６３．６４を使って比較する。比
較器６３から（開始アドレスく主記憶アドレス）が検出
され、比較器６４から（終了アドレス〉主記憶アドレス
）が検出され、さらに領域有効表示ビット６２が有効を
表示しているとアンドゲート６５においてアンドがとれ
、領域一致信号となる。本一致信号がアンドゲート６６
でアンドがとれ、領域一致信号線６００を介してリクエ
スト制御手段９に送出されると、上記スカラロード要求
は緩衝記憶手段８にあけるデータ不在として処理され、
主記憶装置３から有効ブロックデータを読出し緩衝記憶
手段８へ有効データが登録される。上記登録の際、リク
エスト制御手段９から登録アドレス情報線９００を介し
てアドレスチェック手段７のアドレス保持レジスタ７０
．７１に登録ブロックアドレスをセットする。その時、
Ｖビット７２．７３もセットされ、無効化処理が終了さ
れるまでセットされている。アドレス保持レジスタ７０
．７１およびＶビット７２．７３が２組有るのは、説明
を簡単にするためであり、無効化処理中のベクトルスト
ア領域内へのスカラロード要求の発行数が多い場合など
は、複数組のアドレス保持レジスタおよびＶビットを持
てばよい。アドレスチェック手段７のアドレス保持レジ
スタ７０．７１のどちらか一方または両方に有効アドレ
ス情報がセットされている時に、スカラ処理装置２から
後続するスカラロード要求が出されると、スカラロード
要求の示すブロックアドレスとアドレス保持レジスタ７
０．７１の内容とを比較器７４．７５を用いて比較し、
どちらかで一致がとれ、さらにｖビット７２．７３とア
ンドゲート７６、７７でアンドがとれると、オアゲート
７８を介してアドレス一致信号を出力する。アドレスチ
ェック手段７からアドレス一致信号線７００を介して領
域チェック手段６に送出されるアドレス−数情報は、領
域チェック手段６にある反転器６７によって反転され、
領域一致信号とアンドゲート６６でアンドがとられる。
これは、領域チェック手段６で領域一致が検出されても
、アドレスチェック手段７でアドレス一致が検出される
と、領域一致信号がアンドゲート６６で抑止されること
を意味する。領域チェック手段６からの領域一致信号が
、アドレスチェック手段７からのアドレス一致信号によ
って抑止されると、スカラロード要求は、ベクトルスト
ア領域内であっても、すでに主記憶装置３から読出され
た有効データが登録されている緩衝記憶手段８からデー
タを読出し、データ線８００を介してスカラ処理装置２
にデータを返すことができる。
、アドレスチェック手段７でアドレス一致が検出される
と、領域一致信号がアンドゲート６６で抑止されること
を意味する。領域チェック手段６からの領域一致信号が
、アドレスチェック手段７からのアドレス一致信号によ
って抑止されると、スカラロード要求は、ベクトルスト
ア領域内であっても、すでに主記憶装置３から読出され
た有効データが登録されている緩衝記憶手段８からデー
タを読出し、データ線８００を介してスカラ処理装置２
にデータを返すことができる。
（発明の効果）
以上説明したように本発明は、緩衝記憶手段の無効化処
理中にベクトルストア領域内へ送出された後続スカラロ
ード要求によって、主記憶装置から読出されたブロック
データを緩衝記憶手段へ登録するように制御するととも
に、登録にあたり、登録されるブロックデータのブロッ
クアドレスを複数個記憶するように制御し、無効化処理
中にベクトルストア領域内へ送出された後続するスカラ
ロード要求で、再び同一ブロックアドレスへのアクセス
を行なった場合には、領域チェック手段から送出された
領域一致信号をアドレスチェック手段からのアドレス一
致信号によって無効化し、上記スカラロード要求に応答
するスカラデータを緩衝記憶手段から読出すことにより
、有効データの緩衝記憶手段への登録を迅速化すること
も可能になり、これによって、ベクトルストア要求に応
答する緩衝記憶手段の無効化処理中に、ベクトルストア
領域内への後続スカラロード要求によるデータアクセス
に要する時間を短縮することができるという効果がある
。
理中にベクトルストア領域内へ送出された後続スカラロ
ード要求によって、主記憶装置から読出されたブロック
データを緩衝記憶手段へ登録するように制御するととも
に、登録にあたり、登録されるブロックデータのブロッ
クアドレスを複数個記憶するように制御し、無効化処理
中にベクトルストア領域内へ送出された後続するスカラ
ロード要求で、再び同一ブロックアドレスへのアクセス
を行なった場合には、領域チェック手段から送出された
領域一致信号をアドレスチェック手段からのアドレス一
致信号によって無効化し、上記スカラロード要求に応答
するスカラデータを緩衝記憶手段から読出すことにより
、有効データの緩衝記憶手段への登録を迅速化すること
も可能になり、これによって、ベクトルストア要求に応
答する緩衝記憶手段の無効化処理中に、ベクトルストア
領域内への後続スカラロード要求によるデータアクセス
に要する時間を短縮することができるという効果がある
。
第１図は本発明の緩衝記憶装置の一実施例の構成図、第
２図はその詳細図である。 １・・・ベクトル処理装置、 ２−・スカラ処理装置、 ３・・・主記憶装置、 ４−・緩衝記憶装置、 ５−・無効化処理手段、 ６・・・領域チェック手段、 ７−アドレスチェック手段、 ８・・・緩衝記憶手段、 ９−・リクエスト制御手段、 ６０、６１−・・領域レジスタ、 ６２−・・領域有効表示ビット、 ６３、６４−・・比較器、 ６５、６６−・・アンドゲート、 ６７−・反転器、 ７０、７１−・・アドレス保持レジスタ、７２、７３−
Ｖビット、 ７４．７５−・・比較器、 ７６、７７−・・アンドゲート、 ７８−・・オアゲート、 １００−・・ベクトルストアアドレス情報線、＋０１・
・・ベクトル要求情報線、 ２００−・・スカラ要求情報線、 ３００−・・データ線、 ５００−・・無効化情報線、 ６００−・・領域一致信号線、 ７００−・・アドレス一致信号線、 ａ ＯＯ−・・データ線、 ９０ Ｇ−・・登録アドレス情報線、 ９０１・・・データ線、 ９０２−・・データ線、 ９０３−・・無効化処理信号線、 ９０４−・アクセス線。
２図はその詳細図である。 １・・・ベクトル処理装置、 ２−・スカラ処理装置、 ３・・・主記憶装置、 ４−・緩衝記憶装置、 ５−・無効化処理手段、 ６・・・領域チェック手段、 ７−アドレスチェック手段、 ８・・・緩衝記憶手段、 ９−・リクエスト制御手段、 ６０、６１−・・領域レジスタ、 ６２−・・領域有効表示ビット、 ６３、６４−・・比較器、 ６５、６６−・・アンドゲート、 ６７−・反転器、 ７０、７１−・・アドレス保持レジスタ、７２、７３−
Ｖビット、 ７４．７５−・・比較器、 ７６、７７−・・アンドゲート、 ７８−・・オアゲート、 １００−・・ベクトルストアアドレス情報線、＋０１・
・・ベクトル要求情報線、 ２００−・・スカラ要求情報線、 ３００−・・データ線、 ５００−・・無効化情報線、 ６００−・・領域一致信号線、 ７００−・・アドレス一致信号線、 ａ ＯＯ−・・データ線、 ９０ Ｇ−・・登録アドレス情報線、 ９０１・・・データ線、 ９０２−・・データ線、 ９０３−・・無効化処理信号線、 ９０４−・アクセス線。
Claims (1)
- 【特許請求の範囲】 スカラ命令を処理するスカラ処理装置、ベクトル命令を
処理するベクトル処理装置ならびに主記憶装置にそれぞ
れ接続され、前記各装置とともに動作する緩衝記憶装置
であって、前記主記憶装置と前記スカラ処理装置の間に
あり、前記主記憶装置にあるデータの一部の写しをブロ
ック単位で記憶し、該ブロックのブロックアドレスと、
該ブロックの有効を表示する有効ビットを持つ緩衝記憶
手段と、 前記ベクトル処理装置からのベクトルストア要求に応答
して、前記ベクトルストア要求とともに送られて来るベ
クトルストアアドレス情報に基づき、前記緩衝記憶手段
に記憶されている有効ビットを無効にする無効化処理の
ための無効化アドレスを作成し、該アドレスに基づき無
効化処理を行なう無効化処理手段と、 前記ベクトル処理装置からのベクトルストア要求に応答
して、前記ベクトルストア要求とともに送られて来るベ
クトルストアアドレス情報に基づき、前記ベクトルスト
ア要求の開始アドレス情報と終了アドレス情報を、前記
両アドレス情報の有効性を前記無効化処理期間中表示す
る領域有効表示ビットとともにベクトルストア領域とし
て保持し、さらに前記スカラ処理装置からのスカラロー
ド要求に応答して、前記スカラロード要求とともに送ら
れて来る主記憶アドレス情報と前記ベクトルストア領域
とを比較し、前記主記憶アドレス情報が前記ベクトルス
トア領域内であった場合に領域一致信号を出力する領域
チェック手段と、前記領域チェック手段において領域一
致と判定された主記憶アドレス情報の一部を前記無効化
処理期間中、前記主記憶アドレス情報の一部の有効を表
示するＶビットとともに保持し、前記スカラロード要求
に後続するスカラロード要求の主記憶アドレスの一部と
比較し、一致がとれた場合にアドレス一致信号を出力し
、前記領域チェック手段からの領域一致信号を抑止する
アドレスチェック手段と、 前記領域チェック手段からの領域一致信号によって、前
記スカラ処理装置から出される前記緩衝記憶装置に対す
るスカラロード要求を、前記緩衝記憶手段におけるデー
タ不在とし、前記主記憶装置に対してブロックロード要
求を出し直し、該ブロックロード要求によって読出され
たブロックデータを前記緩衝記憶手段に登録するリクエ
スト制御手段とを有する緩衝記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63049021A JPH01222375A (ja) | 1988-03-01 | 1988-03-01 | 緩衝記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63049021A JPH01222375A (ja) | 1988-03-01 | 1988-03-01 | 緩衝記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01222375A true JPH01222375A (ja) | 1989-09-05 |
Family
ID=12819468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63049021A Pending JPH01222375A (ja) | 1988-03-01 | 1988-03-01 | 緩衝記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01222375A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289464A (ja) * | 1985-06-18 | 1986-12-19 | Nec Corp | スカラ演算処理装置 |
-
1988
- 1988-03-01 JP JP63049021A patent/JPH01222375A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289464A (ja) * | 1985-06-18 | 1986-12-19 | Nec Corp | スカラ演算処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2818415B2 (ja) | バッファ記憶装置 | |
| JPH0285960A (ja) | 情報処理システム | |
| JPS62102344A (ja) | バツフア・メモリ制御方式 | |
| JPH01222375A (ja) | 緩衝記憶装置 | |
| JPS615357A (ja) | デ−タ処理装置 | |
| JPH01222376A (ja) | 緩衝記憶装置 | |
| JPH0298754A (ja) | 主記憶制御方式 | |
| JPH0664552B2 (ja) | 情報処理装置の無効化処理方式 | |
| JPS6247756A (ja) | 緩衝記憶装置 | |
| JPS59112479A (ja) | キヤツシユメモリの高速アクセス方式 | |
| JPS61289464A (ja) | スカラ演算処理装置 | |
| JPH02259945A (ja) | ストア処理方式 | |
| JPS61240349A (ja) | 情報処理装置におけるキヤツシユ制御方式 | |
| JPS6345652A (ja) | 情報処理装置の無効化処理方式 | |
| JPS63121975A (ja) | 情報処理装置 | |
| JPS6135583B2 (ja) | ||
| JPH03141444A (ja) | データ処理装置 | |
| JPH01118944A (ja) | キャッシュメモリ制御装置 | |
| JPH03168860A (ja) | 並列プロセッサのバッファ記憶制御装置 | |
| JPH05225063A (ja) | バッファメモリのクリア方式 | |
| JPS6269339A (ja) | アドレス変換バツフア方式 | |
| JPS61296472A (ja) | 緩衝記憶装置 | |
| JPH01280851A (ja) | キャッシュ・ストア制御方式 | |
| JPS61184684A (ja) | 情報処理装置 | |
| JPH08272687A (ja) | 入出力キャッシュメモリ |