JPH01222376A - 緩衝記憶装置 - Google Patents
緩衝記憶装置Info
- Publication number
- JPH01222376A JPH01222376A JP63049022A JP4902288A JPH01222376A JP H01222376 A JPH01222376 A JP H01222376A JP 63049022 A JP63049022 A JP 63049022A JP 4902288 A JP4902288 A JP 4902288A JP H01222376 A JPH01222376 A JP H01222376A
- Authority
- JP
- Japan
- Prior art keywords
- request
- address
- invalidation
- area
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 7
- 238000004321 preservation Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 1
Landscapes
- Complex Calculations (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置に使用されるＩＩｌ衝記憶装置
に関する。
に関する。
従来、この種の緩衝記憶装置を含む情報処理装置では、
データ処理装置から緩衝記憶装置を介して主記憶装置へ
ベクトルストア要求が発行された場合に緩衝記憶装置内
の緩衝記憶手段に記憶されているブロックデータの内容
を次のように保障していた。すなわち、上記ベクトルス
トアを実行した結果、緩衝記憶手段のブロックデータが
不正データとなってしまったならば、これを無効化する
ことによって、上記ベクトルストア要求に対応して緩衝
記憶手段に対する無効化処理が終了するまでの後続のス
カラロード要求の動作を保障する。このためには、上記
要求の実行を抑止したり、あるいは性能向上の目的でベ
クトルストア要求に伴って送られてくるベクトルストア
アドレス情報（ベクトルストア開始アドレス、ベクトル
ストア要素間距離ならびにベクトル要素数）からベクト
ルストア開始アドレスおよびベクトルストア終了アドレ
スをベクトルストア領域として求め。
データ処理装置から緩衝記憶装置を介して主記憶装置へ
ベクトルストア要求が発行された場合に緩衝記憶装置内
の緩衝記憶手段に記憶されているブロックデータの内容
を次のように保障していた。すなわち、上記ベクトルス
トアを実行した結果、緩衝記憶手段のブロックデータが
不正データとなってしまったならば、これを無効化する
ことによって、上記ベクトルストア要求に対応して緩衝
記憶手段に対する無効化処理が終了するまでの後続のス
カラロード要求の動作を保障する。このためには、上記
要求の実行を抑止したり、あるいは性能向上の目的でベ
クトルストア要求に伴って送られてくるベクトルストア
アドレス情報（ベクトルストア開始アドレス、ベクトル
ストア要素間距離ならびにベクトル要素数）からベクト
ルストア開始アドレスおよびベクトルストア終了アドレ
スをベクトルストア領域として求め。
無効化処理が終了するまで上記ベクトルストア領域を保
持する。これによって、後続するスカラロード要求を無
効化処理中にも受付け、さらに上記スカラロード要求が
緩衝記憶手段にあっても、上記ベクトルストア領域内に
入っていれば、主記憶装置へのスカラロード要求として
これを制御する。これによって、無効化処理中のスカラ
ロード要求に応答する前記緩衝記憶手段に記憶されてい
るブロックデータの内容が保障されるとともに、後続す
る命令の処理と無効化処理とを並列に実行することがで
きた。また、より後続のスカラロード要求の処理を速く
するために、無効化処理中のベクトルストア領域内への
スカラロード要求に応答する主記憶装置上のブロックデ
ータを、上記条件における登録データであることを表示
するブロックデータ対応の情報ビットまたはブロックア
ドレスを記憶する手段を設けることで緩衝記憶手段に登
録することを可能にした。
持する。これによって、後続するスカラロード要求を無
効化処理中にも受付け、さらに上記スカラロード要求が
緩衝記憶手段にあっても、上記ベクトルストア領域内に
入っていれば、主記憶装置へのスカラロード要求として
これを制御する。これによって、無効化処理中のスカラ
ロード要求に応答する前記緩衝記憶手段に記憶されてい
るブロックデータの内容が保障されるとともに、後続す
る命令の処理と無効化処理とを並列に実行することがで
きた。また、より後続のスカラロード要求の処理を速く
するために、無効化処理中のベクトルストア領域内への
スカラロード要求に応答する主記憶装置上のブロックデ
ータを、上記条件における登録データであることを表示
するブロックデータ対応の情報ビットまたはブロックア
ドレスを記憶する手段を設けることで緩衝記憶手段に登
録することを可能にした。
上述した従来の緩衝記憶装置は、無効化処理中にベクト
ルストア領域内へのスカラロード要求があると、主記憶
装置から該当する有効ブロックデータを読出し、上記条
件のもとで読出されたブロックデータであることを表示
する情報ビットまたはブロックアドレスを記憶する手段
を設けることで緩衝記憶手段への有効データの登録を迅
速化しているが、実際には、無効化処理中であるから、
緩衝記憶手段への登録完了後、その登録ブロックに対し
て無効化処理要求が出されると。
ルストア領域内へのスカラロード要求があると、主記憶
装置から該当する有効ブロックデータを読出し、上記条
件のもとで読出されたブロックデータであることを表示
する情報ビットまたはブロックアドレスを記憶する手段
を設けることで緩衝記憶手段への有効データの登録を迅
速化しているが、実際には、無効化処理中であるから、
緩衝記憶手段への登録完了後、その登録ブロックに対し
て無効化処理要求が出されると。
せっかく別手段を設けて緩衝記憶手段に登録したにもか
かわらず、有効ブロックデータが無効化されてしまうと
いう欠点がある。
かわらず、有効ブロックデータが無効化されてしまうと
いう欠点がある。
本発明の緩衝記憶装置は、
主記憶装置とスカラ処理装置の間にあり、主記憶装置に
あるデータの一部の写しをブロック単位で記憶し、該ブ
ロックのブロックアドレスと、該ブロックの有効を表示
する有効ビットを持つ緩衝記憶手段と、 ベクトル処理装置からのベクトルストア要求に応答して
、前記ベクトルストア要求とともに送られて来るベクト
ルストアアドレス情報に基づき、前記緩衝記憶手段に記
憶されている有効ビットを無効にする無効化処理のため
の無効化アドレスを作成し、該アドレスに基づき無効化
処理を行なう無効化処理手段と、 前記ベクトル処理装置からのベクトルストア要求に応答
して、前記ベクトルストア要求とともに送られて来るベ
クトルストアアドレス情報に基づき、前記ベクトルスト
ア要求の開始アドレス情報と終了アドレス情報と前記両
アドレス情報の有効性を前記無効化処理期間中表示する
領域有効表示ビットとともにベクトルストア領域として
保持し、さらに前記スカラ処理装置からのスカラロード
要求に応答して、前記スカラロード要求とともに送られ
て来る主記憶アドレス情報と前記ベクトルストア領域と
を比較し、前記主記憶アドレス情報が前記ベクトルスト
ア領域内であった場合に領域一致信号を出力する領域チ
ェック手段と、前記領域チェック手段において領域一致
と判定された主記憶アドレス情報の一部を前記無効化処
理期間中、前記主記憶アドレス情報の一部の有効を表示
するＶビットとともに保持し、前記無効化処理手段から
送られて来る無効化アドレスの一部と比較し、一致がと
れた場合にアドレス一致信号を出力し、前記無効化処理
手段からの無効化処理要求を抑止するアドレスチェック
手段と。
あるデータの一部の写しをブロック単位で記憶し、該ブ
ロックのブロックアドレスと、該ブロックの有効を表示
する有効ビットを持つ緩衝記憶手段と、 ベクトル処理装置からのベクトルストア要求に応答して
、前記ベクトルストア要求とともに送られて来るベクト
ルストアアドレス情報に基づき、前記緩衝記憶手段に記
憶されている有効ビットを無効にする無効化処理のため
の無効化アドレスを作成し、該アドレスに基づき無効化
処理を行なう無効化処理手段と、 前記ベクトル処理装置からのベクトルストア要求に応答
して、前記ベクトルストア要求とともに送られて来るベ
クトルストアアドレス情報に基づき、前記ベクトルスト
ア要求の開始アドレス情報と終了アドレス情報と前記両
アドレス情報の有効性を前記無効化処理期間中表示する
領域有効表示ビットとともにベクトルストア領域として
保持し、さらに前記スカラ処理装置からのスカラロード
要求に応答して、前記スカラロード要求とともに送られ
て来る主記憶アドレス情報と前記ベクトルストア領域と
を比較し、前記主記憶アドレス情報が前記ベクトルスト
ア領域内であった場合に領域一致信号を出力する領域チ
ェック手段と、前記領域チェック手段において領域一致
と判定された主記憶アドレス情報の一部を前記無効化処
理期間中、前記主記憶アドレス情報の一部の有効を表示
するＶビットとともに保持し、前記無効化処理手段から
送られて来る無効化アドレスの一部と比較し、一致がと
れた場合にアドレス一致信号を出力し、前記無効化処理
手段からの無効化処理要求を抑止するアドレスチェック
手段と。
前記領域チェック手段からの領域一致信号によって、前
記スカラ処理装置から出される前記緩衝記憶装置に対す
るスカラロード要求を、前記緩衝記憶手段におけるデー
タ不在とし、前記主記憶装置に対してブロックロード要
求を出し直し、該ブロックロード要求によって読出され
たブロックデータを前記Ｉｓ衝記憶手段に登録するリク
エスト制御手段とを有している。
記スカラ処理装置から出される前記緩衝記憶装置に対す
るスカラロード要求を、前記緩衝記憶手段におけるデー
タ不在とし、前記主記憶装置に対してブロックロード要
求を出し直し、該ブロックロード要求によって読出され
たブロックデータを前記Ｉｓ衝記憶手段に登録するリク
エスト制御手段とを有している。
緩衝記憶手段の無効化処理中にスカラ処理装置からスカ
ラロード要求が出されたとき、該スカラロード要求とと
もに送られてくる主記憶アドレス情報が無効化処理のベ
クトルストア領域内であった場合、主記憶装置に対して
ブロックロード要求を出し直し、該ブロックロード要求
によって読出されたブロックデータを緩衝記憶手段に登
録するとともに、登録されるブロックデータのブロック
アドレスを記憶し、登録完了後、そのブロックに対して
無効化処理要求が出されると、これを抑止するので、緩
衝記憶手段における有効データの保存が可能となる。
ラロード要求が出されたとき、該スカラロード要求とと
もに送られてくる主記憶アドレス情報が無効化処理のベ
クトルストア領域内であった場合、主記憶装置に対して
ブロックロード要求を出し直し、該ブロックロード要求
によって読出されたブロックデータを緩衝記憶手段に登
録するとともに、登録されるブロックデータのブロック
アドレスを記憶し、登録完了後、そのブロックに対して
無効化処理要求が出されると、これを抑止するので、緩
衝記憶手段における有効データの保存が可能となる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の緩衝記憶装置の一実施例のブロック図
、第２図は第１図中の領域チェック手段６、無効化処理
手段５、アドレスチェック手段７の詳細を示す図である
。
、第２図は第１図中の領域チェック手段６、無効化処理
手段５、アドレスチェック手段７の詳細を示す図である
。
本実施例の緩衝記憶装置４は、スカラ命令を処理するス
カラ処理装置２、ベクトル命令を処理するベクトル処理
装置ｌならびに主記憶装置３にそれぞれ接続され、上記
容袋ｍｉ〜３とともに動作するものであって、緩衝記憶
手段８と無効化処理手段５と領域チェック手段６とアド
レスチェック手段７とリクエスト制御手段９とで構成さ
れている。
カラ処理装置２、ベクトル命令を処理するベクトル処理
装置ｌならびに主記憶装置３にそれぞれ接続され、上記
容袋ｍｉ〜３とともに動作するものであって、緩衝記憶
手段８と無効化処理手段５と領域チェック手段６とアド
レスチェック手段７とリクエスト制御手段９とで構成さ
れている。
緩衝記憶手段８は、主記憶装置３とスカラ処理装置１２
の間にあり、主記憶装置１３にあるデータの一部の写し
をブロック単位で記憶し、そのブロックのブロックアド
レスとブロックの有効を表示する有効ビットを記憶する
。無効化処理手段５は。
の間にあり、主記憶装置１３にあるデータの一部の写し
をブロック単位で記憶し、そのブロックのブロックアド
レスとブロックの有効を表示する有効ビットを記憶する
。無効化処理手段５は。
ベクトル処理装置ｔからのベクトルストア要求に応答し
て、ベクトルストア要求とともに送られて来るベクトル
ストア情報に基づき、緩衝記憶手段８に記憶されている
有効ビットを無効にする無効化処理のための無効化アド
レスを無効化アドレス作成回路５０で作成し、無効化要
求発行回路５１にてその無効化アドレスに基づき無効化
処理を行なうための無効化要求をリクエスト制御手段９
に対して発行する。領域チェック手段６は、ベクトル処
理装置１からのベクトルストア要求に応答して、前記ベ
クトルストア要求とともに送られて来るベクトルストア
アドレス情報に基づき、ベクトルストア要求の開始アド
レス情報と終了アドレス情報と、両アドレス情報の有効
性を無効化処理期間中表示する領域有効表示ビットとを
ベクトルストア領域として領域レジスタｅｏ、 ｅｔ、
Ｖビット６２にそれぞれ保持し、さらにスカラ処理装置
２からのスカラロード要求に応答して、スカラロード要
求とともに送られて来る主記憶アドレス情報とベクトル
ストア領域とを比較器１１３．８４で比較し、主記憶ア
ドレス情報がベクトルストア領域内であった場合にアン
ドゲート６５より領域一致信号を出力する。アドレスチ
ェック手段７は、領域チェック手段６において領域一致
と判定された主記憶アドレス情報の一部を無効化処理期
間中、前記主記憶アドレス情報の一部の有効を表示する
Ｖビットとともにアドレスレジスタ？０．７１、レジス
タ７２．７３に保持し、無効化処理手段５から送られて
来る無効化アドレスの一部と比較器７４．７５で比較し
、一致がとれた場合にアンドゲート７８．７？、オアゲ
ート７日よりアドレス一致信号を出力し、無効化処理手
段５からの無効化処理要求を抑止する。リクエスト制御
手段９は、領域チェック手段６からの領域一致信号によ
って、スカラ処理装Ｎ２から出される緩衝記憶手段８に
対するスカラロード要求を。
て、ベクトルストア要求とともに送られて来るベクトル
ストア情報に基づき、緩衝記憶手段８に記憶されている
有効ビットを無効にする無効化処理のための無効化アド
レスを無効化アドレス作成回路５０で作成し、無効化要
求発行回路５１にてその無効化アドレスに基づき無効化
処理を行なうための無効化要求をリクエスト制御手段９
に対して発行する。領域チェック手段６は、ベクトル処
理装置１からのベクトルストア要求に応答して、前記ベ
クトルストア要求とともに送られて来るベクトルストア
アドレス情報に基づき、ベクトルストア要求の開始アド
レス情報と終了アドレス情報と、両アドレス情報の有効
性を無効化処理期間中表示する領域有効表示ビットとを
ベクトルストア領域として領域レジスタｅｏ、 ｅｔ、
Ｖビット６２にそれぞれ保持し、さらにスカラ処理装置
２からのスカラロード要求に応答して、スカラロード要
求とともに送られて来る主記憶アドレス情報とベクトル
ストア領域とを比較器１１３．８４で比較し、主記憶ア
ドレス情報がベクトルストア領域内であった場合にアン
ドゲート６５より領域一致信号を出力する。アドレスチ
ェック手段７は、領域チェック手段６において領域一致
と判定された主記憶アドレス情報の一部を無効化処理期
間中、前記主記憶アドレス情報の一部の有効を表示する
Ｖビットとともにアドレスレジスタ？０．７１、レジス
タ７２．７３に保持し、無効化処理手段５から送られて
来る無効化アドレスの一部と比較器７４．７５で比較し
、一致がとれた場合にアンドゲート７８．７？、オアゲ
ート７日よりアドレス一致信号を出力し、無効化処理手
段５からの無効化処理要求を抑止する。リクエスト制御
手段９は、領域チェック手段６からの領域一致信号によ
って、スカラ処理装Ｎ２から出される緩衝記憶手段８に
対するスカラロード要求を。
緩衝記憶手段８におけるデータ不在とし、主記憶装置３
に対してブロックロード要求を出し直し。
に対してブロックロード要求を出し直し。
読出されたブロックデータを緩衝記憶手段８に登録する
。
。
次に１本実施例の動作を説明する。
通常、スカラ処理装置２からのスカラロード要求はスカ
ラ要求情報線２００を介して送られ、リクエスト制御手
段９によって、！ｊ！衝記憶手段８に対してアクセス線
８０３を介し、スカラロード要求とともに送られて来る
主記憶アドレス情報に基づいてアクセスが行なわれ、緩
衝記憶手段８に該当ブロックデータが存在すれば、その
ブロックデータからスカラロード要求に対応したスカラ
ロードデータをデータ線８００を介してスカラ処理装置
２に返す。また、逆に緩衝記憶手段８に該当するブロッ
クデータが存在しなければ、リクエスト制御手段９から
主記憶袋Ｗ！Ｉ３に対してアクセス線３０４を介してブ
ロックロード要求を出し、データ線９０１および９０２
を介して緩衝記憶手段８にデータ登録を行ない、再び、
緩衝記憶手段８からデータを読出し、データ線８００を
介してスカラ処理装置２にデータを返す。
ラ要求情報線２００を介して送られ、リクエスト制御手
段９によって、！ｊ！衝記憶手段８に対してアクセス線
８０３を介し、スカラロード要求とともに送られて来る
主記憶アドレス情報に基づいてアクセスが行なわれ、緩
衝記憶手段８に該当ブロックデータが存在すれば、その
ブロックデータからスカラロード要求に対応したスカラ
ロードデータをデータ線８００を介してスカラ処理装置
２に返す。また、逆に緩衝記憶手段８に該当するブロッ
クデータが存在しなければ、リクエスト制御手段９から
主記憶袋Ｗ！Ｉ３に対してアクセス線３０４を介してブ
ロックロード要求を出し、データ線９０１および９０２
を介して緩衝記憶手段８にデータ登録を行ない、再び、
緩衝記憶手段８からデータを読出し、データ線８００を
介してスカラ処理装置２にデータを返す。
一方、ベクトル処理装置ｌｌからのベクトルストア要求
は、ベクトル要求情報線１０１ 、 リクエスト制御手
段９を介して主記憶装置３に出し直される。なお、デー
タはデータ線３００を介してやりとりされる。この時、
緩衝記憶手段８に登録されているデータを保障するため
に、ベクトル処理装置ｌからベクトルアドレス情報線１
００を介して無効化処理手段５にはベクトルストアアド
レスまたはベクトルストアアドレス作成のための開始ア
ドレス、要素間距離、要素数などを送出し、領域チェッ
ク手段６には開始アドレス、終了アドレスまたは開始ア
ドレス、要素間距離、要素数などを送出する。無効化処
理手段５は、上記アドレス情報をもとに、無効化アドレ
ス作成回路５０において無効化アドレスを作成し、その
無効化アドレスをもとに、緩衝記憶手段８のデータの無
効化処理を行なうだめの無効化要求を無効化要求発行回
路５１で作成し、無効化要求として、無効化情報線５０
０を介してリクエスト制御手段９に送り、無効化処理信
号線８０３を介して無効化処理を行なう、領域チェック
手段６は、上記アドレス情報をもとにベクトルストア開
始アドレスとベクトルストア終了アドレスとをベクトル
ストア領域として、それぞれ領域レジスタ１１０．８１
にセットし、領域レジスタ８０、８１の内容が有効であ
ることを表示する領域有効表示ビット６２とともに、上
記無効化処理が終了するまでの間保持する。この時、ス
カラ処理装置２からスカラロード要求が後続して出され
ると。
は、ベクトル要求情報線１０１ 、 リクエスト制御手
段９を介して主記憶装置３に出し直される。なお、デー
タはデータ線３００を介してやりとりされる。この時、
緩衝記憶手段８に登録されているデータを保障するため
に、ベクトル処理装置ｌからベクトルアドレス情報線１
００を介して無効化処理手段５にはベクトルストアアド
レスまたはベクトルストアアドレス作成のための開始ア
ドレス、要素間距離、要素数などを送出し、領域チェッ
ク手段６には開始アドレス、終了アドレスまたは開始ア
ドレス、要素間距離、要素数などを送出する。無効化処
理手段５は、上記アドレス情報をもとに、無効化アドレ
ス作成回路５０において無効化アドレスを作成し、その
無効化アドレスをもとに、緩衝記憶手段８のデータの無
効化処理を行なうだめの無効化要求を無効化要求発行回
路５１で作成し、無効化要求として、無効化情報線５０
０を介してリクエスト制御手段９に送り、無効化処理信
号線８０３を介して無効化処理を行なう、領域チェック
手段６は、上記アドレス情報をもとにベクトルストア開
始アドレスとベクトルストア終了アドレスとをベクトル
ストア領域として、それぞれ領域レジスタ１１０．８１
にセットし、領域レジスタ８０、８１の内容が有効であ
ることを表示する領域有効表示ビット６２とともに、上
記無効化処理が終了するまでの間保持する。この時、ス
カラ処理装置２からスカラロード要求が後続して出され
ると。
そのスカラロード要求の示す主記憶アドレスをアドレス
線２００を介して領域チェック手段６に入力し、領域レ
ジスタ８０．１３１とで示されるベクトルストア領域と
、比較器１３３．８４を使って比較する。比較器６３か
ら（開始アドレスく主記憶アドレス）が検出され、比較
器８４から（終了アドレス〉主記憶アドレス）が検出さ
れ、さらに領域有効表示ビット６２が有効を表示してい
ると、アンドゲート８５においてアンドがとれ、領域一
致信号となる０本−致信号が領域一致信号線ＢＯＯを介
してリクエスト制御手段９に送出されると、上記スカラ
ロード要 ′求は緩衝記憶手段８におけるデータ不在
として処理され、主記憶装置３から有効ブロックデータ
を読出し緩衝記憶手段８へ有効データが登録される。上
記登録の際、リクエスト制御手段９から登録アドレス情
報線９０Ｇを介してアドレスチェック手段７のアドレス
保持レジスタ７０．７１に登録ブロックアドレスをセッ
トする。その時、Ｖビット７２、７３もセットされ、無
効化処理が終了するまでセットされている。アドレス保
持レジスタ７０゜７１およびＶビット７２．７３が２組
有るのは、説明を簡単にするために２組としたためであ
り、無効化処理中のベクトルストア領域内へのスカラロ
ード要求の発行数が多い場合などは、複数組のアドレス
保持レジスタおよびＶビットを持てばよい、アドレスチ
ェック手段７のアドレス保持レジスタ７０、７１のどち
らか一方または両方に有効アドレス情報がセットされて
いる時に、無効化処理手段５の無効化アドレス作成回路
５０から無効化アドレス線を介して無効化アドレスが送
られて来ると、無効化アドレスの示す無効化ブロックア
ドレスとアドレス保持レジスタ７０．７１の内容とを比
較器７４゜７５を用いて比較し、どちらか一方で一致が
とれ、さらにＶビット７２．７３とアンドゲート７Ｂ、
７７でアンドがとれると、オアゲート７８を介してアド
レス−敷材ｔ）を出力する。アドレスチェック手段７か
らアドレス−敷材帰線７００を介して無効化処理手段５
に送出されるアドレス一致情報は、無効化要求発行回路
５１に受けとられ、無効化アドレス作成回路５０からの
無効化アドレスをもとに、無効化要求発行待ちになって
いた無効化要求を、その無効化アドレスがアドレス一致
を示していたら１発行することをやめる。アドレスチェ
ック手段７からのアドレス−敷材号によって、無効化処
理手段５からの緩衝記憶手段８の無効化処理が抑止され
ることで、無効化処理中に主記憶装置３から読出された
有効ブロックデータを緩衝記憶手段８に残すことが可能
になり、後続するスカラロード要求に対応するスカラデ
ータを緩衝記憶手段８から読出し、データ線８００を介
してスカラ処理装置２にデータを返すことができる。
線２００を介して領域チェック手段６に入力し、領域レ
ジスタ８０．１３１とで示されるベクトルストア領域と
、比較器１３３．８４を使って比較する。比較器６３か
ら（開始アドレスく主記憶アドレス）が検出され、比較
器８４から（終了アドレス〉主記憶アドレス）が検出さ
れ、さらに領域有効表示ビット６２が有効を表示してい
ると、アンドゲート８５においてアンドがとれ、領域一
致信号となる０本−致信号が領域一致信号線ＢＯＯを介
してリクエスト制御手段９に送出されると、上記スカラ
ロード要 ′求は緩衝記憶手段８におけるデータ不在
として処理され、主記憶装置３から有効ブロックデータ
を読出し緩衝記憶手段８へ有効データが登録される。上
記登録の際、リクエスト制御手段９から登録アドレス情
報線９０Ｇを介してアドレスチェック手段７のアドレス
保持レジスタ７０．７１に登録ブロックアドレスをセッ
トする。その時、Ｖビット７２、７３もセットされ、無
効化処理が終了するまでセットされている。アドレス保
持レジスタ７０゜７１およびＶビット７２．７３が２組
有るのは、説明を簡単にするために２組としたためであ
り、無効化処理中のベクトルストア領域内へのスカラロ
ード要求の発行数が多い場合などは、複数組のアドレス
保持レジスタおよびＶビットを持てばよい、アドレスチ
ェック手段７のアドレス保持レジスタ７０、７１のどち
らか一方または両方に有効アドレス情報がセットされて
いる時に、無効化処理手段５の無効化アドレス作成回路
５０から無効化アドレス線を介して無効化アドレスが送
られて来ると、無効化アドレスの示す無効化ブロックア
ドレスとアドレス保持レジスタ７０．７１の内容とを比
較器７４゜７５を用いて比較し、どちらか一方で一致が
とれ、さらにＶビット７２．７３とアンドゲート７Ｂ、
７７でアンドがとれると、オアゲート７８を介してアド
レス−敷材ｔ）を出力する。アドレスチェック手段７か
らアドレス−敷材帰線７００を介して無効化処理手段５
に送出されるアドレス一致情報は、無効化要求発行回路
５１に受けとられ、無効化アドレス作成回路５０からの
無効化アドレスをもとに、無効化要求発行待ちになって
いた無効化要求を、その無効化アドレスがアドレス一致
を示していたら１発行することをやめる。アドレスチェ
ック手段７からのアドレス−敷材号によって、無効化処
理手段５からの緩衝記憶手段８の無効化処理が抑止され
ることで、無効化処理中に主記憶装置３から読出された
有効ブロックデータを緩衝記憶手段８に残すことが可能
になり、後続するスカラロード要求に対応するスカラデ
ータを緩衝記憶手段８から読出し、データ線８００を介
してスカラ処理装置２にデータを返すことができる。
以上説明したように本発明は、緩衝記憶手段の無効化処
理中にベクトルストア領域内へ送出された後続スカラロ
ード要求によって、主記憶装置から読出されたブロック
データを緩衝記憶手段へ登録するように制御するととも
に、登録にあたり。
理中にベクトルストア領域内へ送出された後続スカラロ
ード要求によって、主記憶装置から読出されたブロック
データを緩衝記憶手段へ登録するように制御するととも
に、登録にあたり。
登録されるブロックデータのブロックアドレスを複数個
記憶するように制御し、アドレスチェック手段を使って
上記複数のブロックアドレスと無効化処理要求の示すブ
ロックアドレスとを比較し、アドレス一致が検出された
場合、無効化処理中に登録されたブロックデータに対す
る無効化処理要求を抑止することにより、緩衝記憶手段
における有効データの保存が可能となり、後続するスカ
ラロード要求によるデータアクセスに要する時間を短縮
することができるという効果がある。
記憶するように制御し、アドレスチェック手段を使って
上記複数のブロックアドレスと無効化処理要求の示すブ
ロックアドレスとを比較し、アドレス一致が検出された
場合、無効化処理中に登録されたブロックデータに対す
る無効化処理要求を抑止することにより、緩衝記憶手段
における有効データの保存が可能となり、後続するスカ
ラロード要求によるデータアクセスに要する時間を短縮
することができるという効果がある。
第１図は本発明のＩｍ衝記憶装置の一実施例の構成図、
第２図はその詳細図である。 １・・・ベクトル処理装置、 ２・・・スカラ処理装置。 ３・・・主記憶装置、 ４・・・緩衝記憶装置、 ５・・・無効化処理手段。 ６・・・領域チェック手段、 ７・・・アドレスチェック手段、 ８・・・緩衝記憶手段。 ９・・・リクエスト制御手段、 ５０・・・無効化アドレス作成回路、 ５１・・・無効化要求発行回路、 ｅｏ、 ｅｔ・・・領域レジスタ、 ８２・・・領域有効表示ビット、 ８３、 ｆｉ４・・・比較器。 ６５・・・アンドゲート、 ７０、７１・・・アドレス保持レジスタ、７２、７３・
・・Ｖビット、 ７４、７５・・・比較器。 ７６、７７・・・アンドゲート、 ７８・・・オアゲート、 １００・・・ベクトルストアアドレス情報線、１０１・
・・ベクトル要求情報線、 ２００・・・スカラ要求情報線、 ３０Ｇ・・・データ線。 ５００・・・無効化情報線、 ５０１・・・無効化アドレス線、 ６００・・・領域一致信号線。 ７００・・・アドレス一致信号線。 ８００・・・データ線、 ９００・・・登録アドレス情報線、 １３０１、９０２・・・データ線、 ９０３・・・無効化処理信号線、 ８０４・・・アクセス線。
第２図はその詳細図である。 １・・・ベクトル処理装置、 ２・・・スカラ処理装置。 ３・・・主記憶装置、 ４・・・緩衝記憶装置、 ５・・・無効化処理手段。 ６・・・領域チェック手段、 ７・・・アドレスチェック手段、 ８・・・緩衝記憶手段。 ９・・・リクエスト制御手段、 ５０・・・無効化アドレス作成回路、 ５１・・・無効化要求発行回路、 ｅｏ、 ｅｔ・・・領域レジスタ、 ８２・・・領域有効表示ビット、 ８３、 ｆｉ４・・・比較器。 ６５・・・アンドゲート、 ７０、７１・・・アドレス保持レジスタ、７２、７３・
・・Ｖビット、 ７４、７５・・・比較器。 ７６、７７・・・アンドゲート、 ７８・・・オアゲート、 １００・・・ベクトルストアアドレス情報線、１０１・
・・ベクトル要求情報線、 ２００・・・スカラ要求情報線、 ３０Ｇ・・・データ線。 ５００・・・無効化情報線、 ５０１・・・無効化アドレス線、 ６００・・・領域一致信号線。 ７００・・・アドレス一致信号線。 ８００・・・データ線、 ９００・・・登録アドレス情報線、 １３０１、９０２・・・データ線、 ９０３・・・無効化処理信号線、 ８０４・・・アクセス線。
Claims (1)
- 【特許請求の範囲】 スカラ命令を処理するスカラ処理装置、ベクトル命令を
処理するベクトル処理装置ならびに主記憶装置にそれぞ
れ接続され、前記各装置とともに動作する緩衝記憶装置
であって、前記主記憶装置と前記スカラ処理装置の間に
あり、前記主記憶装置にあるデータの一部の写しをブロ
ック単位で記憶し、該ブロックのブロックアドレスと、
該ブロックの有効を表示する有効ビットを持つ緩衝記憶
手段と、 前記ベクトル処理装置からのベクトルストア要求に応答
して、前記ベクトルストア要求とともに送られて来るベ
クトルストアアドレス情報に基づき、前記緩衝記憶手段
に記憶されている有効ビットを無効にする無効化処理の
ための無効化アドレスを作成し、該アドレスに基づき無
効化処理を行なう無効化処理手段と、 前記ベクトル処理装置からのベクトルストア要求に応答
して、前記ベクトルストア要求とともに送られて来るベ
クトルストアアドレス情報に基づき、前記ベクトルスト
ア要求の開始アドレス情報と終了アドレス情報と前記両
アドレス情報の有効性を前記無効化処理期間中表示する
領域有効表示ビットとともにベクトルストア領域として
保持し、さらに前記スカラ処理装置からのスカラロード
要求に応答して、前記スカラロード要求とともに送られ
て来る主記憶アドレス情報と前記ベクトルストア領域と
を比較し、前記主記憶アドレス情報が前記ベクトルスト
ア領域内であった場合に領域一致信号を出力する領域チ
ェック手段と、前記領域チェック手段において領域一致
と判定された主記憶アドレス情報の一部を前記無効化処
理期間中、前記主記憶アドレス情報の一部の有効を表示
するＶビットとともに保持し、前記無効化処理手段から
送られて来る無効化アドレスの一部と比較し、一致がと
れた場合にアドレス一致信号を出力し、前記無効化処理
手段からの無効化処理要求を抑止するアドレスチェック
手段と、 前記領域チェック手段からの領域一致信号によって、前
記スカラ処理装置から出される前記緩衝記憶装置に対す
るスカラロード要求を、前記緩衝記憶手段におけるデー
タ不在とし、前記主記憶装置に対してブロックロード要
求を出し直し、該ブロックロード要求によって読出され
たブロックデータを前記緩衝記憶手段に登録するリクエ
スト制御手段とを有する緩衝記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63049022A JPH01222376A (ja) | 1988-03-01 | 1988-03-01 | 緩衝記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63049022A JPH01222376A (ja) | 1988-03-01 | 1988-03-01 | 緩衝記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01222376A true JPH01222376A (ja) | 1989-09-05 |
Family
ID=12819493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63049022A Pending JPH01222376A (ja) | 1988-03-01 | 1988-03-01 | 緩衝記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01222376A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289464A (ja) * | 1985-06-18 | 1986-12-19 | Nec Corp | スカラ演算処理装置 |
-
1988
- 1988-03-01 JP JP63049022A patent/JPH01222376A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61289464A (ja) * | 1985-06-18 | 1986-12-19 | Nec Corp | スカラ演算処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0532775B2 (ja) | ||
| KR900007135B1 (ko) | 우선 선택회로를 갖는 바퍼 스토리지 제어 시스템 | |
| JPH01222376A (ja) | 緩衝記憶装置 | |
| JPS615357A (ja) | デ−タ処理装置 | |
| JPH01222375A (ja) | 緩衝記憶装置 | |
| JPH0298754A (ja) | 主記憶制御方式 | |
| JPH0664552B2 (ja) | 情報処理装置の無効化処理方式 | |
| JP3157740B2 (ja) | ベクトルデータ処理装置 | |
| JPH03168860A (ja) | 並列プロセッサのバッファ記憶制御装置 | |
| JPS63204344A (ja) | 情報処理装置 | |
| JPS62184560A (ja) | 入出力バツフア制御装置 | |
| JPH02259945A (ja) | ストア処理方式 | |
| JPH0528115A (ja) | 協調処理型情報処理装置 | |
| JPS5942394B2 (ja) | キャッシュ制御装置 | |
| JPH0548498B2 (ja) | ||
| JPS6135583B2 (ja) | ||
| JPS58140850A (ja) | 命令先読み制御方式 | |
| JPH01121965A (ja) | マイクロプロセッサ | |
| JPH03269650A (ja) | バッファ記憶装置 | |
| JPS63121975A (ja) | 情報処理装置 | |
| JPS62174846A (ja) | ストアチエツク方式 | |
| JPH02234246A (ja) | キャッシュ一致処理制御システム | |
| JPH0277957A (ja) | データ転送制御装置とデータ処理装置 | |
| JPH0821021B2 (ja) | データ処理装置 | |
| JPS6345652A (ja) | 情報処理装置の無効化処理方式 |