JPS5942394B2 - キャッシュ制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明はキャッシュ制御装置に関する。

一般に、高速処理を必要とする情報処理装置には主記憶
装置とともにバッファメモリ（キャッシュメモリ）とが
設けられており、処理装置からのデータ読み出し要求時
にまず、キャッシュメモリ中に要求されたデータが存在
するか否かを調べ、もしそのデータが存在しかつそのデ
ータの有効性を示すビット（以下有効性表示ビット）が
１（すなわち、そのデータが有効状態であることを示す
）の場合には前記処理装置にそのデータを使用させ、そ
うでない場合、すなわち、キヤツシユメモリ中に要求す
るデータが存在しないか、または存在してもそのデータ
の有効性表示ビツトがＯ（すなわちそのデータが有効状
態でないことを示す）の場合は前記主記憶装置からその
データを含むデータプロツクを読み出し、その中の必要
なデ゛一タを要求する処理装置に使用させるとともに読
み出したデータプロツタを前記キヤツシユメモリに格納
しておき、以後処理装置がそのデータプロツクに含まれ
るデータワードを要求した場合に高速でそれに応ぜられ
るようにキヤツシユメモリの制御を行なつている。

このようなキヤツシユメモリ制御システムにおいて、ま
ず、処理装置より第１のデータワード読み出し要求があ
り、そのデータワードがキヤツシユメモリ中に有効に存
在しない場合は前述のように、主記憶装置に対してその
データワードを含むデータプロツクの要求が出されるが
、実際にそのデータプロツクが前記主記憶装置から読み
出されてキヤツシユメモリに格納されるまでにはメモリ
アタセス時間等を含むある有限の時間が必要である。

従つて、あるデータプロツタを前記主記憶装置から読み
出しキヤツシユ制御装置に転送中でまだそのデータプロ
ツクの処理が終了する前に処理装置から次のデータ処理
要求がおこる場合かある。このような並列処理要求に対
処するため従来のキヤツシユ制御装置は下記のような方
式がとられている。第１図に従来の午アッシュ制御装置
のプロツク図を示す。

処理装置からの読み出し要求データワードのアドレスは
アドレスレジスタ１にセツトされる。この要求データワ
ードがキヤツシユメモリ３の中に有効に存在しない場合
は、主記憶装置（図示していない）に対して、そのデー
タを含むプロツタデータの読み出し要求がキヤツシユ制
御装置から発生されるが、それと同時に、アドレスレジ
スタ１の内容をプロツタロードアドレスレジスタ１７に
うつして、アドレスレジスタ１を次に現われる処理要求
を受けつけるために解放する。前記読み出し要求したデ
ータプロツクが主記憶装置からこのキヤツシユ制御装置
に転送される際にこのプロツクロードアドレスレジスタ
１７の内容を用いて前記プロツクデータをデータアレイ
３の正しいカラムに格納する。また、データ転送中に次
のデータワードの読み出し要求が起りその読み出し要求
デ゛一タワードがキヤツシユメモリの中に有効に存在し
ない場合には、現在転送中のデータプロツクのアドレス
を格納している前記プロツクロードアドレスレジスタ１
７の内容と、要求データワードのアドレスを格納してい
るアドレスレジスタ１の内容とを比較器１８で比較し、
転送中のプロツクデータが現在の要求データワードを含
んでいる場合には新にそのデータワードを含むデータプ
ロツクの読み出しを要求することなく、前記読み出し転
送中のデータプロツクかキヤツシユメモリに格納される
時点で、前記プロツクロードアドレスレジスタ１７の内
容を用いて前記プロツクデータの中から現在の読み出し
要求データワードを選出して、要求した処理装置に返す
という方式がとられている。この結果、例えば、今、第
ｊの読み出し要求データワードを含むデータプロツクを
転送中に、処理装置からそのデータプロツク（こ含まれ
るデータワードに対して無効化？求が起つた場合は、そ
の無効化要求の受付けを、前記転送中のデータプロツク
がキヤツシユメモリに格納されるまで待たなければなら
ないという欠点を生ずる。何故ならぱそのデータプロツ
ク中に含まれるデータワードに対する無効化要求を受け
付けると、そのデータプロツクの転送中にさらにそのデ
ータプロツクに含まれる第２のデータワードに対する読
み出し要求があつた場合、前述のようにその読み出し要
求データワードを現在転送中のデータプロツクの中から
選出してしまうが、第２のデータワード読み出し要求で
要求しているデータワードは実は無効化要求が受け付け
られて更新された後のデータプロツクに含まれるデータ
ワードであり、もし上記のように無効化要求を転送中に
受けつけると無効化要求で更新される前のデータプロツ
クの中のデータワードが選出されて処理装置に供給され
る。そのためこのままでは誤動作をする場合が生じてし
まうからである。本発明の目的は上述の従来の装置のも
つ欠点を除きデ゛一タプロツク転送中においても自由に
キヤツシユ無効化要求の受付けを可能にした簡単な構成
のキヤツシユ制御装置を提供することである。

本発明の装置は、少くとも１つの処理装置と主記憶装置
との間に置かれたキヤツシユ制御装置において、前記主
記憶装置から読み出されたデータワードを格納するキヤ
ツシユメモリと、処理要求データワードのアドレスを格
納するアドレスレジスタと、前記アドレスレジスタのカ
ラムアドレスフイールドによつて指定される各カラムご
とにプロツクアドレスフイールドと有効性表示ビツトフ
イールドとデータ転送中表示ビツトフイールドとを有す
るアドレスアレイと、前記アドレスレジスタのプロツク
アドレスフイールドの内容と前記アドレスアレイからよ
み出されたプロツクアドレスフイールドの内容とを比較
する比較器と、前記アドレスレジスタのカラムアドレス
フイールドとワードアドレスフイールドとの内容を格納
するプロツクロードアドレスレジスタとを有し、前記処
理装置からのデータワード読み出し要求に応答して前記
キヤツシユメモリ中にその有効なデータワードが存在し
ない場合は、そのデータワードを含むデータプロツタの
読み出しを前記主記憶装置に対して行うとともに前記ア
ドレスアレイ中の該当するカラムアドレスに要求データ
プロツクのプロツクアドレスと有効性表示ビツトとデー
タ転送中表示ビツトとをセツトし前記要求データワード
のカラムアドレスとワードアドレスとを前記プロツクロ
ードアドレスレジスタに格納し、前記データプロツクが
前記主記憶装置から読み出されてきた際に、前記データ
プロツタ中の読み出し要求データワードを選出して要求
した処理装置に返すとともに前記プロツクロードアドレ
スレジスタに格納された情報を用いて前記データプロツ
クを前記キヤツシユメモリの該当するカラムに正しく格
納しこの格納動作が終了した時点で前記該当するデータ
転送中表示ビツトをりセツトするように制御し、前記処
理装置からの読み出し要求データワードが現在読み出し
転送中のデータプロツク中に含まれている場合は、その
データプロツクが読み出されて前記キヤツシユメモリに
格納される際に前記プロツク中から要求データワードを
選出して要求処理装置に返すように制御し、さらに処理
装置からキヤツシユデータの無効化要求を受けた場合は
、そのデータが転送中であると否とにか＼わらず該当す
る前記有効性表示ビツトをりセツトしてその無効化要求
を受けつけるように制御する制御部を含んで構成される
。次に本発明を図面を用いて詳細に説明する。

第２図は本発明の一実施例を示す図である。参照数字１
はアドレスレジスタを示し、処理装置（図示していない
）からのデータワード読み出し要求かキヤツシユ無効化
要求がありそれが受け付けられた場合読み出し要求デー
タワードまたはキヤツシユ無効化硬求データワードのア
ドレスがセツトされるレジスタである。このアドレスレ
ジスタ１はプロツタアドレスフイールドＡ１カラムアド
レスフイールドＢ１およびワードフイールドＣより構成
されている。このカラムフイールドＢはアドレスアレイ
２およびデータアレイ３のカラムアドレスを指定する。
アドレスアレイ２は各カラムアドレスごとにデータアレ
イ３の中の同じカラムアドレスに含まれるデータプロツ
クのプロツクアドレスＮと、データが主記憶装置から読
み出し中であることを表示する転送中表示ビツトＴと、
データアレイ３のそのカラムアドレスに格納されている
データプロツタの有効性を示す有効件表示ビツトＶのフ
イールドとを有している。データアレイ３（キヤツシユ
メモリ）は各カウムごとにアドレスアレイ２のプロツク
アドレスフイールドＮで指定されるプロツクアドレスの
データプロツクを格納しているが、あるデータプロツク
の中の各ワードはアドレスレジスタ１のワードフイール
ドＣで指定することができる。処理装置からのデータワ
ード読み出し要求が受け付けられると、本キヤツシユ制
御装置は下記のように動作する。

読み出し要求データワードの主記憶装置内におけるアド
レスがアドレスレジスタ１にセツトされる。

このカラムフイールドＢで指定されるアドレスアレイ２
のカラムの内容が読み出され、この読み出されたアドレ
スアレイ２のプロツクフイールドＡ′の内容と、アドレ
スレジスタ１のプロツクフイールドＡの内容とがプロツ
タアドレス比較器４で比較されその結果は制御部５に供
給される。それとともにアドレスアレイ２のそのカラム
アドレスのＴビツトおよびＶビツトがともに読み出され
て同じく制御部５に供給される。したがつて制御部への
以上の入力により第１表に示すように８通りの組合せを
生ずるが、この各組合せに対して、第１表に示すように
Ｐ１からＰ８までのプロセス番号をつけ、その各場合に
対して制御装置５の行なう制御を説明すると下下記のよ
うになる。なお以下においては説明が最も効果的になる
ような順序で各プロセス番号の処理について説明する。
Ｐ２： これは処理装置からの読み出し要求データワー
ドがキヤツシユメモリ中に有効に存在する（具体的には
データアレイ３の中に）ことを示すので、制御部５は、
データアレイ３の中のアドレスレジスタ１のカラムアド
レスフイールドＢの内容で指定されるカラムアドレスの
中に格納されているデータプロツク（このデータプロツ
タのプロツクアドレスがアドレスアレイ２の同じカラム
アドレスに格納されていて、それが要求データワードの
プロツクアドレスと一致している）の中の、アドレスレ
ジスタ１のワードフイールドＣの内容で指定されるワー
ドアドレスをもつデータワードを読み出して、それを処
理装置データリプライライン６を通して要求元の処理装
置（図示していない）に返す。

Ｐ４： これはプロツクアドレス比較器４の出力が１１
″”で、ＶビツトおよびＴビツトが１０”の場合であり
、読み出し要求のデータワードがすでに無効化された状
態でキヤツシユメモリ中存在していることを示す。

従つて、制御部５は直ちにその要求されたデータワード
を含むデータプロツクの読み出し要求を主記憶装置に対
して発する。そしてそのデータプロツクの主記憶装置に
対するアクセス要求がすべて受けつけられると、アドレ
スレジスタ１のプロツクアドレスフイールドＡの内容を
カラムフイールドＢで指定されるアドレスアレイ２のプ
ロツクアドレスフイールドＡ′にセツトするとともに、
アドレスアレイ２のそのカラムアドレスのＶビツトおよ
びＴビツトをセツトする。また、アドレスレジスタ１の
カラムアドレスフイールドＢおよびワードアドレスフイ
ールドＣの内容をプロツクロードアドレスレジスタ７に
格納する。このようにしてこのデータワード読み出Ｌ求
に対する必要な情報はすべてアドレスレジスタ１からア
ドレスアレイ２およびプロツクロードアドレスレジスタ
７にセーブされたのでアドレスレジスタ１を次の処理要
求を受け付けるために解放する。さて主記憶装置から要
求されたデータプロツクが読み出され、それがデータリ
プライライン８を介して転送されて本キヤツシユ制御装
置に到達すると、制御部５は転送されたデータプロツク
の中から要求されたデータワードを選出してそれを要求
元の処理装置に処理装置データリプライライン６を介し
て送るとともにプロツクロードアドレスレジスタ７の情
報を用いて前記データプロツタをデータアレイ３の中に
正しく格納する。そして、こうして格納がすむとアドレ
スアレイ２の中の該当する転送中表示ビツトＴをりセツ
トして転送が終了したことを表示する。｝１： これは
上のＰ４の説明で明らかなように、これ以前のデータワ
ード読み出し要求により現在主記憶装置から転送中のデ
ータプロツクの中に現在読み出しを要求されているデー
タワードが含まれていることを示している。

この場合制御部５は新たに読み出し要求を主記憶装置に
対して発することなく、現在転送中のデータプロツクが
キヤツシユ制御装置に到達するのを待つてそれがデータ
アレイ３に格納される際に前記Ｐ４で説明した最初の読
み出し要求データワードの選出がすんだあとで、アドレ
スレジスタ１に格納されている現在の読み出し要求デー
タワードのアドレス情報を用いて前記データプロツクの
中より選出しそれを処理装置データリプライライン６を
通して要求元の処理装置に返す。−゛３： これは現在
読み出し要求があつたデータワードは、以前の読み出し
要求により現在主記憶装置から転送中のデータプロツク
中に含まれているが、その転送中にそのプロツクワード
中に含まれるいずれかのデータワードがすでに無効１化
されている場合を示している。この場合、制御部５はそ
のデータプロツクがすべてデータアレイ３に格納される
のをまつて（Ｔビツトがりセツトされるのをまつて）こ
の読み出し要求データワードに対するプロセスを開始し
、以下Ｐ４の場合と同様に制御する。Ｐ５，Ｐ７： い
ずれの場合も今回要求されたデータワードはキヤツシユ
メモリ中に存在しないが、そのデータワードと同じカラ
ムアドレスのキヤツシユメモリに格納すべきデータプロ
ツクが現在転送中であることを示す。

この場合はＰ３の場合と同様にそのデータプロツタがす
べてデータアレイ３に格納されるのをまつて（Ｔビツト
がりセツトされるのをまつて）この読み出し要求データ
ワードに対するプロセスを開始し以下Ｐ４の場合と同様
に制御する。Ｐ６，Ｐ８： これはいずれもこの読み出
し要求データワードがキヤツシユメモリ中に存在しない
ことを示すのでＰ４で述べたのと同じプロセスの制御を
行う。

以上のＰ１〜Ｐ８は処理装置よりデータワード読み出し
要求がおこつた場合について述べたものであるが、次に
処理装置よりキヤツシユ無効化要求が起つた場合につい
て述べる。

この場合は前述のＰ１〜Ｐ８のかわりに第１表のＱｌ，
Ｑ２およびＱ３の３つの異なる場合にわけて述べること
ができる。

Ｑ１： これは無効化要求ワードがキヤツシユに有効な
形で存在するか、または有効な形で転送中であることを
示す。

この場合は直ちに該当するアドレスアレイのビツトを“
０”として無効化要求を受付けその処理を開始すること
ができる。こうすることにより、従来の装置で問題であ
つた転送中のデータプロツクに対する無効化要求の受付
けも本発明の装置においては全く問題にならない。すな
わち、転送中に無効化要求を受付けると、そのあとでは
Ｔビツビ１″、Ｖビツト″０”となり無効化されたデー
タの転送中であることを明瞭に区別でき、無効化要求受
付け以後の処理装置からのデータワード読み出し要求に
対して本装置は前述のＰｌではなくてＰ３で応答するの
で誤動作は起らない。Ｑ２： これは無効化要求データ
ワードがすでに無効化された形でキヤツシユ中に存在す
るか、または無効化された形で転送中であることを示す
。

いずれにしても今後このデータワードの読み出し要求が
ある場合は新たに記憶装置より読み出して使用されるの
で、無効化されたデータワードに対する無効化要求は直
ちに受け付けてその処理を開始することが出来る。Ｑ３
： これは無効化要求ワードが千アッシュの中に存在し
ないことを示す。

それを無効化することはキヤツシユに無関係であり、し
たがつて直ちに無効化要求を受付けその処理を開始する
ことが出来る。以上のように、本発明においては、有効
なデータがキヤツシユに存在するか否かを判別するため
の従来から用いられているアドレスアレイのＶビツトと
プロツクアドレス比較器に加えて、読み出し要求データ
が主記憶装置から転送中であることを表示するＴビツト
をアドレスアレイ中に具備せしめ、これらを用いて上に
詳述したように制御することにより、従来装置のもつ１
つの欠点すなわちデータ転送中は無効化要求を受けつけ
られないという欠点を除いて、しかも従来装置が必要と
したアドレスの全フイールドを含むプロツクロードアド
レスレジスタとその比較器のかわりにそれよりはるかに
簡単なカラムアドレスおよびワードアドレスフイールド
だけを含むプロツクロードアドレスレジスタだけですむ
キヤツシユ制御装置を実現できるので処理時間の短縮お
よび経済性の向上が達成できる。

【図面の簡単な説明】

第１図は従来のキヤツシユ制御装置のプロツク図および
第２図は本発明の一実施例のプロツク図である。 第１図および第２図において１・・・・・アドレスレジ
スタ、２・・・・・・アドレスアレイ、３・・・・・・
データアレイ、４・・・・・・プロツタアドレス比較器
、５・・・・・・制御部、６・・・・・・処理装置デー
タリプライライン、７・・・・・・プロツクロードアド
レスレジスタ、８・・・・・・データリプライライン。

Claims (1)

【特許請求の範囲】
1. １ 少なくとも１つの処理装置と主記憶装置との間に置
   かれたキャッシュ制御装置において、前記主記憶装置か
   ら読み出されたデータワードを格納するキャッシュメモ
   リと、処理要求データのアドレスを格納するアドレスレ
   ジスタと、前記アドレスレジスタのカラムアドレスフィ
   ールドによつて指定される各カラムごとにブロックアド
   レスフィールドと有効性表示ビットフィールドとデータ
   転送中表示ビットフィールドとを有するアドレスアレイ
   と、前記アドレスレジスタのブロックアドレスフィール
   ドの内容と前記アドレスアレイからよみ出されたブロッ
   クアドレスフィールドの内容とを比較する比較器と、前
   記アドレスレジスタのカラムアドレスフィールドとワー
   ドアドレスフィールドとの内容を格納するブロックワー
   ドアドレスレジスタとを有し、前記処理装置からのデー
   タワード読み出し要求に応答して前記キャッシュメモリ
   中にその有効なデータワードが存在しない場合はそのデ
   ータワードを含むデータブロックの読み出しを前記主記
   憶装置に対して行なうとともに前記アドレスアレイ中の
   該当するカラムアドレスに要求データブロックのブロッ
   クアドレスと有効性表示ビットとデータ転送中表示ビッ
   トとをセットし前記要求データワードのカラムアドレス
   とワードアドレスとを前記プロックロードアドレスレジ
   スタに格納し、前記データブロックが前記主記憶装置か
   ら読み出されてきた際に前記データブロック中の読み出
   し要求データワードを選出して要求した処理装置に返す
   とともに前記ブロックロードアドレスレジスタに格納さ
   れた情報を用いて前記データブロックを前記キャッシュ
   メモリの該当するカラムに正しく格納しこの格納動作が
   終了した時点で前記該当する有効性表示ビットおよびデ
   ータ転送中表示ビットのうちのデータ転送中表示ビット
   のみをリセットするように制御し、前記処理装置からの
   読み出し要求データワードが現在読み出し転送中のデー
   タブロック中に含まれている場合は、そのデータブロッ
   クが読み出されて前記キャッシュメモリに格納される際
   に、前記ブロック中から要求データワードを選出して要
   求処理装置に返すように制御し、さらに処理装置からキ
   ャッシュデータの無効化要求を受けた場合は、そのデー
   タが転送中であると否とにかかわらず該当する前記有効
   性表示ビットをリセットしてその無効化要求を受けつけ
   るように制御する制御部を含むことを特徴とするキャッ
   シュ制御装置。