KR900007135B1 - 우선 선택회로를 갖는 바퍼 스토리지 제어 시스템 - Google Patents

우선 선택회로를 갖는 바퍼 스토리지 제어 시스템 Download PDF

Info

Publication number
KR900007135B1
KR900007135B1 KR1019860008884A KR860008884A KR900007135B1 KR 900007135 B1 KR900007135 B1 KR 900007135B1 KR 1019860008884 A KR1019860008884 A KR 1019860008884A KR 860008884 A KR860008884 A KR 860008884A KR 900007135 B1 KR900007135 B1 KR 900007135B1
Authority
KR
South Korea
Prior art keywords
data
buffer storage
request
bypass
written
Prior art date
Application number
KR1019860008884A
Other languages
English (en)
Other versions
KR870004370A (ko
Inventor
쯔도무 다나까
유지 오이나가
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR870004370A publication Critical patent/KR870004370A/ko
Application granted granted Critical
Publication of KR900007135B1 publication Critical patent/KR900007135B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G06F12/0859—Overlapped cache accessing, e.g. pipeline with reload from main memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

내용 없음.

Description

우선 선택회로를 갖는 바퍼 스토리지 제어 시스템
제1도는 데이타 블륵의 배치를 나타내는 도.
제2도는 본 발명에 의한 버퍼 스토리지의 배치의 예를 나타내는 블록도.
제3도는 제2도에 의한 버퍼 스토리지의 블록 페취동작(block fetch operation)을 설명하는 타이밍 챠트.
제4도는 버퍼 메모러의 개략적인 블록도.
본 발명은 버퍼 스토리지 제어 시스템에 관한 것으로, 특히 바이패스 요청(bypass request)이나 무브-인(move-in)요청이외의 요청을 받아들이지 않게하는 회로가 구비된 버퍼 스토리지의 억세스를 요청하기위한 우선 선택회로(priority circuit)를 갖는 버퍼 스토리지 제어 시스템에 관한 것이다.
일반적으로 버퍼 스토리지 제어 시스템은 주로 중앙처리장치와, 주기억장치와, 기억제어장치와 버퍼 스토리지, 명령처리 유니트와 연산유니트로 구성되어 있다.
예를 들어 연산 유니트 등으로부터 데이타 페취요청을 받았을 매 버퍼 스토리지는 버퍼 스토리지 자체내에 요구 데이타가 있는지 없는지를 체크한다. 만약에 요구 데이타가 있으면 요구 데이타는 연산 유니트로 보내지고 없을때는 요구 데이타를 담고 있는 데이타 블록요청이 주기억장치로 보내진다.
기억제어장치를 거쳐서 주기억장치로 부터 요구 데이타를 보내오면 버퍼 스토리지는 연산유니트로 요구데이타를 보낸다. 결과적으로 바이패스 데이타를 포함하는 l블록 데이타 즉, 해당 데이타와 계속 보내오는 데이타가 버퍼 스토리지 자체내에 기억된다. 바이패스 동작이라는 말은 블록이송에 직접적으로 필요한 데이타가 버퍼 스토리지에 기입되지 않고, 명령처리유니트나 연산 유니트로 이송됨을 뜻하고, 무브-인 동작이라 함은 블록이송을 위한 데이타가 버퍼 스토리지로 기입됨을 뜻한다.
종래 기술에서는 버퍼 스토리지가 바이패스 동작을 종료했을 때 버퍼 스토리지는 다음 억세스를 받을 수 있었다.
이 경우에 만약 제1무브-인 동작이 종료되어 있지 않으면 바이패스 동작시의 억세스 어드레스와 다음의 억세스 어드레스가 연속되어 있는 경우, 반드시 다음 억세스에서 미싱-히트 데이타(missing hit data) 또는 라인미싱 검지(Line Missing Detect:LMD)데이타가 만들어져 리사이클 시퀸스(recycle sequence)(제3도 참조)로 들어간다.
리사이클 시퀸스라는 말은 어떤 원인에 의해서 한 동작이 종료될 수 없고 다시 이루어져야 됨을 뜻한다. 본 발명의 목적은 리사이클 시퀸스로의 진입을 금지시키는 개선된 버퍼 스토리지 제어 시스템을 제공하여 데이타 프로세서의 성능을 개선시키는데 있다.
본 발명에 의하면 주기억장치의 내용의 일부를 기억하기 위한 버퍼 스토리지를 갖는 중앙처리 장치를 갖는 버퍼 스토리지 제어 시스템이 제공되며, 이 시스템은. 주기억장치로 부터 버퍼 스토리지로 블록이송이 행해질 때에 처리될 데이타가 직접 연산유니트나 명령처리 유니트로 바이패스 동작에 의해서 이송되고, 이송된 데이타가 버퍼 스토리지로 기입되고, 버퍼 스토리지내에 l블록의 모든 데이타가 기입되어 있지 않을때 그 블록에 기입된 부분만 독출될 수 있게하여, 바이패스 동작과 관련된 데이타와 바이패스 동작에 관련된 데이타에 뒤이어 주기억장치로부터의 전송된 데이타에 대하여 바이패스동작의 종료시각으로 부터 버퍼스로리지로의 기입동작의 종료시각까지의 기간동안에 후속 억세스 요청에 따르는 버퍼 스토리지로의 억세스가 금지되는 양상으로 동작하도록 되어 있다.
본 발명에 의한 버퍼 스토리지 제어 시스템에 관한 구체적인 요건으로, 버퍼 스토리지의 억세스를 위한 요청들을 처리하는 우선 선택회로에 바이패스 요청과 무브-인 요청이외의 모든 요청들을 받아들이지 않게하는 회로가 부가되어야 한다.
본 발명을 이제 도면을 참조하여 상세하게 설명하겠다.
제1도는 예를 들어 1블록이 64바이트의 데이타들로 구성된 데이타 블록의 구성을 나타낸 도면이다. 블록페취가 요청되었을 때 1블록의 데이타는 8바이트의 길이를 갖는 데이타 단위로 분할되어 차례로 전송되어온다.
이 경우에 요청 데이타가 제일먼저 온다. 예를 들어 요청데이타가 블록내의 두 번째것의 라고 가정하면 최초로 두번째의 단의 데이타가 전송되고나서 세번째의 단위 데이타가 전송되고 그런 다음에 나머지 유니트들은 4,5,6,7,0,1 순서로 전송된다.
제4도는 버퍼 스토리지의 기능을 설명하는 블록도이다.
제4도에서 CPU 100은 중앙처리장치를, 10은 주기억장치를, 20은 기억 제어장치를,30은 버퍼 스토리지를, 40은 명령 처리 유니트를, 50은 연산 유니트를 각각 나타낸다.
버퍼 스토리지가 여산 유니트 50으로부터 데이타 페취요청을 받으면, 버퍼 스토리지는 버퍼 스토리지 자체내의 요구 데이타 유무를 체크한다. 만약 요구 데이타가 있으면 연산 유니트 50으로 보내진다. 만약 없으면 버퍼 스토리지는 주기억장치로부터 요구데이타가 포함되어 있는 1블록의 데이타를 요청한다.
요청된 데이타 블록이 주기억장치 l0으로 부터 기억제어장치 20을 거쳐서 보내오면 버퍼 스토리지 30은 요청된 데이타 블록을 직접 연산유니트 50으로(바이패스 동작이라 칭한다) 보내고, 그 다음 그 데이타와 뒤를 이어 보내온 데이타 즉 바이패스 데이타를 포함하는 1데이타 블록을 버퍼 스토리지 자세에 기억한다. 일반적으로 중앙처리장치내에는 버퍼 스토리지나 명령 처리 유니트나 연산 유니트가 배열되어 있다.
제2도는 버퍼 스토리지 30의 구성의 일예를 나타낸 블록도이다.
제2도에서 참조번호 22,23은 무브-인 레지스터들을 나타내고.24는 선택기,2는 우선 선택 회로,3은어드레스 레지스터,4는 태그부,5는 어드레스 레지스터,6은 데이타부,7은 게이트,8은 워드레지스터,25는 선택기,20은 기억 제어장치(MCU),21은 MCU 인터페이스 제어회로를 나타낸다.
주기억장치 10으로부터 보내온 단위 데이타는 각각 무브-인 레지스터 22와 23에 세트된다.
우선 선택회로 2는 우선 순위에 따라서 복수의 요청중에서 하나의 요청을 선택하기 위한 것이다.
우선 선택 금지 태그가 선택되면, 바이패스와 무브-인 요청이의의 요청들은 받아들여질 수 없다. 제l어드레스 레지스터 3은 태그부 4를 위하여 제공된 것이다.
데이타부 6내에 기억된 데이타에 대응하는 어드레스 정보와 각종의 제어정보가 태그부 4내에 기억되고, 제2어드레스 레지스터 5는 데이타부 6을 위하여 제공된 것이다. 데이타부 6내는 데이타(명령을 포함항)가 기억된다.
게이트 7은 태그부 4가 일치신호를 출력했을 매에 개방하고, 데이타부 6에서 독출된 데이타를 워드레지스터 8로 보낸다. 워드레지스터 8에는 명령 처리 유니트 40과 연산유니트 50 등의 요구원으로 전송되야 할 데이타가 제4도에 설명된 바와 같이 세트된다. 기억제어장치(MCU)인터페이스 제어회로 21은 기억제어장치20으로 부터 데이타를 수신하여, 바이패스 요청신호 또는 무브-인 요청신호, 우선 선택 금지신호로서 출력한다. 또 본 발명의 버퍼 메모리는 1블록의 모든 데이타가 버퍼 스토리지에 기입되지 않더라도 그 블록에 기입된 데이타만을 독출할 수 있는 것이다.
제3도는 버퍼 스토리지의 블록 페취가 행해질 매의 동작을 설명하기 위한 타이밍 챠트이다. 일반적으로 단위 데이타를 전송하는 경우에 기억제어장치 20은 미리 데이타-아웃 경보(dataout warning:DOW를 출력한다.
최초의 단위 데이터"a"가 보내오면 제2도에 설명된 바와같이 단위 데이타 "a"는 무브-인 레지스터 22에 세트되고, 다음 데이타"b" 는 무브-인 레지스터 23에 세트된다.
첫번째의 신호 DOW가 보내오면 바이패스 요청 신호가 발생되어 우선 선택회로 2에 입력된다.
P(BYP)는 우선 선택 사이클에서 바이패스 요청이 선택되었음을 나타낸다. P(Mi)는 우선 선택 사이클에서 무브-인 요청이 선택되었음을 나타낸다. T는 태그 서취 사이클, B는 버퍼 사이클, R는 결과 사이클,W는 태그 기입 사이클, 그리고 S는 데이타 기입 사이클을 나타내고 있다.
바이패스 요청이 선택되면 무브-인 레지스터 22의 데이타는 워드 레지스터 8로 전송되고, 무브-인 레지스터를 22 및 23에 데이타가 세트되면, 무브-인 요청 데이타가 발생된다.
무브-인 요청이 선택되면 제어정보(예:무브-인 레지스터 22와 23의 데이타에 관련하는 부분 유효 등)가 태그부 4로 기입된 다음 무브-인 레지스터 22와 23의 데이타가 버퍼 기입 레지스터를 거쳐서 데이터부 6으로 기입된다. 무브-인의 경우 버퍼 스토리지에 대한 데이타의 기입 동작은 16바이트 단위로 행해진다.
제3도에서 명백한 바와같이, 바이패스 요청을 선택한 우선 선택 사이클 P(BYP)와 제1회째의 무브-인 요청을 선택한 우선 선택 사이클 P(Mi)사이에 1Υ의 공사이클이 있다.
경우(l)은 이 공사이클에서 요구원으로부터의 페취요청이 선택된 경우의 처리과정을 나타내고 있다. 이 요청은 데이타 "a"의 다음의 데이타 "b "를 요청하고 있는 것으로 한다.
P(FCH)는 이 페취 요청을 선택한 우선 선택 사이클을 나타내고 있다. 이 요청은 파이프라인 처리 순서에 따라 T.B.R로 차례로 처리되어 가지만 T사이클에서는 아직 데이터" b"의 태그 정보가 태그부 4에 기입되지 않았으므로 라인 미싱 검지(LMD)신호가 출력되고, 버퍼 자체의 요청은 리사이클된다.
그리고 10 사이클째에 데이타 "b"가 워드 레지스터 8에 세트된다.
상태 유효(status valid: STV)신호는 요청 데이타가 유효하게 되었음을 나타낸다.
상술한 경우(1)은 종래 방식의 처리를 나타내는 것이지만 경우(2)는 본 발명에 의한 처리절차이다.
본 발명에 있어서, 우선 선택 사이클이 종료하는 시각으로부터 제1회째의 우선 선택 사이클 P(Mi)의 종료(제l무브-인 (Mi)종료 데이타는"1"임)시각까지의 기간에서는 INH-P 데이타(우선 선택 금지신호)를"1"(ON)로 유지하여, 요구원으로부터의 요청이 항상 파이프라인내로 입력되지 않게 된다. 본 발명에 의하면 데이타" b"는 매 8사이클째에 워드 레지스터 8에 세트될 수 있고, 따라서 경우(2)는 경우(1)에서보다 2사이클 빨리 데이타를 요구원에 공급할 수 있다.
본 발명의 다른 실시예로서 다음의 두가지 경우가 실행된다.
(1) 우선 선택된 바이패스 요청 데이타와, 아직 선택되지 않은 요청 데이타가 연속(예를 들어 l번지의 데이터, 2번지의 데이타와 같이)하는 경우에만, 우선 선택 사이클 P(BYP)의 종료에서부터 우선 선택 사이클P(Mi)의 종료시까지의 기간동안에 데이타 INH-P를 "l"로 되게 해도 좋다.
(2) 데이타의 연속에 관계없이 우선 선택 사이클 P(BYP)를 수신하였을 때는, 우선 선택 사이클 P(BYP)의 종료시각으로부터 제1회째의 우선 선택 사이클 P(Mi)의 종료시까지의 동안에 데이타 INH-P를" l" 로 되게 해도 좋다.

Claims (3)

  1. 주기억장치(10)의 내용의 일부를 기억하기 위한 버퍼 스토리지(30)를 갖는 중앙처리장치(100)를 갖는 시스템으로서 주기억장치로부터 버퍼 스토리지로 블록 전송이 실행될 때, 처리되어야 할 데이타가 직접 연산 유니트(50)로 또는 명령 처리 유니트(40)로 바이패스 동작에 의해서 전송되고, 상기 전숭된 데이타가 상기 버퍼 스토리지(30)에 기입되고, 상기·버퍼 스토리지로 1블록의 모든 데이타가 기입되지 않았을 때 상기버퍼 스토리지에 기입된 부분만 독출할 수 있고, 상기 바이패스 동작과 관련된 데이타와 상기 바이패스 동작에 관련된 상기 데이타에 뒤이어 상기 주기억장치(10)로부터 전송된 데이타에 대하여 바이패스 동작 종료시각으로부터 상기 버퍼 스토리지로의 기입동작의 종료시각까지의 동안에 후속 억세스 요청에 따르는 상기버퍼 스토리지로의 억세스가 금지되는 양상으로 동작하는 것이 특징인 우선 선택회로를 갖는 버퍼 스토리지 제어 시스탬.
  2. 제 1항에서, 우선 선택 바이패스 사이클 종료시각으로부터 제l회째의 우선 선택 무브-인 사이를 종료시각까지의 동안에 우선 선택 금지신호가 "1" 로 세트되는 것이 특징인 우선 선택 회로를 갖는 버퍼 스토리지 제어 시스템.
  3. 제2항에서, 바이패스 요청 데이타에 우선 선택이 주어지고, 아직 우선 선택이 주어지지 않은 요청데이타가 상기 기간중에 연속적으로 나타날 때에만 우선 선택 금지 신호가 " 1"로 되는 것이 특징인 우선 선택 회로를 갖는 버퍼 스토리지 제어 시스템.
KR1019860008884A 1985-10-29 1986-10-23 우선 선택회로를 갖는 바퍼 스토리지 제어 시스템 KR900007135B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60241799A JPS62102344A (ja) 1985-10-29 1985-10-29 バツフア・メモリ制御方式
JP60-241799 1985-10-29

Publications (2)

Publication Number Publication Date
KR870004370A KR870004370A (ko) 1987-05-09
KR900007135B1 true KR900007135B1 (ko) 1990-09-29

Family

ID=17079682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008884A KR900007135B1 (ko) 1985-10-29 1986-10-23 우선 선택회로를 갖는 바퍼 스토리지 제어 시스템

Country Status (9)

Country Link
US (1) US4800490A (ko)
EP (1) EP0220990B1 (ko)
JP (1) JPS62102344A (ko)
KR (1) KR900007135B1 (ko)
AU (1) AU575261B2 (ko)
BR (1) BR8605264A (ko)
CA (1) CA1279407C (ko)
DE (1) DE3678789D1 (ko)
ES (1) ES2020943B3 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6297036A (ja) * 1985-07-31 1987-05-06 テキサス　インスツルメンツ　インコ−ポレイテツド 計算機システム
JP2714952B2 (ja) * 1988-04-20 1998-02-16 株式会社日立製作所 計算機システム
EP0348628A3 (en) * 1988-06-28 1991-01-02 International Business Machines Corporation Cache storage system
US5073969A (en) * 1988-08-01 1991-12-17 Intel Corporation Microprocessor bus interface unit which changes scheduled data transfer indications upon sensing change in enable signals before receiving ready signal
US5125083A (en) * 1989-02-03 1992-06-23 Digital Equipment Corporation Method and apparatus for resolving a variable number of potential memory access conflicts in a pipelined computer system
JP2679363B2 (ja) * 1989-06-20 1997-11-19 日本電気株式会社 マイクロプロセッサ
US5255377A (en) * 1989-11-13 1993-10-19 Intel Corporation Interface for arbitrating access to the paging unit of a computer processor
US5224214A (en) * 1990-04-12 1993-06-29 Digital Equipment Corp. BuIffet for gathering write requests and resolving read conflicts by matching read and write requests
US5333267A (en) * 1990-05-29 1994-07-26 Apple Computer, Inc. Ring interconnect system architecture
JP3481425B2 (ja) * 1997-06-16 2003-12-22 エヌイーシーコンピュータテクノ株式会社 キャッシュ装置
EP2457168B1 (en) 2009-07-20 2018-09-26 NXP USA, Inc. Signal processing system, integrated circuit comprising buffer control logic and method therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042911A (en) * 1976-04-30 1977-08-16 International Business Machines Corporation Outer and asynchronous storage extension system
JPS601655B2 (ja) * 1977-11-30 1985-01-16 株式会社東芝 デ−タプリフェツチ方式
US4189770A (en) * 1978-03-16 1980-02-19 International Business Machines Corporation Cache bypass control for operand fetches
JPS5697146A (en) * 1979-12-29 1981-08-05 Fujitsu Ltd Instruction fetch control system
JPS57105879A (en) * 1980-12-23 1982-07-01 Hitachi Ltd Control system for storage device
US4500954A (en) * 1981-10-15 1985-02-19 International Business Machines Corporation Cache bypass system with post-block transfer directory examinations for updating cache and/or maintaining bypass
JPS59180878A (ja) * 1983-03-31 1984-10-15 Fujitsu Ltd バツフアストア制御方式

Also Published As

Publication number Publication date
EP0220990A3 (en) 1988-07-27
JPH0410102B2 (ko) 1992-02-24
ES2020943B3 (es) 1991-10-16
DE3678789D1 (de) 1991-05-23
BR8605264A (pt) 1987-07-28
KR870004370A (ko) 1987-05-09
CA1279407C (en) 1991-01-22
AU6443686A (en) 1987-04-30
JPS62102344A (ja) 1987-05-12
EP0220990A2 (en) 1987-05-06
AU575261B2 (en) 1988-07-21
EP0220990B1 (en) 1991-04-17
US4800490A (en) 1989-01-24

Similar Documents

Publication Publication Date Title
US4725947A (en) Data processor with a branch target instruction storage
US4831520A (en) Bus interface circuit for digital data processor
US4851991A (en) Central processor unit for digital data processing system including write buffer management mechanism
EP0106670A2 (en) CPU with multiple execution units
EP0303648B1 (en) Central processor unit for digital data processing system including cache management mechanism
JPS61107434A (ja) デ−タ処理装置
KR100335785B1 (ko) 데이타처리명령의실행
US5091845A (en) System for controlling the storage of information in a cache memory
KR900007135B1 (ko) 우선 선택회로를 갖는 바퍼 스토리지 제어 시스템
US5119484A (en) Selections between alternate control word and current instruction generated control word for alu in respond to alu output and current instruction
KR19990072272A (ko) 로드/로드검출및재정렬방법
JPH0532775B2 (ko)
EP0223150B1 (en) Information processing apparatus
US4779193A (en) Data processing apparatus for writing calculation result into buffer memory after the writing of the beginning word of the read data
US5163157A (en) Pipeline computer with bypass route for returning data to request source
KR19980079726A (ko) 프로세서에 저장 인스트럭션을 전송하는 시스템 및 방법
US4737908A (en) Buffer memory control system
US5574924A (en) Vector processing device that utilizes post marks to ensure serialization of access requests of vector store instructions
US5276853A (en) Cache system
US5276892A (en) Destination control logic for arithmetic and logic unit for digital data processor
JPS58161043A (ja) 命令制御装置
GB2037466A (en) Computer with cache memory
KR960029986A (ko) 데이타처리장치 및 캐쉬메모리제어방법
EP0302926B1 (en) Control signal generation circuit for arithmetic and logic unit for digital processor
JPH06103476B2 (ja) シリアライズ命令制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030924

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee