JPS58161043A

JPS58161043A - 命令制御装置

Info

Publication number: JPS58161043A
Application number: JP3130982A
Authority: JP
Inventors: Kazushi Sakamoto; 一志坂本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1982-02-27
Filing date: 1982-02-27
Publication date: 1983-09-24
Also published as: JPS6232508B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の技術分野本発明は、情報処理装置のための命令制御装置に関し、
特に、命令およびオペランド・データをプリーｙ：ｃｙ
−ｔ−（失販り）するバッファ・レジスタを有するシス
テムにおいて、先行する誉き込み命令の実行によりデー
タが更新された場合に、先取シしたデータが更新された
データとコンフリクト（衝突）して古いデータとなって
いるか否かヲ鉤べ、コンフリクトしているときには、先
取シデータの代りに書き込みデータ・レジスタ中にある
コシフリフトした誉き込みデータを使用して、データの
更新性を確保するようにした命令制御装置に関する。

技術の背景第１図は、本発明が適用される一般的な情報処理装置の
概略榊成図である３図において、１は主記憶装置、２は
主記憶制御装置、３は命令制御装置、４は命令レジスタ
、５は読み出しデータ・レジスタ、６は曹き込みデータ
・レジスタ、７Ｆｉｍ舞実行装ｋを示す。

第２図は、第１図の装置において使用される都令情報の
一般形を示す。図において、ＯＰはオペレーション争コ
ード、Ｒ１は書キ込みオペランドのデータ昏アドレス、
Ｒ２およびＲ３は、絖み出しλベランドのデータ・アド
レスを示している○命令レジスタ４には、主記憶°装・
置１から、複数個の命令が予め先取り、すなわちプリフ
ェッチされている。読み出しデータ・レジスタには、命
令レジスタ４中の命令が実行時に使用するオペランド・
フーータか、同様に予めプリフェッチされている０動作において、命令制御装置３は、命令レジスタ４中の
命令を順次取り出し、読み出しデータ・レジスタ５中の
対応するオペランド−データとともに、演算実行装置７
に送り、命令・を実行させる。

このように、命令およびデータをプリフェッチしておけ
ば、命令およびデータを主記憶装置から取り出すために
必要なオーバーヘッド暢タイムは命令実行において考慮
せずに済み、処理の高速化を図ることができる。

しかし、このプリフェッチされたデータを格納する読み
出しデータ・レジスタは、主記憶装置中にある対応デー
タが更新されたときに、その一致性が崩れて、誤処理を
招くという問題をもっている。書き込み命令によりある
アドレスにデータを書き込んだ直後に、その同一アドレ
スからデータを絖み出す場合は、比較的頻繁に生じるの
で、銃み出しデータ・レジスタ中のデータについて、更
新性の正否すなわちコンフリクトの有無をチェックし、
コンフリクト時には正しいＩｉｋ！Ｉｒデータを使用で
きるように寡る動作を高速で行なうことが可能な命令制
御システムが必要とされる。

発明の目的および構成本発明は、上述した問題を解決する一つの有効な手段を
提供することを目的とするものであり、命令レジスタ中
の命令について、コンフリクト・チェックが必要なもの
を弁別し、コンフリクトが検出されたときには、読み出
しデータ・レジスタ中のコンフリクトしたデータを、主
メモリ中の正しい更新データで置き換えることをせずに
、書き込みデータ・レジスタに残しである更新データを
バイパスして使することにより、効率的な制御を可能に
する。

そのため、本発明の構成Ｌ１先取りした命令を格納する
命令レジスタと、先取りした読み出しオペランド・デー
タを格納する読み出しデータ・レジスタと、書き込みオ
ペランド・データを格納する書き込みデータ拳レジスタ
と、上記命令レジスタ中に命令毎に設けられて、命令先
取り時点で待機中あるいは実行中の先行する書き込み命
令があるときＯＮされるコンフリクト・チェック・フラ
グ手段と、先行する書自込み命令の書き込みオペランド
・アドレスを保持する手段と、実行すべき命令が読み出
し命令であり、かつ上記コンフリクト・チェック−フラ
グがＯＮであることを検出する手段と、該検出手段にょ
カコンフリクト・チェック・７ラグがＯＮである読み出
し命令が検出された場合に、額読み出し命令の読み出し
オペランド・アドレスと、上記保持手段中の書き込みオ
ペランド・アドレスとを比較し、一致したときにコンフ
リクト信号を出力する手段と、販コンフリクト信号が出
力されたときに、実行データとして上記読み出しデータ
・レジスタ中の読み出しオペランド・データに代えて、
上記書き込みデータ拳レジスタ中のコンフリクトした書
き込みオペランド・データを選択するデータ拳セレクタ
とからなることを特徴とする。

発明の実施的以下に、本発明を実施的にしたがって説明する。

＄１３図は、４本発明実施的の基本構成を説明するため
の機能ブロック図である。図において、８は命令レジス
タであり、コンフリクト・チェックを指示するチェック
・７ラグＣ４１を有するもの、９＃′ｉ絖み出しデータ
・レジスタ、１０は書き込みデータ・レジスタ、１１は
データ・セレクタ、１２は演算実行・・装置、１３は読
み出し命令Ｒと書き込み命令Ｗとの識別部、１４はチェ
ック・フラグＣ−”１”（ＯＮ）の識別部、１５は先行
する書き込み命令Ｗの書き込みオペランド・アドレスＲ
１を保持するレジスタ、１６は読み出し命令Ｒの読み出
しオペランド・アドレスＲ２／Ｒ３と、先行書き込み命
令のオペランド・アドレスＲ１とのコンフリクトを調べ
るコンフリクト・チェック部、１７および１８はＡＮＤ
ゲート、１９乃至２１ｔｊ信号線を示す。

命令レジスタ８のコンフリクト・チェック・フラグＣは
、命令を主記憶装置から取り込んだとき、待機中あるい
は実行中の書き込み命令が存在していれば、ＯＮ　（＝
”　１”）にセットされる。そして、先行する命令が読
み出し命令はかりであるときは、０ＦＦ（−”０°）の
１１である。これは、先行する命令が書き込み命令Ｗで
あって、その書き込みオペランド拳アドレスＲ１へのデ
ータ書き込みが終了する以前に、読み出しデータ・レジ
スタ９に先取りされていたオペランド・アドレスＲ２，
Ｒ３のデータは、更新を必要とする古いデータである可
能性があり、コンフリクト・チェックが必要であること
を指示するためのものである。

読み出し命令Ｒ識別部１３とチェック・７ラグ識別部１
４との出力がＹｅｓのとき、すなわち、実行命令がＲで
ありかつチェック・７ラグＣが１１″のとき、コンフリ
クト・チェック制御動作を起動するため、ＡＮＤゲート
１７の出力は＠１”となる。

他方、コンフリクトΦチェック部１６は、実行命令Ｒの
オペランド・アドレスＲ２／Ｒ３と、Ｒ１レジスタ１５
内の先行書き込み、命令Ｗの書き込みオペランド・アド
レスＲ１どを比較する。一致（コンフリクト）すれば、
ＡＮＤゲート１８におけるＡＮＤゲート１７の出力との
論理積により、データ・セレクタ１１を切替える信号が
発生される０演算実行装置１２は、命令とデータとを受信することに
より、命令実行を開始する。データは、コンフリクトが
ない場合、読み出しデータ・レジスタ９から信号＠１９
、データ・セレクタ１１の上側接続、信号線２１を経て
入力される。しかし、コンフリクトがある場合には、デ
ータ・セレクタは下側に接続され、書き込みデータ・レ
ジスタ１０内に保持されている先行書き込み命令Ｗの書
き込）みデータ、すなわちコンフリクトした更新データ
が、信号線２０のバイパス・ルーｔを通して選択される
。

このようにして、コンフリクト・チェック・フラグＣが
“１”の絖み出し命令Ｒは、全てコンフリクト・チェッ
クされ、コンフリクトが検出されれば、絖み出しデータ
・レジスタ９内のデータの代りに、書き込みデータ・レ
ジスタ１０の中の対応する最新のデータを、読み出しオ
ペランド・データとして、命令実行数置に供給すること
ができる０第４図は、第３図に示した実施例装置の細部
回路図である。図において、９乃至１２および１５は、
第３図に示し九同−参照番号の要素に対応している。

２１は命令取り出し制御部であり、主記憶制御装置を介
して、主記憶装置から命令をプリフェッチする動作を制
御する。２２は書き込み命令検出用デコーダ、２３は書
き込み命令カウンタであり、書き込み命令Ｗｔ−プリフ
ェッチする度にカウント・アップし、書き込み命令の実
行が終了するときカウント・ダウンすることにより、命
令レジスタ８中の待機あるいは実行中の書き込み命令Ｗ
の数を表示する。２４＃′１ＡＮＤゲートであり、カウ
ンタ２３が値°１”を保持しているとき、更に命令取り
出し制御部２１が次の書き込み命令をプリフェッチした
場合に、それ以上、他の命令をプリフェッチしないよう
に、命令数シ出し制御部２１に対して、取り出し禁止信
号を与える。カウンタ２３轢、命令レジスタ８中に格納
される書き込み命令の数を、常に２以下に制限して、コ
ンフリクト・チェックが複雑化しないようにする。

２５はＯＲゲートであり、カウンタ２３が＠１１あるい
は′２″の値を保持している限り、すなわち待機中ある
いは実行中の書き込み命令Ｗが存在している限り、新た
にプリフェッチされる命令のコンフリクト・チェック・
７ｒ）グＣを０Ｎ（＝＠ｌ”）にセットする働きをもつ
。

２６はデコーダであり、実行命令がＷかあるいはＲか全
識別し、Ｗの場合に蝶、その書き込みオペランド・アド
レスＲ１１、Ｒ−ルジスタに格納する。他方、Ｒの場合
には、コンフリクト・チェック・フラグＣとの論理積を
ＡＮＤゲート２７でとり、コンフリクト・チェック回路
の出力を能動化する制御を行なう。

２８および２９は、それぞれオペランド番アドレスＲ２
、Ｒ３を、Ｒ１レジスタ１５中のオペランド・アドレス
Ｒ１と比較するコンフリクト・チェック回路、３０およ
び３１はコンフリクトφチェック回路の出力を能動化す
るＡＮＤゲート、３２および３３は選択信号生成用イン
ノく一夕である０データ・セレクタ１１は、コンフリク
ト信号が、ゲート３０乃至３３から与えられない限シ、
読み出しデーターレジスタ９のオペランド・データ（Ｒ
２）、（Ｒ３）を選択して、演算実行装置１２に供給す
る。しかし、Ｒ２あるいはＲ３のいずれかにコンフリク
トが検出されると、書き込みデータ・レジスタ１０内の
更新データを選択し、コンフリクトした（Ｒ２）あるい
ｒｉ（Ｒ３）の代りに、演算実行装置１２に供給する。

３４は命令発信制御部、３５は書き込み制御部である。

書き込み制御部３５は、書き込みを終了したとき、カウ
ンタ２３をカウント・ダウンするとともに、命令発信制
御部３４に次の命令発信を許可する信号を出力する。

Ｒ１レジスタ１５の内容は、書き込み命令Ｗが実行され
るたびに、そのオペ２ンド・アドレスＲ１で更新される
。したがって、次の書き込み命令が実行されるまで、先
行する書き込み命令のオペランド・アドレスＲ１が、コ
ンフリクト・チェックの比較源として使用される。他方
、書き込みデータ・レジスタ１０内のデータは、次の書
き込み命令が実行されるまで保持され、その間の読み出
し命令においてコンフリクトが生じたとき、直ちに使用
可能にする。

発明の効果以上述べたように、本発明によれば、命令制御装置内の
回路の工夫のみにより、プリフェッチされたデータの更
新制御を、簡単に実現することができ、情報処理装置の
性能向上に大きく貢献するものである。

【図面の簡単な説明】

第１図は一般の情報処理装置の概略構成図、第２図は命
令の構成図、第３図は実施的の機能説明凹。第４図は実施的の細部構成図である。図中、８は命令レジスタ、９Ｕ読み出しデータ・レジス
タ、１０は書き込みデータ・レジスタ、１１はデータ・
セレクタ、１２は演算実行装置、１５は書き込み命令の
オペランド・アドレスＲ１を保持するレジスタ、１６は
コンフリクト・チェック回路、１７および１８はＡＮＤ
ゲートを示すＯ′−Ｘ　１　日１２日

Claims

【特許請求の範囲】

先取りした命令を格納する命令レジスタと、先取りした
読み出しオペランドーデータを格納する読み出しデータ
リレジスタと、書き込みオペランド・データを格納する
誉き込みデータ・レジスタと、上記命令レジスタ中に命
令毎に設けられて、命令先取り時点で待機中あるいは実
行中の先行する省き込み命令があるときＯＮにされるコ
ンフリクト・チェック−７ラグ手段と、先行する誉き込
み命令の簀き込みオペランド・アドレスを保持する手段
と、実行すべき命令が絖み出し命令であり、かつ上ｍｌ
コンフリクト・チェックΦフラグがＯＮであることを検
出する手段と、該検出手段によりコンフリクト書チェッ
ク・フラグがＯＮである続出し命令が検出された場合に
、該絖み出し命令の読み出しオペランド・アドレスと、
上記保持手段中の書き込みオペ２ンドーアドレスとを比
較し、一致したときにコンフリクト信号を出力する手段
と、該コンフリクト信号が出力されたときに、実行デー
タとして上記読み出しデータ・レジスタ中の読み出しオ
ペランド・データに代えて、上記誓き込みデーターレジ
スタ中のコンフリクトした書き込みオペランド・データ
を選択するデータｅセレクタとからなること管特徴とす
る命令制御装置。