JP3157740B2 - ベクトルデータ処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ベクトルデータ処
理装置に関し、特に、スカラデータを使用するベクトル
命令の処理を高速化したベクトルデータ処理装置に関す
る。

【０００２】

【従来の技術】従来この種のベクトルデータ処理装置に
は、「特開平６−１６２０６８号公報」記載の技術のよ
うに、ベクトル命令でスカラデータを使用する場合、ス
カラプロセッサからベクトルプロセッサに命令を送出す
るのに同期してこの命令で使用するスカラデータを送出
するものがある。また、このように送出された命令やス
カラデータをベクトルプロセッサ内のバッファに保持し
ておく方法がある。

【０００３】これらの従来の方法においては、スカラデ
ータはスカラプロセッサからベクトルプロセッサへ命令
が発行される際に、すでに発行済みの先行命令での使用
状況がチェックされる。すなわち、ベクトル命令ごと
に、先行命令におけるスカラデータのスカラレジスタへ
のライトの終了を確認して、スカラレジスタからスカラ
データがリードされ、ベクトルプロセッサに送出され
る。また、先行命令でリードして使用するスカラデータ
と後続命令で使用するスカラデータとが同じであり、先
行命令と後続命令間にスカラレジスタの内容を書き換え
る命令が存在しなくても、その都度、スカラプロセッサ
からベクトルプロセッサへスカラデータの転送が行われ
ている。

【０００４】

【発明が解決しようとする課題】上述した従来の技術の
第１の問題点は、先行ベクトル命令でスカラレジスタか
らリードして使用するスカラデータと後続ベクトル命令
で使用するスカラデータとが同一であっても、前記各命
令ごとにスカラデータレジスタにリードアクセスを行う
ため、余分にスカラデータレジスタへのアクセスが行わ
れ、性能が低下することである。その理由は、先行ベク
トル命令で、ベクトルプロセッサに入力されたスカラデ
ータを、後続命令でも使用可能なようにベクトルプロセ
ッサ内に保持する機能がないからである。

【０００５】第２の問題点は、先行ベクトル命令の結果
として出力されるスカラデータを、後続ベクトル命令で
使用する場合、先行命令の結果がスカラプロセッサ内の
スカラデータレジスタにライトされるのを待って後続命
令でリードして使用するため、後続命令の命令発行がベ
クトルプロセッサ−スカラプロセッサ間のデータ転送時
間分遅くなり、性能が低下することである。その理由
は、先行ベクトル命令の結果として、ベクトルプロセッ
サ内で生成されるスカラデータを後続命令でも使用可能
なようにベクトルプロセッサに保持しておく機能がない
からである。

【０００６】本発明の目的は、スカラプロセッサとベク
トルプロセッサとを構成要素とするベクトルデータ処理
装置において、ベクトル命令発行時のスカラデータレジ
スタへのアクセスを低減し、スカラ命令によるスカラデ
ータレジスタへのアクセス可能タイミングを増加させ、
かつ、ベクトル命令発行のリソース待ちによる遅れを短
縮し、性能を向上させることである。

【０００７】

【課題を解決するための手段】本発明の第１のベクトル
データ処理装置は、ベクトル命令およびスカラ命令を保
持する命令バッファとスカラデータを保持するスカラデ
ータレジスタとを持つスカラプロセッサと、前記スカラ
プロセッサからの前記ベクトル命令を保持するベクトル
命令保持バッファ、ベクトル演算を行うベクトル演算実
行部、および前記ベクトル演算実行部からの結果を保持
するベクトルレジスタを持つベクトルプロセッサとを有
するベクトルデータ処理装置において、前記ベクトルプ
ロセッサが、前記スカラプロセッサから出力される前記
スカラデータ、あるいは前記ベクトルプロセッサ内で生
成され前記スカラプロセッサに対して出力される前記ス
カラデータを保持するスカラデータバッファと、前記ス
カラプロセッサから前記ベクトル命令を入力するのに同
期して、前記ベクトル命令で使用する前記スカラデータ
および前記ベクトル命令で読み出し・書き込みすべき前
記スカラデータバッファのアドレス情報を前記スカラプ
ロセッサから入力し、前記アドレス情報を前記スカラデ
ータバッファのアドレスとして保持するスカラデータ・
アドレス保持バッファとを有し、前記スカラプロセッサ
が、前記スカラデータレジスタのアドレスであるスカラ
データレジスタアドレスを保持するスカラデータアドレ
スバッファと、前記命令バッファから前記スカラデータ
レジスタをアクセスする命令が出力されると、この命令
でアクセスされる前記スカラデータレジスタの前記スカ
ラデータレジスタアドレスと前記スカラデータアドレス
バッファ内の前記スカラデータレジスタアドレスとの一
致を調べ、前記ベクトルプロセッサに対して、前記スカ
ラデータレジスタから送出される前記スカラデータおよ
び前記スカラデータアドレスバッファから前記アドレス
情報として送出される前記スカラデータレジスタアドレ
スを決定するスカラデータコヒーレンシ管理部とを有す
る。

【０００８】本発明の第２のベクトルデータ処理装置
は、前記第１のベクトルデータ処理装置であって、前記
アドレス情報が、ベクトル演算において前記スカラデー
タバッファから前記スカラデータを読み出すためのリー
ドアドレスと、前記スカラデータレジスタからの前記ス
カラデータを前記スカラデータバッファに書き込むため
の第１のライトアドレスと、ベクトル演算において演算
結果を前記スカラデータバッファに書き込むための第２
のライトアドレスとを含む。

【０００９】本発明の第３のベクトルデータ処理装置
は、第２のベクトルデータ処理装置であって、前記アド
レス情報が、前記リードアドレス、前記第１のライトア
ドレスおよび前記第２のライトアドレスそれぞれが有効
であるか無効であるかを示す有効ビットを含む。

【００１０】

【００１１】

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。

【００１２】図１は本発明の実施の形態を示すブロック
図である。図１を参照すると、本発明のベクトルデータ
処理装置は、スカラプロセッサ１１と、ベクトルプロセ
ッサ１２とから構成される。

【００１３】次に本発明の実施の形態の詳細構成と動作
について説明する。まず、スカラプロセッサ１１につい
て説明する。スカラプロセッサ１１の命令バッファ１３
には、処理すべき全命令が格納されており、スカラ制御
部１９内での命令発行のためのスカラプロセッサ１１内
のリソースチェック等により、命令バッファ１３からの
リードが制御される。命令バッファ１３に格納されてい
る命令は、スカラ制御部１９、ベクトル命令送出バッフ
ァ２０、スカラデータコヒーレンシ管理部１４に対して
送出される。

【００１４】スカラデータレジスタ１８は、ベクトルプ
ロセッサ１２内のスカラデータバッファ２３で保持され
るスカラデータに対応するスカラデータ（すなわち、同
一のスカラデータ）を保持する。スカラデータコヒーレ
ンシ管理部１４内のスカラデータアドレスバッファ１６
は、スカラデータレジスタ１８のアドレス（以降、スカ
ラデータレジスタアドレスと記す）を保持するバッファ
である。このスカラデータレジスタアドレスは、スカラ
データバッファ２３のアドレスと同一である。また、ス
カラデータアドレスバッファ１６はスカラデータレジス
タアドレスの有効を示す有効ビットも格納する。

【００１５】スカラデータコヒーレンシ管理部１４は、
命令バッファ１３から命令を入力すると、スカラデータ
を入力あるいは出力とする命令に対して、この命令で使
用されるスカラデータレジスタアドレスとスカラデータ
アドレスバッファ１６に保持されている有効なスカラデ
ータレジスタアドレスとの一致のチェックを、一致チェ
ック回路１５で実行する。

【００１６】（１）一致するアドレスが存在せず、この
命令がスカラデータを入力とするベクトル命令である場
合、一致チェック回路１５はスカラデータアドレスバッ
ファ１６に対し、命令中のスカラデータレジスタアドレ
スのスカラデータアドレスバッファ１６への格納を指示
するとともに、スカラデータレジスタ１８に対し、該当
するスカラデータのリードを指示する。スカラデータア
ドレスバッファ１６では同バッファ上の空いている（有
効ビットが無効を示している）エントリに新規にこのス
カラデータレジスタアドレスを保持し、かつこのスカラ
データレジスタアドレスをデータ整列回路１７に出力す
る。スカラデータレジスタ１８では一致チェック回路１
５からの指示に従い、スカラデータをリードしてデータ
整列回路１７に出力する。データ整列回路１７では、入
力したスカラデータレジスタアドレスとスカラデータと
を整列しベクトルプロセッサ１２への出力データを生成
する。

【００１７】スカラデータアドレスバッファ１６での新
規アドレス登録用のアドレス確保は有効ビットを確認し
て、無効である空きエントリに対し行われるが、既に全
エントリが有効となって登録可能な空きエントリがない
状態が考えられる。このときは新規に登録すべきスカラ
データアドレスを既に保持されている有効エントリのス
カラデータレジスタアドレスに上書きしても問題は生じ
ない。有効なスカラデータレジスタアドレスを書き潰し
ていく方法としては、スカラデータレジスタアドレスの
大小によって優先順をきめたり、また、別に保持されて
いるスカラデータレジスタアドレスの新旧を記憶する手
段を設け、古い順に書き潰すなどいくつかの方法が可能
である。書き潰されたスカラデータレジスタアドレスに
対応するスカラデータはスカラデータレジスタ１８およ
びベクトルプロセッサ１２内のスカラデータバッファ２
３内に存在しないとみなされる。

【００１８】（２）一致するアドレスが存在せず、この
命令が演算結果をスカラデータレジスタ１８にライトす
るベクトル命令である場合、一致チェック回路１５はス
カラデータアドレスバッファ１６に対し、命令中のスカ
ラデータレジスタアドレスの格納を指示するとともに、
このスカラデータレジスタアドレスをスカラ制御部１９
に送出する。

【００１９】スカラデータアドレスバッファ１６では、
空いている（有効ビットが無効を示している）エントリ
に新規にこのスカラデータレジスタアドレスを保持し、
このスカラデータレジスタアドレスをデータ整列回路１
７に出力し、データ整列回路１７では、ベクトルプロセ
ッサ１２への出力データを生成する。

【００２０】スカラ制御部１９では入力したスカラデー
タレジスタアドレスを、ベクトルプロセッサ１２から結
果のスカラデータが届くまで保持し、スカラデータレジ
スタ１８に対しライト指示を与えるとともに、このスカ
ラデータレジスタアドレスにアクセスするその後のスカ
ラ命令の発行（命令バッファ１３からの読み出し）を制
限する。スカラ制御部１９においては、先行するベクト
ル命令の結果であるスカラデータのスカラデータレジス
タ１８へのライトが終了する（スカラデータレジスタ１
８からのライト終了信号を受け取る）までは、後続の同
スカラデータレジスタアドレスに対するリードアクセス
スカラ命令は発行しないようにする。後続に同スカラデ
ータレジスタアドレスに対するライトアクセススカラ命
令がある場合は、保持されている先行ベクトル命令の結
果であるスカラデータをライトするためのスカラデータ
レジスタアドレスを無効として、ライトアクセススカラ
命令の発行を許可する。

【００２１】（３）一致するアドレスが存在せず、この
命令がスカラ命令である場合は、スカラデータコヒーレ
ンシ管理部１４ではこれ以上の操作を行わない。

【００２２】（４）一致するアドレスが存在し、この命
令がスカラデータを入力とするベクトル命令である場
合、一致チェック回路１５は一致するスカラデータレジ
スタアドレスを、データ整列回路１７に出力する。

【００２３】（５）一致するアドレスが存在し、この命
令が演算結果をスカラデータレジスタ１８にライトする
ベクトル命令である場合、一致チェック回路１５は一致
するスカラデータレジスタアドレスを、データ整列回路
１７に出力するとともに、このスカラデータレジスタア
ドレスをスカラ制御部１９に送出する。スカラ制御部１
９では入力したスカラデータレジスタアドレスを、ベク
トルプロセッサ１２から結果であるスカラデータを入力
するまで保持し、スカラデータレジスタ１８に対しライ
ト指示を与えるとともに、このスカラデータレジスタア
ドレスにアクセスするその後のスカラ命令の発行（命令
バッファ１３からの読み出し）を制限する。

【００２４】（６）一致するアドレスが存在して、この
命令がスカラデータレジスタ１８へのリードアクセスス
カラ命令である場合は、スカラデータコヒーレンシ管理
部１４ではこれ以上の操作を行わない。

【００２５】（７）一致するアドレスが存在して、この
命令がスカラデータレジスタ１８へのライトアクセスス
カラ命令である場合は、スカラデータアドレスバッファ
１６に対し、一致するスカラデータレジスタアドレスを
無効とするよう通知し、スカラデータアドレスバッファ
１６では付随する有効ビットをクリアして無効化する。

【００２６】データ整列回路１７は以上のようにして送
られてきたスカラデータレジスタアドレスやデータをベ
クトルプロセッサ１２内でスカラデータバッファ２３へ
のアクセス指示として使用可能なようにある一定のフォ
ーマットに整列する。データ整列回路１７で生成された
データは、ベクトル命令送出バッファ２０中の対応する
命令に同期して、ベクトルプロセッサ１２に送り込まれ
る。

【００２７】図２はデータ整列回路１７で生成されるデ
ータの書式図である。ベクトル演算で入力としてスカラ
データバッファ２３からデータをリードするためのリー
ドアドレスＩＲＡ（スカラデータレジスタアドレス）と
このリードアドレスＩＲＡの有効ビットＩＲＡＶ、ベク
トル演算の入力としてスカラプロセッサ１１の出力のス
カラデータを使用するためのスカラデータＳＤとこのス
カラデータＳＤの有効ビットＳＤＶおよびこのスカラデ
ータＳＤをスカラデータバッファ２３にライトするため
のライトアドレスＩＷＡ（スカラデータレジスタアドレ
ス）とこのライトアドレスＩＷＡの有効ビットＩＷＡ
Ｖ、ベクトル演算の出力としてスカラデータバッファ２
３に結果データをライトするためのライトアドレスＯＷ
Ａ（スカラデータレジスタアドレス）とその有効ビット
ＯＷＡＶから構成されている。

【００２８】次に、図２のデータと各処理の関係につい
て、図３を参照して説明する。図３は、図２と各処理と
の関係を示す説明図である。

【００２９】図３を参照すると、前述した、（１）の場
合には、ＩＷＡ、ＳＤが生成され、ＩＷＡＶが有効を示
すように設定される。（２）の場合には、ＯＷＡが生成
され、ＯＷＡＶが有効を示すように設定される。（３）
の場合には、図２のデータは生成されない。（４）の場
合には、ＩＲＡが生成され、ＩＲＡＶが有効を示すよう
に設定される。（５）の場合には、ＯＷＡが生成され、
ＯＷＡＶが有効を示すように設定される。（６）の場合
には、図２のデータは生成されない。（７）の場合に
は、図２のデータは生成されず、スカラデータアドレス
バッファ１６のエントリの無効化が行われる。

【００３０】次にベクトルプロセッサ１２について説明
する。ベクトル命令保持バッファ２１とスカラデータ・
アドレス保持バッファ２２とは、スカラプロセッサ１１
のベクトル命令送出バッファ２０からのベクトル命令と
同期して送出されるデータ整列回路１７からのデータと
をそれぞれ順次格納する。この２つのバッファはベクト
ル制御部２６でのベクトルプロセッサ１２内のリソース
チェック等により、ベクトル命令、データのリードが制
御される。

【００３１】ベクトル制御部２６は、ベクトル命令保持
バッファ２１から命令リードに同期して、この命令に対
応するスカラデータ・アドレス保持バッファ２２内のデ
ータがリードされるよう両バッファに指示を与える。

【００３２】ベクトル命令保持バッファ２１からリード
されたベクトル命令が、スカラデータを入力するもので
あるとき、同時にスカラデータ・アドレス保持バッファ
２２からは、図２で説明したフォーマットのデータがリ
ードされ、スカラデータバッファ２３に送られる。スカ
ラデータバッファ２３では、ＩＲＡＶが有効を示す時は
リードアドレスＩＲＡからリードしたスカラデータを出
力し、ＩＷＡＶが有効を示す時はライトアドレスＩＷＡ
にスカラデータＳＤをライトするとともにスカラデータ
ＳＤを出力する。

【００３３】ベクトル演算実行部２４では、スカラデー
タバッファ２３から出力されるスカラデータとベクトル
レジスタ２５から出力されるベクトルデータとを入力と
して、ベクトル制御部２６の指示にしたがって演算を実
行した後、結果をベクトルレジスタ２５に格納する。

【００３４】ベクトル命令保持バッファ２１からリード
されたベクトル命令が、ベクトル演算の結果としてスカ
ラデータ出力するものであるとき、同時にスカラデータ
・アドレス保持バッファ２２からは、図２で説明したフ
ォーマットのデータがリードされ、ベクトル制御部２６
に送られる。

【００３５】ベクトル演算実行部２４ではベクトル制御
部２６からの指示にしたがってベクトルレジスタ２５か
らデータを入力して演算を実行し、演算結果のスカラデ
ータをベクトルプロセッサ１２内のスカラデータバッフ
ァ２３とスカラプロセッサ１１内のスカラデータレジス
タ１８とに送出する。ベクトル制御部２６ではスカラデ
ータ・アドレス保持バッファ２２から入力したデータの
ライトアドレスＯＷＡを保持し、後続のスカラデータバ
ッファ２３の同ライトアドレスＯＷＡへのアクセス命令
の発行を制限するとともに、ベクトル演算実行部２４か
らの結果であるスカラデータの送出タイミングに合わせ
てスカラデータバッファ２３にライトの指示を通知す
る。

【００３６】ベクトルプロセッサ１２内のスカラデータ
バッファ２３とスカラプロセッサ１１内のスカラデータ
レジスタ１８とは、それぞれスカラ制御部１９、ベクト
ル制御部２６の指示にしたがって結果のスカラデータを
格納する。

【００３７】

【発明の効果】本発明の第１の効果は、先行するベクト
ル命令での演算結果のスカラデータを後続ベクトル命令
で使用する際、後続ベクトル命令ベクトルの演算実行部
へのスカラデータ供給準備時間が短縮され、高速化でき
ることである。

【００３８】その理由は、先行ベクトル命令での出力ス
カラデータを保持しておくことができるスカラデータバ
ッファをベクトルプロセッサ内に設け、このスカラデー
タバッファ中のスカラデータと、スカラプロセッサ内の
スカラレジスタ中のスカラデータとの整合性を管理でき
るスカラデータコヒーレンシ管理部を設け、スカラプロ
セッサ内のスカラデータレジスタへの演算結果のライト
を待つことなく、ベクトル命令が発行できるようになる
からである。

【００３９】第２の効果は、ベクトル命令によるスカラ
レジスタへのアクセス頻度を低減し、スカラ命令による
スカラデータレジスタアクセス許容タイミングを増加で
きることである。

【００４０】その理由は、先行ベクトル命令での出力ス
カラデータを保持しておくことができるスカラデータバ
ッファをベクトルプロセッサ内に設け、このスカラデー
タバッファ中のデータと、スカラプロセッサ内のスカラ
レジスタ中のデータとの整合性を管理できるスカラデー
タコヒーレンシ管理部を設け、ベクトルプロセッサ内で
保持されているスカラデータについては、ベクトル命令
でのスカラデータレジスタへのリードアクセスが不要に
なるからである。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】図１のデータ生成回路で生成されるデータの書
式図である。

【図３】図２のデータと各処理との関係を示す説明図で
ある。

【符号の説明】

１１ スカラプロセッサ １２ ベクトルプロセッサ １３ 命令バッファ １４ スカラデータコヒーレンシ管理部 １５ 一致チェック回路 １６ スカラデータアドレスバッファ １７ データ整列回路 １８ スカラデータレジスタ １９ スカラ制御部 ２０ ベクトル命令送出バッファ ２１ ベクトル命令保持バッファ ２２ スカラデータ・アドレス保持バッファ ２３ スカラデータバッファ ２４ ベクトル演算実行部 ２５ ベクトルレジスタ ２６ ベクトル制御部

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ベクトル命令およびスカラ命令を保持す
   る命令バッファとスカラデータを保持するスカラデータ
   レジスタとを持つスカラプロセッサと、前記スカラプロ
   セッサからの前記ベクトル命令を保持するベクトル命令
   保持バッファ、ベクトル演算を行うベクトル演算実行
   部、および前記ベクトル演算実行部からの結果を保持す
   るベクトルレジスタを持つベクトルプロセッサとを有す
   るベクトルデータ処理装置において、 前記ベクトルプロセッサが、前記スカラプロセッサから
   出力される前記スカラデータ、あるいは前記ベクトルプ
   ロセッサ内で生成され前記スカラプロセッサに対して出
   力される前記スカラデータを保持するスカラデータバッ
   ファと、 前記スカラプロセッサから前記ベクトル命令を入力する
   のに同期して、前記ベクトル命令で使用する前記スカラ
   データおよび前記ベクトル命令で読み出し・書き込みす
   べき前記スカラデータバッファのアドレス情報を前記ス
   カラプロセッサから入力し、前記アドレス情報を前記ス
   カラデータバッファのアドレスとして保持するスカラデ
   ータ・アドレス保持バッファとを有し、 前記スカラプロセッサが、前記スカラデータレジスタの
   アドレスであるスカラデータレジスタアドレスを保持す
   るスカラデータアドレスバッファと、前記命令バッファ
   から前記スカラデータレジスタをアクセスする命令が出
   力されると、この命令でアクセスされる前記スカラデー
   タレジスタの前記スカラデータレジスタアドレスと前記
   スカラデータアドレスバッファ内の前記スカラデータレ
   ジスタアドレスとの一致を調べ、前記ベクトルプロセッ
   サに対して、前記スカラデータレジスタから送出される
   前記スカラデータおよび前記スカラデータアドレスバッ
   ファから前記アドレス情報として送出される前記スカラ
   データレジスタアドレスを決定するスカラデータコヒー
   レンシ管理部とを有することを特徴とするベクトルデー
   タ処理装置。
2. 【請求項２】 前記アドレス情報が、ベクトル演算にお
   いて前記スカラデータバッファから前記スカラデータを
   読み出すためのリードアドレスと、前記スカラデータレ
   ジスタからの前記スカラデータを前記スカラデータバッ
   ファに書き込むための第１のライトアドレスと、ベクト
   ル演算において演算結果を前記スカラデー タバッファに
   書き込むための第２のライトアドレスとを、含むことを
   特徴とする請求項１記載のベクトルデータ処理装置。
3. 【請求項３】 前記アドレス情報が、前記リードアドレ
   ス、前記第１のライトアドレスおよび前記第２のライト
   アドレスそれぞれが有効であるか無効であるかを示す有
   効ビットを含むことを特徴とする請求項２記載のベクト
   ルデータ処理装置。